JPS6115376A - 基準電圧ダイオ−ド - Google Patents
基準電圧ダイオ−ドInfo
- Publication number
- JPS6115376A JPS6115376A JP13693984A JP13693984A JPS6115376A JP S6115376 A JPS6115376 A JP S6115376A JP 13693984 A JP13693984 A JP 13693984A JP 13693984 A JP13693984 A JP 13693984A JP S6115376 A JPS6115376 A JP S6115376A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- region
- type
- semiconductor substrate
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 229910001020 Au alloy Inorganic materials 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000003353 gold alloy Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ガードリングを有するＰＮ接合型の基準電
圧ダイオードに関する。
圧ダイオードに関する。
近年、小信号素子の小児化により、そのチップサイズは
例えば０．６＋ａ＋０以下に制限されている・このよ−
うな状況下で製造される基準電圧ダイオードにおいては
、大きなサージ耐景、低雑音化および高信頼性が要求さ
れる。第３図囚）および（Ｂ）はそれぞれ低雑音用およ
び耐サージ用の基準電圧ダイオードを示すもので、すな
わち−導電体であ−るＮ型基板ＩＩの表面に絶縁膜１２
を形成し、この後、写真蝕刻法および拡散法によｐＰ型
のＩ−ドリング領域１３を形成する。そしテコのガード
リング領域１３の内側にその一部を重複するようにして
Ｐ型拡散領域１４を形成し、さらに、この拡散領域１４
の表面および対するＮ基板１１の裏面に合金導電層１５
ｈ、１５ｂを形成してアノード電極Ａおよびカソード電
極Ｋを導出している。
例えば０．６＋ａ＋０以下に制限されている・このよ−
うな状況下で製造される基準電圧ダイオードにおいては
、大きなサージ耐景、低雑音化および高信頼性が要求さ
れる。第３図囚）および（Ｂ）はそれぞれ低雑音用およ
び耐サージ用の基準電圧ダイオードを示すもので、すな
わち−導電体であ−るＮ型基板ＩＩの表面に絶縁膜１２
を形成し、この後、写真蝕刻法および拡散法によｐＰ型
のＩ−ドリング領域１３を形成する。そしテコのガード
リング領域１３の内側にその一部を重複するようにして
Ｐ型拡散領域１４を形成し、さらに、この拡散領域１４
の表面および対するＮ基板１１の裏面に合金導電層１５
ｈ、１５ｂを形成してアノード電極Ａおよびカソード電
極Ｋを導出している。
ここで、ガードリンク１３は上記拡散領域１４の大きさ
に対して、多少その直径を上回る程度に構成される。そ
して、第３図（Ａ）における低雑音用ダイオードの場合
には、Ｐ型拡散領域１４のＮ型基板１１に対する接合面
積は７００μｔｎ２〜３０００μｍ２の範囲内で比較的
狭く設計され、また、同図（Ｂ）における耐サージ用ダ
イオードの場合には、その接合面積は４０，０００μｍ
２〜７０．０００μｍの範囲内で極めて広く設計される
。
に対して、多少その直径を上回る程度に構成される。そ
して、第３図（Ａ）における低雑音用ダイオードの場合
には、Ｐ型拡散領域１４のＮ型基板１１に対する接合面
積は７００μｔｎ２〜３０００μｍ２の範囲内で比較的
狭く設計され、また、同図（Ｂ）における耐サージ用ダ
イオードの場合には、その接合面積は４０，０００μｍ
２〜７０．０００μｍの範囲内で極めて広く設計される
。
すなわち、上記Ｐ＋型拡散領域１４のＮ型基板１１に対
する接合面積が狭いと、低雑音化が図れる反面大きなサ
ージ耐量は得られず、また、逆に接合面積が広いと、耐
サージ化が図れる反面低雑音化することができない。
する接合面積が狭いと、低雑音化が図れる反面大きなサ
ージ耐量は得られず、また、逆に接合面積が広いと、耐
サージ化が図れる反面低雑音化することができない。
つ！り、このように構成される基準電圧ダイオードでは
、低雑音且つ高サージ耐量を兼ね備えるのは困難である
ため、その用途に応じて数十〜数百種類の電圧ランクの
細分類化が必要である。これにより、基準電圧ダイオー
ドの製造過程は、非常に煩雑なものとなっておシ生産性
低下の原因となっている。また、特に上記第３図（Ａ）
における低雑音用ダイオードにおいては、電極となる合
金導電層１５ａのコンタクト面積が狭いため、ライフ試
験等においてガードリング領域１３の周辺部が反転され
易く、信頼性の低下を招いている。
、低雑音且つ高サージ耐量を兼ね備えるのは困難である
ため、その用途に応じて数十〜数百種類の電圧ランクの
細分類化が必要である。これにより、基準電圧ダイオー
ドの製造過程は、非常に煩雑なものとなっておシ生産性
低下の原因となっている。また、特に上記第３図（Ａ）
における低雑音用ダイオードにおいては、電極となる合
金導電層１５ａのコンタクト面積が狭いため、ライフ試
験等においてガードリング領域１３の周辺部が反転され
易く、信頼性の低下を招いている。
この発明は上記のような問題点に鑑みなされたもので、
低雑音用と耐サージ用とをそれぞれ個々に設計する必要
なく、低雑音且つ高サージ耐圧の基準電圧ダイオードを
提供することを目的とする。
低雑音用と耐サージ用とをそれぞれ個々に設計する必要
なく、低雑音且つ高サージ耐圧の基準電圧ダイオードを
提供することを目的とする。
すなわちこの発明に係る基準電圧ダイオードは、大きさ
の制限される半導体基板の表面にガードリングをその内
周面積を７００μｍ〜３０００μｍ２の範囲内として上
記半導体基板内の略全域に渡って形成し、このガードリ
ングの外周線に沿った内側全体に高濃一度拡散領域を形
成するようにしたものである。
の制限される半導体基板の表面にガードリングをその内
周面積を７００μｍ〜３０００μｍ２の範囲内として上
記半導体基板内の略全域に渡って形成し、このガードリ
ングの外周線に沿った内側全体に高濃一度拡散領域を形
成するようにしたものである。
以下図面によりこの発明の一実施例を説明する。第１図
はぞの構成を示すもので、このダイオードは例えば比抵
抗が０．０１〜０．０２０ＱｎのＮ型半導体基板２１か
ら構成される。このＮ型基板２１は、例えばそのチップ
サイズ（大きさ）が０．４ ｒｔｍｏに制限されるもの
で、このＮ型基板２１の表面には、熱酸化法等によシシ
リコン酸化膜（５１０２） ２２を形成する。この７リ
コン酸化膜２２には写真蝕刻法によシ適宜開孔を形成し
、との開孔から露出した半導体基板２１に対して、拡散
法によシＰ型のガードリング領域２３を形成する。この
ガードリング領域２３は、そのリング状内周面積を７０
０μｍ〜３０００μｍ２の範囲内として、上記基板２１
表面に対して略全域的に形成されるもので、この場合、
ガードリング領域２３の内径φを４０μｍとし、外径を
２６０μｍＸ２６０μｍとする。次に、このガードリン
グ領域２３の外周線に沿った内側全体に重複して、破線
で示すようにＰ型の拡散領域２４を形成する。ここで、
このＰ型拡散領域２４とＮ型基板２１との接合面積は、
上記ガードリング領域２３の内周面積、りまシ、７００
μｍ〜３０００μｍ２の範囲内で設定した内径φ＝４０
μｍに対応する面積（、ｉｒ −３，１４Ｘ４００＝１
，２５６μｍ２）となる。また、この場合、重複して形
成したＰ型拡散領域２４の影響によシ、上記ガードリン
グ領域２３のＰ型不純物濃度は、略全体的に上昇する。
はぞの構成を示すもので、このダイオードは例えば比抵
抗が０．０１〜０．０２０ＱｎのＮ型半導体基板２１か
ら構成される。このＮ型基板２１は、例えばそのチップ
サイズ（大きさ）が０．４ ｒｔｍｏに制限されるもの
で、このＮ型基板２１の表面には、熱酸化法等によシシ
リコン酸化膜（５１０２） ２２を形成する。この７リ
コン酸化膜２２には写真蝕刻法によシ適宜開孔を形成し
、との開孔から露出した半導体基板２１に対して、拡散
法によシＰ型のガードリング領域２３を形成する。この
ガードリング領域２３は、そのリング状内周面積を７０
０μｍ〜３０００μｍ２の範囲内として、上記基板２１
表面に対して略全域的に形成されるもので、この場合、
ガードリング領域２３の内径φを４０μｍとし、外径を
２６０μｍＸ２６０μｍとする。次に、このガードリン
グ領域２３の外周線に沿った内側全体に重複して、破線
で示すようにＰ型の拡散領域２４を形成する。ここで、
このＰ型拡散領域２４とＮ型基板２１との接合面積は、
上記ガードリング領域２３の内周面積、りまシ、７００
μｍ〜３０００μｍ２の範囲内で設定した内径φ＝４０
μｍに対応する面積（、ｉｒ −３，１４Ｘ４００＝１
，２５６μｍ２）となる。また、この場合、重複して形
成したＰ型拡散領域２４の影響によシ、上記ガードリン
グ領域２３のＰ型不純物濃度は、略全体的に上昇する。
この後、金合金電極２５＆を真空蒸着技術および写真蝕
刻技術により上記Ｐ型拡散領域２４に対応して、厚さ３
０００〜５０００Ｘ、大きさ２２０５ｍＸ２２０μｍに
形成する。そして、Ｎ型基板２１の裏面を、約１６０μ
ｍの厚さまでう、ピングし、銀を主体とした電極２５ｂ
を約１．５〜３．θμｍ被着形成する。さらに、上記金
合金電極２５ａの表面に、銀−（Ａｇ）を主体とした凸
起状電極２６を、約４０〜５０μｍの高さに形成し、最
後に、Ｎ型半導体基板２１を例えば０、４ ｗｏのチッ
プ状に分割する。
刻技術により上記Ｐ型拡散領域２４に対応して、厚さ３
０００〜５０００Ｘ、大きさ２２０５ｍＸ２２０μｍに
形成する。そして、Ｎ型基板２１の裏面を、約１６０μ
ｍの厚さまでう、ピングし、銀を主体とした電極２５ｂ
を約１．５〜３．θμｍ被着形成する。さらに、上記金
合金電極２５ａの表面に、銀−（Ａｇ）を主体とした凸
起状電極２６を、約４０〜５０μｍの高さに形成し、最
後に、Ｎ型半導体基板２１を例えば０、４ ｗｏのチッ
プ状に分割する。
すなわちこのように構成されるダイオードにおいては、
内周面積が７００μｍ〜３０００μｍ２の範囲内で設定
されるＰ型ガードリング領域２３を、Ｎ型半導体基板２
１面に対して略全域的に形成し、このガードリング領域
２３に対して略全体的に重複するようにしてＰ＋型拡散
領域２４を形成したので、このＰ型拡散領域２４とＮ型
基板２１との接合面積は、実際上、上記ガードリング領
域２３の内周面積に対応して比較的狭く設定されるよう
になると共に、不純物濃度の上昇したガードリング領域
２３が半導体基板２１内に大きく広がるようになる。つ
まシ、Ｐ＋型拡散領域２３のＮ型基板２１に対する接合
面積が７００μｍ〜３０００μｍの範囲内に抑えられる
ことによシ、低雑音化が図られるようになる。また、接
合面積を極めて広く設定したガードリング領域２３の不
純物濃度を上昇させたことによシ、サージ電圧印加時に
おける、上記Ｐ＋型拡散領域２４の、Ｎ型基板２ノに対
する接合部への電流集中は大幅に緩和されるようになシ
、耐サージ化が図れるようになる。さらに、金合金電極
２５ｈｆｔＰ＋型拡散領域２４に対応して比較的大きく
形成したので、素子の放熱効果が向上するようにな・シ
、よシ大きなサージ耐量が得られるようになる。また、
上記電極２５ｈ“の大型化およびガードリング領域２３
の濃度上昇によシ、ガードリング領域２４内に反転層が
発生することはない。
内周面積が７００μｍ〜３０００μｍ２の範囲内で設定
されるＰ型ガードリング領域２３を、Ｎ型半導体基板２
１面に対して略全域的に形成し、このガードリング領域
２３に対して略全体的に重複するようにしてＰ＋型拡散
領域２４を形成したので、このＰ型拡散領域２４とＮ型
基板２１との接合面積は、実際上、上記ガードリング領
域２３の内周面積に対応して比較的狭く設定されるよう
になると共に、不純物濃度の上昇したガードリング領域
２３が半導体基板２１内に大きく広がるようになる。つ
まシ、Ｐ＋型拡散領域２３のＮ型基板２１に対する接合
面積が７００μｍ〜３０００μｍの範囲内に抑えられる
ことによシ、低雑音化が図られるようになる。また、接
合面積を極めて広く設定したガードリング領域２３の不
純物濃度を上昇させたことによシ、サージ電圧印加時に
おける、上記Ｐ＋型拡散領域２４の、Ｎ型基板２ノに対
する接合部への電流集中は大幅に緩和されるようになシ
、耐サージ化が図れるようになる。さらに、金合金電極
２５ｈｆｔＰ＋型拡散領域２４に対応して比較的大きく
形成したので、素子の放熱効果が向上するようにな・シ
、よシ大きなサージ耐量が得られるようになる。また、
上記電極２５ｈ“の大型化およびガードリング領域２３
の濃度上昇によシ、ガードリング領域２４内に反転層が
発生することはない。
第２図はパルスサージ耐量ＰＺ ＢＭに対するサージ破
壊の個数ｎ分布を、×で示す従来例と○で示す実施例と
で対比して示すもので、従来サージ耐量ＰＺ８Ｍが５〜
６（Ｗ）で多数のサージ破壊が生じたのに対し、この実
施例では、ＰＺｌ！Ｍ ＝”〜１４ （Ｗ）とならない
限多サージ破壊が生じることはない。
壊の個数ｎ分布を、×で示す従来例と○で示す実施例と
で対比して示すもので、従来サージ耐量ＰＺ８Ｍが５〜
６（Ｗ）で多数のサージ破壊が生じたのに対し、この実
施例では、ＰＺｌ！Ｍ ＝”〜１４ （Ｗ）とならない
限多サージ破壊が生じることはない。
尚、上記実施例では、凸起状電極２６に銀（Ａｇ）合金
を用いて形成したが、熱論、アルミニウム（ｈｔ ）合
金その他を用いてもよいこ午は言うまでもない。
を用いて形成したが、熱論、アルミニウム（ｈｔ ）合
金その他を用いてもよいこ午は言うまでもない。
以上のようにこの発明によれば、低雑音用と耐サージ用
とをそれぞれ個々に設計する必要なく、低雑音且つ高サ
ージ耐圧の基準電圧ダイオードを提供することができる
ので、製造過程を簡略化して生産性の大幅向上が可能と
なる。
とをそれぞれ個々に設計する必要なく、低雑音且つ高サ
ージ耐圧の基準電圧ダイオードを提供することができる
ので、製造過程を簡略化して生産性の大幅向上が可能と
なる。
第１図はこの発明の一実施例に係る基準電圧ダイオード
を示す断面構成図、第２園はパルスサージ耐量分布を従
来例と上記実施例とで対比して示す図、第３図囚および
φ）はそれぞれ低雑音用および耐サージ用の基準電圧ダ
イオードを示す断面構成図である０ ２１・・・Ｎ型半導体基板、２３・・・Ｐ型ガードリン
グ領域、２４・・・Ｐ型拡散領域。
を示す断面構成図、第２園はパルスサージ耐量分布を従
来例と上記実施例とで対比して示す図、第３図囚および
φ）はそれぞれ低雑音用および耐サージ用の基準電圧ダ
イオードを示す断面構成図である０ ２１・・・Ｎ型半導体基板、２３・・・Ｐ型ガードリン
グ領域、２４・・・Ｐ型拡散領域。
Claims (1)
- 大きさの制限される第１導電型の半導体基板の表面に略
全域的に形成されそのリング状の内周面積が７００μｍ
＾２〜３０００μｍ＾２の範囲内に設定される第２導電
型のガードリング領域と、この第２導電型のガードリン
グ領域の外周線に沿った内側全体に形成され上記内周面
積に対応した上記第１導電型半導体基板との接合面積を
有する第２導電型の高濃度拡散領域とを具備したことを
特徴とする基準電圧ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13693984A JPS6115376A (ja) | 1984-07-02 | 1984-07-02 | 基準電圧ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13693984A JPS6115376A (ja) | 1984-07-02 | 1984-07-02 | 基準電圧ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6115376A true JPS6115376A (ja) | 1986-01-23 |
Family
ID=15187069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13693984A Pending JPS6115376A (ja) | 1984-07-02 | 1984-07-02 | 基準電圧ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115376A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608319A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions, a jonction plane |
| US5093693A (en) * | 1987-10-15 | 1992-03-03 | Bbc Brown Boveri Ag | Pn-junction with guard ring |
| US6271524B1 (en) * | 1998-08-05 | 2001-08-07 | Elgems, Ltd. | Gamma ray collimator |
| JP2007134384A (ja) * | 2005-11-08 | 2007-05-31 | Renesas Technology Corp | 定電圧ダイオード |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139489A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Zener diode |
| JPS5516473A (en) * | 1978-07-21 | 1980-02-05 | Nec Corp | Semiconductor device |
-
1984
- 1984-07-02 JP JP13693984A patent/JPS6115376A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139489A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Zener diode |
| JPS5516473A (en) * | 1978-07-21 | 1980-02-05 | Nec Corp | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608319A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions, a jonction plane |
| US5093693A (en) * | 1987-10-15 | 1992-03-03 | Bbc Brown Boveri Ag | Pn-junction with guard ring |
| US6271524B1 (en) * | 1998-08-05 | 2001-08-07 | Elgems, Ltd. | Gamma ray collimator |
| JP2007134384A (ja) * | 2005-11-08 | 2007-05-31 | Renesas Technology Corp | 定電圧ダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4899199A (en) | Schottky diode with titanium or like layer contacting the dielectric layer | |
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| JPH0786621A (ja) | 複合ダイオード | |
| JPS6115376A (ja) | 基準電圧ダイオ−ド | |
| JPH1154747A (ja) | 半導体装置と半導体モジュール | |
| JP3489567B2 (ja) | 半導体素子 | |
| JPH08148700A (ja) | 定電圧ダイオード | |
| JP2000183366A (ja) | 半導体素子 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JP2000294805A (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH0373573A (ja) | シヨットキバリア半導体装置 | |
| JP2002237605A (ja) | 半導体素子 | |
| JP2000114549A (ja) | 半導体素子 | |
| JPH0642541B2 (ja) | ショットキバリア半導体装置 | |
| JP2000082825A (ja) | 半導体素子 | |
| JPH01262654A (ja) | 半導体装置 | |
| JPS6346984B2 (ja) | ||
| JPH0622998Y2 (ja) | 半導体装置 | |
| JPS58125875A (ja) | 定電圧ダイオ−ド | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JPH02260529A (ja) | メッキ電極の製造方法 | |
| JPH03234033A (ja) | Ｄｈｄ型ダイオードの製造方法 | |
| JPH10125937A (ja) | ショットキーバリア半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH01319974A (ja) | 半導体装置 |