JPH02260529A - メッキ電極の製造方法 - Google Patents
メッキ電極の製造方法Info
- Publication number
- JPH02260529A JPH02260529A JP1080652A JP8065289A JPH02260529A JP H02260529 A JPH02260529 A JP H02260529A JP 1080652 A JP1080652 A JP 1080652A JP 8065289 A JP8065289 A JP 8065289A JP H02260529 A JPH02260529 A JP H02260529A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- electrode
- polycrystalline silicon
- silicon film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007747 plating Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000009713 electroplating Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 239000004332 silver Substances 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ペレットのメッキ電極の製造方法に関し
、特に電解メッキ法を利用した製造方法に関する。
、特に電解メッキ法を利用した製造方法に関する。
例えば、Ｄ ＨＤ （Ｄｏｕｂｌｅ Ｈｅａｔｓｉｎｋ
Ｄｉｏｄｅ）用半導体装置等における半導体ペレット
のメッキ電極の形成方法としては、通常半導体基板にメ
ッキ電源の陰極を接続し、ＰＮ接合の順バイアスを利用
して電流を流し、主として噴流法により銀粒子を陰極に
析出することよって形成している。
Ｄｉｏｄｅ）用半導体装置等における半導体ペレット
のメッキ電極の形成方法としては、通常半導体基板にメ
ッキ電源の陰極を接続し、ＰＮ接合の順バイアスを利用
して電流を流し、主として噴流法により銀粒子を陰極に
析出することよって形成している。
ところが、半導体基板の表面にＮ型拡散層を有する場合
（例えばＰ型半導体基板にＮ型拡散層を形成した場合や
ＮＰＮ構造を有する場合）は、表面のＰＮ接合が逆バイ
アスとなるためにＰＮ接合にメッキ電流を流すことがで
きず、上述したメッキ法を利用することはできない。
（例えばＰ型半導体基板にＮ型拡散層を形成した場合や
ＮＰＮ構造を有する場合）は、表面のＰＮ接合が逆バイ
アスとなるためにＰＮ接合にメッキ電流を流すことがで
きず、上述したメッキ法を利用することはできない。
このため、従来では、第４図（ａ）乃至（ｈ）に示す製
造方法が用いられている。
造方法が用いられている。
先ず、第４図（ａ）のように、Ｐ型半導体基板１の表面
にＮ型拡散層２を形成する。このとき、Ｎ型拡散層２以
外の基板表面には酸化膜３が形成されるようにしておく
。次いで、第４図（ｂ）のように、メッキ用電極として
、例えばアルミニウム膜９を４μｍ程度蒸着させる。
にＮ型拡散層２を形成する。このとき、Ｎ型拡散層２以
外の基板表面には酸化膜３が形成されるようにしておく
。次いで、第４図（ｂ）のように、メッキ用電極として
、例えばアルミニウム膜９を４μｍ程度蒸着させる。
次いで、第４図（Ｃ）のように、フォトレジスト膜５を
利用してＮ型拡散層２上のアルミニウム膜９を選択的に
エツチングして除去する。これはＤＨＤパッケージに組
み立てる際の温度（約６４０°Ｃ）によってアルミニウ
ムがＮ型拡散層２の中に拡散することを防ぐためである
。
利用してＮ型拡散層２上のアルミニウム膜９を選択的に
エツチングして除去する。これはＤＨＤパッケージに組
み立てる際の温度（約６４０°Ｃ）によってアルミニウ
ムがＮ型拡散層２の中に拡散することを防ぐためである
。
その後、第４図（ｄ）のように、例えばニッケル、チタ
ン、銀等の下地電極６を約０．５μｍの厚さに蒸着し、
かつ前記フォトレジスト膜５を除去することによって、
第４図（ｅ）のように、所謂リフトオフ法によりメッキ
用電極９上の渾着電極６を除去する。
ン、銀等の下地電極６を約０．５μｍの厚さに蒸着し、
かつ前記フォトレジスト膜５を除去することによって、
第４図（ｅ）のように、所謂リフトオフ法によりメッキ
用電極９上の渾着電極６を除去する。
次いで、第４図（ｆ）のように、改めてメッキ電極形成
領域以外をフォトレジスト膜７にて覆う。
領域以外をフォトレジスト膜７にて覆う。
そして、メッキ用電極９をウェハ周辺部よりメッキ電極
の陰極に接続し、主として噴流メッキ法により銀メッキ
を行うことにより、メッキ電極の陽極→下地電極６→メ
ッキ用電極９→メッキ用電極９に接続されたメッキ電源
の陰極の順に流れ、第４図（ｇ）のように、恨メッキ電
極８が形成される。なお、銀メッキ電極８形成後は、第
４図（ｈ）のように、フォトレジスト膜７．メッキ用電
極９を除去する。
の陰極に接続し、主として噴流メッキ法により銀メッキ
を行うことにより、メッキ電極の陽極→下地電極６→メ
ッキ用電極９→メッキ用電極９に接続されたメッキ電源
の陰極の順に流れ、第４図（ｇ）のように、恨メッキ電
極８が形成される。なお、銀メッキ電極８形成後は、第
４図（ｈ）のように、フォトレジスト膜７．メッキ用電
極９を除去する。
上述した製造方法では、第５図（ａ）にメッキ電極形成
箇所の一部を拡大して示すように、下地電極６とメッキ
用電極９との接続部分が小さいために、酸化膜３が厚い
場合やメッキ用電極９がオーバエツチングされたときに
は、第５図（ｂ）のように、下地電極６とメッキ用電極
９が接続されないことがある。このような状態になると
、メッキ用電極９から下地電極６にメッキ電流が流れな
くなり、下地電極６表面への銀メッキが不可能になると
いう問題が生じている。
箇所の一部を拡大して示すように、下地電極６とメッキ
用電極９との接続部分が小さいために、酸化膜３が厚い
場合やメッキ用電極９がオーバエツチングされたときに
は、第５図（ｂ）のように、下地電極６とメッキ用電極
９が接続されないことがある。このような状態になると
、メッキ用電極９から下地電極６にメッキ電流が流れな
くなり、下地電極６表面への銀メッキが不可能になると
いう問題が生じている。
本発明はこのようなメッキネ能を防止して、確実にメッ
キ電極を製造することを可能にした製造方法を提供する
ことを目的とする。
キ電極を製造することを可能にした製造方法を提供する
ことを目的とする。
本発明のメッキ電極の製造方法は、半導体基板の表面に
形成したＮ型拡散層を含む領域にＮ型不純物を導入した
多結晶シリコン膜を形成する工程と、この多結晶シリコ
ン膜上のメッキ電極形成箇所に下地電極を形成する工程
と、この下地電極以外の前記多結晶シリコン膜の表面を
絶縁膜で覆う工程と、前記多結晶シリコン膜をメッキ用
電極として通電を行って電解メッキを行う工程と、前記
絶縁膜及びその下側の多結晶シリコン膜を除去する工程
とを含んでいる。
形成したＮ型拡散層を含む領域にＮ型不純物を導入した
多結晶シリコン膜を形成する工程と、この多結晶シリコ
ン膜上のメッキ電極形成箇所に下地電極を形成する工程
と、この下地電極以外の前記多結晶シリコン膜の表面を
絶縁膜で覆う工程と、前記多結晶シリコン膜をメッキ用
電極として通電を行って電解メッキを行う工程と、前記
絶縁膜及びその下側の多結晶シリコン膜を除去する工程
とを含んでいる。
上述した方法では、多結晶シリコン膜によって確実に下
地電極への通電を行うことができ、下地電極上へのメッ
キ電極の形成が実現できる。
地電極への通電を行うことができ、下地電極上へのメッ
キ電極の形成が実現できる。
次に、本発明を図面を参照して説明する。
第１図（ａ）乃至（ｈ）は本発明の一実施例を製造工程
順に示す要部の断面図である。ここでは、Ｐ型半導体に
Ｎ型拡散層を形成したＤＨＤ用半導体ペレットにおける
メッキ電極の製造方法を示している。
順に示す要部の断面図である。ここでは、Ｐ型半導体に
Ｎ型拡散層を形成したＤＨＤ用半導体ペレットにおける
メッキ電極の製造方法を示している。
先ず、第１図（ａ）のように、Ｐ型半導体基板１にＮ型
拡散層２を形成した後、Ｎ型拡散層２上の酸化膜３を選
択的に除去する。この工程は、例えば酸化１１１３上に
フォトレジストマスクを形成し、このフォトレジストマ
スクを利用して酸化膜３を選択エツチングした後に、拡
散法によりＮ型拡散層２を形成してもよい。
拡散層２を形成した後、Ｎ型拡散層２上の酸化膜３を選
択的に除去する。この工程は、例えば酸化１１１３上に
フォトレジストマスクを形成し、このフォトレジストマ
スクを利用して酸化膜３を選択エツチングした後に、拡
散法によりＮ型拡散層２を形成してもよい。
次いで、第１図（ｂ）のように、全面にＮ型不純物を含
む多結晶シリコン膜４を、例えば２μｍの厚さに形成す
る。そして、第１図（ｃ）のように、前記Ｎ型拡散層２
を含むメッキ電極を形成する領域に窓を開設したフォト
レジスト膜５を形成する。
む多結晶シリコン膜４を、例えば２μｍの厚さに形成す
る。そして、第１図（ｃ）のように、前記Ｎ型拡散層２
を含むメッキ電極を形成する領域に窓を開設したフォト
レジスト膜５を形成する。
次に、第１図（ｄ）のように、全面にニッケル。
チタン、銀等の下地電極６を約０．５μｍの厚さに蒸着
する。そして、前記フォトレジスト膜５を除去すること
により、第１図（ｅ）のように、所謂リフトオフ法によ
ってメッキ電極形成領域以外の前記下地電極６を除去す
る。
する。そして、前記フォトレジスト膜５を除去すること
により、第１図（ｅ）のように、所謂リフトオフ法によ
ってメッキ電極形成領域以外の前記下地電極６を除去す
る。
更に、第１図（ｆ）のように、前記下地電極６以外の露
呈された多結晶シリコン膜４の表面をフォトレジスト膜
７で被覆する。そして、半導体基板（ウェハ）を噴流メ
ッキ槽に入れ、メッキ電源の陰極を多結晶シリコン４に
接続してメッキを実行する。
呈された多結晶シリコン膜４の表面をフォトレジスト膜
７で被覆する。そして、半導体基板（ウェハ）を噴流メ
ッキ槽に入れ、メッキ電源の陰極を多結晶シリコン４に
接続してメッキを実行する。
これにより、メッキ電流は、メッキ電源の陽極→下地電
極６→多結晶シリコン４→メッキ電源の陰極と流れ、第
１図（ｇ）のように、銀粒子が下地電極６上に析出して
銀メッキ電極８が形成される。その後、第１図（ｈ）の
ように、フォトレジスト膜７及び銀メッキ電極８の周囲
の多結晶シリコン４を除去し、完成する。
極６→多結晶シリコン４→メッキ電源の陰極と流れ、第
１図（ｇ）のように、銀粒子が下地電極６上に析出して
銀メッキ電極８が形成される。その後、第１図（ｈ）の
ように、フォトレジスト膜７及び銀メッキ電極８の周囲
の多結晶シリコン４を除去し、完成する。
なお、下地電極６の下側の多結晶シリコン４は除去して
いないが、この多結晶シリコンはＤＨＤパッケージに組
み立てる際の温度（約６４０°Ｃ）でも安定なため、ア
ルミニウムを用いたときのような品質上の問題が生じる
ことはない。
いないが、この多結晶シリコンはＤＨＤパッケージに組
み立てる際の温度（約６４０°Ｃ）でも安定なため、ア
ルミニウムを用いたときのような品質上の問題が生じる
ことはない。
なお、上述した製造方法でメッキ電極を形成した半導体
ペレットの工程途中の状態を第２図、第３図に示す。な
お、第１図と均等な部分には同一符号を付しである。
ペレットの工程途中の状態を第２図、第３図に示す。な
お、第１図と均等な部分には同一符号を付しである。
第２図のものは、Ｎ型半導体基板１１上にＰ抵拡散層Ｉ
Ａを形成し、更にこの上にＮ゛型抵拡散層２Ａ形成した
ＮＰＮパンチスルータイプの定電圧ダイオードである。
Ａを形成し、更にこの上にＮ゛型抵拡散層２Ａ形成した
ＮＰＮパンチスルータイプの定電圧ダイオードである。
パンチスルー電圧はＮ”／Ｐ接合に逆バイアスを加えて
得られるが、Ｎ型半導体基板１１の表面がＮ＋型のため
上述した方法によって好適な銀メッキ電極８が形成でき
る。
得られるが、Ｎ型半導体基板１１の表面がＮ＋型のため
上述した方法によって好適な銀メッキ電極８が形成でき
る。
第３図のものは、Ｐ型半導体基板１の両面に夫々Ｎ型拡
散層２．２を形成したＮＰＮ型ダイアックである。ダイ
アックはトライアックのトリガ用として双方向の特性を
有している。この構成でも、メッキ電極形成箇所がＮ型
拡散層であるため、上述した方法により好適な銀メッキ
電極８が形成できる。
散層２．２を形成したＮＰＮ型ダイアックである。ダイ
アックはトライアックのトリガ用として双方向の特性を
有している。この構成でも、メッキ電極形成箇所がＮ型
拡散層であるため、上述した方法により好適な銀メッキ
電極８が形成できる。
以上説明したように本発明は、半導体基板のＮ型拡散層
上にＮ型不純物を導入した多結晶シリコン膜を形成し、
この多結晶シリコン膜上に下地電極を形成した上で、多
結晶シリコン膜をメッキ用電極として通電を行って電解
メッキを行っているので、多結晶シリコン膜を通して確
実に下地電極への通電を行うことができ、メッキ電極を
確実に形成することができる。
上にＮ型不純物を導入した多結晶シリコン膜を形成し、
この多結晶シリコン膜上に下地電極を形成した上で、多
結晶シリコン膜をメッキ用電極として通電を行って電解
メッキを行っているので、多結晶シリコン膜を通して確
実に下地電極への通電を行うことができ、メッキ電極を
確実に形成することができる。
第１図（ａ）乃至（ｈ）は本発明の一実施例を製造工程
順に示す断面図、第２図及び第３図は本発明方法を適用
した夫々異なる半導体装置の製造工程途中における断面
図、第４図（ａ）乃至（ｈ）は従来のメッキ電極の製造
方法を工程順に示す断面図、第５図（ａ）及び（ｂ）は
従来の問題を説明するためのメッキ電極形成箇所の拡大
断面図である。 １・・・Ｐ型半導体基板、ＩＡ・・・Ｐ型拡散層、２・
・・Ｎ型拡散層、２Ａ・・・Ｎ゛型型数散層３・・・酸
化膜、４・・・多結晶シリコン膜、５・・・フォトレジ
スト膜、６・・・下地電極、７・・・フォトレジスト膜
、８・・・銀メッキ電極、９・・・アルミニウム膜、１
１・・・Ｎ型半導第Ｉ図 第 図 十ｖ Ａ 第３ 図 第４ 図
順に示す断面図、第２図及び第３図は本発明方法を適用
した夫々異なる半導体装置の製造工程途中における断面
図、第４図（ａ）乃至（ｈ）は従来のメッキ電極の製造
方法を工程順に示す断面図、第５図（ａ）及び（ｂ）は
従来の問題を説明するためのメッキ電極形成箇所の拡大
断面図である。 １・・・Ｐ型半導体基板、ＩＡ・・・Ｐ型拡散層、２・
・・Ｎ型拡散層、２Ａ・・・Ｎ゛型型数散層３・・・酸
化膜、４・・・多結晶シリコン膜、５・・・フォトレジ
スト膜、６・・・下地電極、７・・・フォトレジスト膜
、８・・・銀メッキ電極、９・・・アルミニウム膜、１
１・・・Ｎ型半導第Ｉ図 第 図 十ｖ Ａ 第３ 図 第４ 図
Claims (1)
- １、半導体基板の表面に形成したＮ型拡散層に電解メッ
キ法によりメッキ電極を形成するに際し、前記Ｎ型拡散
層を含む領域にＮ型不純物を導入した多結晶シリコン膜
を形成する工程と、この多結晶シリコン膜上のメッキ電
極形成箇所に下地電極を形成する工程と、この下地電極
以外の前記多結晶シリコン膜の表面を絶縁膜で覆う工程
と、前記多結晶シリコン膜をメッキ用電極として通電を
行って電解メッキを行う工程と、前記絶縁膜及びその下
側の多結晶シリコン膜を除去する工程とを含むことを特
徴とするメッキ電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080652A JP2754693B2 (ja) | 1989-03-31 | 1989-03-31 | メッキ電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080652A JP2754693B2 (ja) | 1989-03-31 | 1989-03-31 | メッキ電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02260529A true JPH02260529A (ja) | 1990-10-23 |
| JP2754693B2 JP2754693B2 (ja) | 1998-05-20 |
Family
ID=13724297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080652A Expired - Lifetime JP2754693B2 (ja) | 1989-03-31 | 1989-03-31 | メッキ電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754693B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040742A (ja) * | 1998-06-22 | 2000-02-08 | Stmicroelectronics Inc | ダマスク方法による銀メタリゼ―ション |
| JP2021044287A (ja) * | 2019-09-06 | 2021-03-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
1989
- 1989-03-31 JP JP1080652A patent/JP2754693B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040742A (ja) * | 1998-06-22 | 2000-02-08 | Stmicroelectronics Inc | ダマスク方法による銀メタリゼ―ション |
| JP2021044287A (ja) * | 2019-09-06 | 2021-03-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2754693B2 (ja) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| US3212160A (en) | Method of manufacturing semiconductive devices | |
| US6838744B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH02260529A (ja) | メッキ電極の製造方法 | |
| JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
| JPH05291186A (ja) | 半導体チップの表面上に金属コンタクトを形成する方法 | |
| JPS6412105B2 (ja) | ||
| JP3361717B2 (ja) | 半導体装置の電極形成方法 | |
| JP2005333147A (ja) | 半導体装置およびその製造方法 | |
| JPS6115376A (ja) | 基準電圧ダイオ−ド | |
| JP3077361B2 (ja) | 半導体装置の製造方法 | |
| JP2511023B2 (ja) | 双方向性サイリスタ | |
| JPS6227547B2 (ja) | ||
| JPS6126267A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPH03234033A (ja) | Ｄｈｄ型ダイオードの製造方法 | |
| JPS6194378A (ja) | 半導体装置 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPH1117162A (ja) | 半導体装置及びその製造方法 | |
| JPH0855999A (ja) | 半導体装置 | |
| JPS629647A (ja) | 半導体装置の金属バンプ形成方法 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPS59215773A (ja) | 半導体装置 | |
| JPH08213345A (ja) | 半導体装置及びその製造方法 | |
| JPH0261143B2 (ja) | ||
| JPS6243168A (ja) | 個別半導体装置 |