JPS59215773A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59215773A JPS59215773A JP9018183A JP9018183A JPS59215773A JP S59215773 A JPS59215773 A JP S59215773A JP 9018183 A JP9018183 A JP 9018183A JP 9018183 A JP9018183 A JP 9018183A JP S59215773 A JPS59215773 A JP S59215773A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- impurity region
- diffusion
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチング制御用半導体装置に係り、特に微
少な制御電流（ゲート電流など）で主電流のスイッチン
グを制御する高感度半導体装置に関するものである。
少な制御電流（ゲート電流など）で主電流のスイッチン
グを制御する高感度半導体装置に関するものである。
第１図は従来の高感度サイリスタを示したものである。
半導体基板１にＰ形、Ｎ形の不純物領域を形成する方法
は周知の選択拡散法による。選択拡散法により、Ｐ形半
導体基板１にＮ形不純物領域６を形成したのち、Ｐ形不
純物領域２を形成し、さらにＮ形不純物領域３を形成し
、Ｐ形半導体基板１をアノード、Ｐ形不純物領域２をゲ
ート、Ｎ形不純物領域３をカソードとしてサイリスタが
形成される。この時、Ｐ形不純物領域２の不純物濃度分
布は半導体基板１の表面近傍が高く、基板内部へ拡散法
則に従って低不純物濃度になる分布をしている。Ｐ形不
純物領域２０表面近傍の高不純物領域５の電気抵抗が低
いため、Ｎ形不純物領域３に加えられるゲート電流はこ
の部分を流れてしまい、所望のゲート電流特性が得られ
ない。このため、Ｎ形不純物領域３を形成するときこの
領域３の直下のＰ形不純物領域４の、不純物濃度が低く
て電気抵抗の高い部分の抵抗を高くする必要があった。
は周知の選択拡散法による。選択拡散法により、Ｐ形半
導体基板１にＮ形不純物領域６を形成したのち、Ｐ形不
純物領域２を形成し、さらにＮ形不純物領域３を形成し
、Ｐ形半導体基板１をアノード、Ｐ形不純物領域２をゲ
ート、Ｎ形不純物領域３をカソードとしてサイリスタが
形成される。この時、Ｐ形不純物領域２の不純物濃度分
布は半導体基板１の表面近傍が高く、基板内部へ拡散法
則に従って低不純物濃度になる分布をしている。Ｐ形不
純物領域２０表面近傍の高不純物領域５の電気抵抗が低
いため、Ｎ形不純物領域３に加えられるゲート電流はこ
の部分を流れてしまい、所望のゲート電流特性が得られ
ない。このため、Ｎ形不純物領域３を形成するときこの
領域３の直下のＰ形不純物領域４の、不純物濃度が低く
て電気抵抗の高い部分の抵抗を高くする必要があった。
そのためＮ形不純物領域３の拡散条件はこの領域４の基
板の厚さ方向の幅Ｗを小さくしなければならず、拡散不
純物の分布のバラツキによってゲート電流特性が所望の
特性から外れたシ、順方向電流阻止電圧の低下など不良
品の発生を生じていた◎ 本発明はゲート電流特性が均一に得られる半導体装置を
提供するものである・ 本発明によれば、半導体基板表面の不純物濃度の高い、
電気抵抗の低い部分に選択的に多孔質けい素の絶縁膜を
有するサイリスタ構造の半導体装＃を得る。
板の厚さ方向の幅Ｗを小さくしなければならず、拡散不
純物の分布のバラツキによってゲート電流特性が所望の
特性から外れたシ、順方向電流阻止電圧の低下など不良
品の発生を生じていた◎ 本発明はゲート電流特性が均一に得られる半導体装置を
提供するものである・ 本発明によれば、半導体基板表面の不純物濃度の高い、
電気抵抗の低い部分に選択的に多孔質けい素の絶縁膜を
有するサイリスタ構造の半導体装＃を得る。
以下、図面を用いて本発明ｔよシ詳細に説明する。
第２図は本発明の一実施例によるサイリスタを示したも
のである。従来の構造で問題となっていたＮ形不純物領
域３の直下のＰ形不純物領域の４の部分の幅Ｗを拡散工
程能力に対し余裕のある設計値とするため、Ｐ形不純物
領域２の表面近傍の高不純物濃度の部分を半導体基板の
深さ方向に表面から数ミクロン−１０ミクロン程度絶縁
膜１５化する。表面近傍の部分の絶縁膜１５化により電
流は絶縁膜１５Ｖｃより基板内部でしか電流が流れない
ため前記の幅Ｗは従来に比べ大幅に設計余裕ができる。
のである。従来の構造で問題となっていたＮ形不純物領
域３の直下のＰ形不純物領域の４の部分の幅Ｗを拡散工
程能力に対し余裕のある設計値とするため、Ｐ形不純物
領域２の表面近傍の高不純物濃度の部分を半導体基板の
深さ方向に表面から数ミクロン−１０ミクロン程度絶縁
膜１５化する。表面近傍の部分の絶縁膜１５化により電
流は絶縁膜１５Ｖｃより基板内部でしか電流が流れない
ため前記の幅Ｗは従来に比べ大幅に設計余裕ができる。
このため拡散バラツキによる特性への影響が低減される
。前記の絶縁膜１５の形成は選択的に半導体基板表面を
陽極処理を行った多孔質化し、その後酸化することによ
り容易に形成される。またこの方法では半導体基板表面
に段差が生じないため、続いて行なわれる電極金属の蒸
着、写真食刻等の処理は従来と変更する必要がないため
２〜３の工程追加により歩留向上が達成できる。
。前記の絶縁膜１５の形成は選択的に半導体基板表面を
陽極処理を行った多孔質化し、その後酸化することによ
り容易に形成される。またこの方法では半導体基板表面
に段差が生じないため、続いて行なわれる電極金属の蒸
着、写真食刻等の処理は従来と変更する必要がないため
２〜３の工程追加により歩留向上が達成できる。
第１図（ａ）および（ｂ）は従来の高感度サイリスタの
断面図および平面図である。 第２図（ａ）および（ｂ）は本発明の一実施例によるサ
イリスタの断面図および平面図である・１・・・・・・
半導体基板、２・・・・・・Ｐ形不純物領域、３・・・
・・・Ｎ形不純物領域、４・・・・・・Ｎ形不純物領域
直下のＰ影領域部、１５・・・・・・多孔質けい素の絶
縁膜、６・・・・・・Ｎ形不純物領域。 一什皿人 、弁理−十一一 −内 １叙
晋〜第１区 ゛ 第７図 アノ−Ｈ′
断面図および平面図である。 第２図（ａ）および（ｂ）は本発明の一実施例によるサ
イリスタの断面図および平面図である・１・・・・・・
半導体基板、２・・・・・・Ｐ形不純物領域、３・・・
・・・Ｎ形不純物領域、４・・・・・・Ｎ形不純物領域
直下のＰ影領域部、１５・・・・・・多孔質けい素の絶
縁膜、６・・・・・・Ｎ形不純物領域。 一什皿人 、弁理−十一一 −内 １叙
晋〜第１区 ゛ 第７図 アノ−Ｈ′
Claims (1)
- 【特許請求の範囲】 １）半導体素子を形成する不純物拡散頭載のうち半導体
表面近傍の高不純物領域の部分が多孔質化した絶縁膜に
なっていることヲ特漱とする半導体装置。 ２）前記半導体素子はサイリスタである特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9018183A JPS59215773A (ja) | 1983-05-23 | 1983-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9018183A JPS59215773A (ja) | 1983-05-23 | 1983-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59215773A true JPS59215773A (ja) | 1984-12-05 |
Family
ID=13991314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9018183A Pending JPS59215773A (ja) | 1983-05-23 | 1983-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59215773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3226303A1 (fr) * | 2016-03-31 | 2017-10-04 | STMicroelectronics (Tours) SAS | Composant de puissance protégé contre les surchauffes |
-
1983
- 1983-05-23 JP JP9018183A patent/JPS59215773A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3226303A1 (fr) * | 2016-03-31 | 2017-10-04 | STMicroelectronics (Tours) SAS | Composant de puissance protégé contre les surchauffes |
| FR3049768A1 (fr) * | 2016-03-31 | 2017-10-06 | St Microelectronics Tours Sas | Composant de puissance protege contre les surchauffes |
| CN107293541A (zh) * | 2016-03-31 | 2017-10-24 | 意法半导体(图尔)公司 | 保护以防过热的功率部件 |
| US10069001B2 (en) | 2016-03-31 | 2018-09-04 | Stmicroelectronics (Tours) Sas | Power component protected against overheating |
| US10453835B2 (en) | 2016-03-31 | 2019-10-22 | Stmicroelectronics (Tours) Sas | Power component protected against overheating |
| CN107293541B (zh) * | 2016-03-31 | 2021-05-25 | 意法半导体(图尔)公司 | 保护以防过热的功率部件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4264382A (en) | Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions | |
| US4196440A (en) | Lateral PNP or NPN with a high gain | |
| JPH05299658A (ja) | 半導体装置及びその製造方法 | |
| US3698077A (en) | Method of producing a planar-transistor | |
| JPS59215773A (ja) | 半導体装置 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| US3362856A (en) | Silicon transistor device | |
| JPS60236257A (ja) | 半導体装置 | |
| JPH02260529A (ja) | メッキ電極の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH0277173A (ja) | トランジスタ | |
| JPS6127677A (ja) | 半導体装置の製造方法 | |
| JPS6136935A (ja) | 半導体装置の製造方法 | |
| JPH05326930A (ja) | ゲートターンオフサイリスタ | |
| JPS583391B2 (ja) | デンカイコウカガタトランジスタ ノ セイゾウホウホウ | |
| JPS6132826B2 (ja) | ||
| JPH01112779A (ja) | 定電圧ダイオード及びその製造方法 | |
| JPS60130863A (ja) | 半導体装置の製造方法 | |
| JPS6276672A (ja) | 半導体装置の製造方法 | |
| JPS5898953A (ja) | 半導体装置 | |
| JPS61120456A (ja) | 半導体装置 | |
| JPH01187974A (ja) | 半導体装置の製造方法 | |
| JPS62141774A (ja) | Ｇｔｏサイリスタ | |
| JPS5958864A (ja) | 半導体装置の製造方法 |