JPS6276672A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6276672A JPS6276672A JP60216499A JP21649985A JPS6276672A JP S6276672 A JPS6276672 A JP S6276672A JP 60216499 A JP60216499 A JP 60216499A JP 21649985 A JP21649985 A JP 21649985A JP S6276672 A JPS6276672 A JP S6276672A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- oxide film
- film
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に、バイポー
ラトランジスタのベース領域を他の拡散 ・抵抗領域
と同時にイオン注入で形成する方法の改 ：良に係る
。
ラトランジスタのベース領域を他の拡散 ・抵抗領域
と同時にイオン注入で形成する方法の改 ：良に係る
。
バイポーラトランジスタのベース領域と拡散紙 □抗
領域とをイオン注入で同時に形成するときには、 ：イ
オン注入時のダメージを緩和する緩衝膜として、各素子
領域の表面に熱酸化膜が形成される。その場合、拡散抵
抗領域における抵抗値のバラツキを小さくし、且つベー
ス領域における結晶の歪みを緩和するために、従来は抵
抗素子領域上の酸化膜よりもベース領域上の酸化膜の方
を厚くすることによって、イオン注入による不純物の濃
度ピークが抵抗領域では充分にシリコン基板中に位置し
、またベース領域では酸化膜中に位置するように工夫さ
れている。
領域とをイオン注入で同時に形成するときには、 ：イ
オン注入時のダメージを緩和する緩衝膜として、各素子
領域の表面に熱酸化膜が形成される。その場合、拡散抵
抗領域における抵抗値のバラツキを小さくし、且つベー
ス領域における結晶の歪みを緩和するために、従来は抵
抗素子領域上の酸化膜よりもベース領域上の酸化膜の方
を厚くすることによって、イオン注入による不純物の濃
度ピークが抵抗領域では充分にシリコン基板中に位置し
、またベース領域では酸化膜中に位置するように工夫さ
れている。
上記従来の製造方法ではベース領域上を覆う酸化膜の膜
厚が厚くなる結果、エミッタ領域を形成した後、配線を
形成する際にベース領域およびエミッタ領域に対するコ
ンタクトホールを開孔すると、横方向のエツチング量が
増大してしまう。このため、トランジスタの微細加工性
が損われる問題があった。
厚が厚くなる結果、エミッタ領域を形成した後、配線を
形成する際にベース領域およびエミッタ領域に対するコ
ンタクトホールを開孔すると、横方向のエツチング量が
増大してしまう。このため、トランジスタの微細加工性
が損われる問題があった。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、比較的高加
速電圧でのイオン注入によりバイポーラトランジスタの
ベース領域および拡散抵抗領域を同時に形成する場合に
、拡散抵抗領域における抵抗値のバラツキを小さくし、
且つトランジスタのベース領域における結晶の歪みを抑
制すると共に、微細加工性にも優れた半導体装置の製造
方法を提供するものである。
速電圧でのイオン注入によりバイポーラトランジスタの
ベース領域および拡散抵抗領域を同時に形成する場合に
、拡散抵抗領域における抵抗値のバラツキを小さくし、
且つトランジスタのベース領域における結晶の歪みを抑
制すると共に、微細加工性にも優れた半導体装置の製造
方法を提供するものである。
本発明による半導体装置の製造方法は、第一導電型の半
導体領域により相互に電気的に分離されたバイポーラト
ランジスタ用第二導電型素子領域および拡散抵抗用第二
導電型素子領域を有する半導体層の表面に、厚いフィー
ルド絶縁膜を形成する工程と、該フィールド酸化膜を選
択的にエツチングすることにより、前記バイポーラトラ
ンジスタ用第二導電型素子領域のベース領域予定部およ
び前記拡散抵抗用第二導電型素子領域の拡散抵抗領域予
定部上に開孔部を形成し、半導体層を露出する工程と、
該露出された両素子領域における半導体層表面を覆う熱
酸化膜を形成し、更に前記バイポーラトランジスタのベ
ース領域予定部では該熱酸化膜に比較して充分なエツチ
ング選択比を取り得る第二の緩衝膜を積層する工程と、
前記フィールド絶縁膜をブロッキングマスクとし、前記
第二の緩衝膜および前記熱酸化膜を通して第一導電型不
純物をイオン注入することにより、前記バイポーラトラ
ンジスタ用第二導電型素子領域には不純物の濃度ピーク
が前記熱酸化膜中に位置する第一導電型ベース領域を形
成すると同時に、前記拡散抵抗用第二導電型素子領域に
は不純物の濃度ピークが該素子領域中に位置する第一導
電型拡散抵抗領域を形成する工程と、前記第二の緩衝膜
を選択的にエツチング除去した状態で前記熱酸化膜にコ
ンタクトホールを開孔する工程とを具備したことを特徴
とするものである。
導体領域により相互に電気的に分離されたバイポーラト
ランジスタ用第二導電型素子領域および拡散抵抗用第二
導電型素子領域を有する半導体層の表面に、厚いフィー
ルド絶縁膜を形成する工程と、該フィールド酸化膜を選
択的にエツチングすることにより、前記バイポーラトラ
ンジスタ用第二導電型素子領域のベース領域予定部およ
び前記拡散抵抗用第二導電型素子領域の拡散抵抗領域予
定部上に開孔部を形成し、半導体層を露出する工程と、
該露出された両素子領域における半導体層表面を覆う熱
酸化膜を形成し、更に前記バイポーラトランジスタのベ
ース領域予定部では該熱酸化膜に比較して充分なエツチ
ング選択比を取り得る第二の緩衝膜を積層する工程と、
前記フィールド絶縁膜をブロッキングマスクとし、前記
第二の緩衝膜および前記熱酸化膜を通して第一導電型不
純物をイオン注入することにより、前記バイポーラトラ
ンジスタ用第二導電型素子領域には不純物の濃度ピーク
が前記熱酸化膜中に位置する第一導電型ベース領域を形
成すると同時に、前記拡散抵抗用第二導電型素子領域に
は不純物の濃度ピークが該素子領域中に位置する第一導
電型拡散抵抗領域を形成する工程と、前記第二の緩衝膜
を選択的にエツチング除去した状態で前記熱酸化膜にコ
ンタクトホールを開孔する工程とを具備したことを特徴
とするものである。
なお、本発明における前記第二の緩衝膜としては、ＣＶ
Ｄ−５ｉｏ２膜、ＳｉＮ膜等を用いることができる。
Ｄ−５ｉｏ２膜、ＳｉＮ膜等を用いることができる。
以下、第１図〜第４図を参照して本発明をバイポーラＩ
Ｃの製造に適用した一実施例を説明する。
Ｃの製造に適用した一実施例を説明する。
（１）、まず、通常のバイポーラプロセスに従って第１
図の状態を得る。同図において、１はＰ型シリコン基板
である。該シリコン基板上にはＮ型エピタキシャルシリ
コン層２が成長されている。該エピタキシャル層の表面
からはＰ型のアイソレーション拡散層３が前記Ｐ型基板
に達して形成され、ＮＰＮトランジスタ用の素子領域お
よび拡散抵抗用の素子領域が分離されている。そして、
ＮＰＮトランジスタ用素子領域にはＮ十型埋め込み領域
４１が形成され、また拡散抵抗用素子領域にもＮ十型埋
め込み領域４２が形成されている。これら各領域が形成
されたエピタキシャルシリコン層の表面には、厚いフィ
ールド酸化膜５が形成されている。
図の状態を得る。同図において、１はＰ型シリコン基板
である。該シリコン基板上にはＮ型エピタキシャルシリ
コン層２が成長されている。該エピタキシャル層の表面
からはＰ型のアイソレーション拡散層３が前記Ｐ型基板
に達して形成され、ＮＰＮトランジスタ用の素子領域お
よび拡散抵抗用の素子領域が分離されている。そして、
ＮＰＮトランジスタ用素子領域にはＮ十型埋め込み領域
４１が形成され、また拡散抵抗用素子領域にもＮ十型埋
め込み領域４２が形成されている。これら各領域が形成
されたエピタキシャルシリコン層の表面には、厚いフィ
ールド酸化膜５が形成されている。
なお、ＮＰＮトランジスタ用素子領域のＮ型エピタキシ
ャル層は、ＮＰＮトランジスタのコレクタ領域になる部
分である。
ャル層は、ＮＰＮトランジスタのコレクタ領域になる部
分である。
（２） 次に、フォトグレービイングプロセス（Ｐ
Ｅ Ｐ）によりフィールド酸化膜５の選択エツチングを
行ない、ＮＰＮトランジスタのベース領域予定部上およ
び拡散抵抗領域予定部上に開孔部を形成してエピタキシ
ャル層表面を露出させる。
Ｅ Ｐ）によりフィールド酸化膜５の選択エツチングを
行ない、ＮＰＮトランジスタのベース領域予定部上およ
び拡散抵抗領域予定部上に開孔部を形成してエピタキシ
ャル層表面を露出させる。
続いて、該露出したエピタキシャル層表面を熱酸化する
ことにより、第２図に示すように、イオン注入に対する
バッファーとしての熱酸化膜６を形成する。
ことにより、第２図に示すように、イオン注入に対する
バッファーとしての熱酸化膜６を形成する。
（３）次に、ＣＶＤ−５ｉ ０２膜を堆積した後にＰＥ
Ｐでこれをパターンニングすることにより、第３図に示
すように、ＮＰＮトランジスタのベース領域予定部上に
おいて、熱酸化膜５の上に積層されたＣＶＤ−５ｉ ０
２膜パターン７を形成する。
Ｐでこれをパターンニングすることにより、第３図に示
すように、ＮＰＮトランジスタのベース領域予定部上に
おいて、熱酸化膜５の上に積層されたＣＶＤ−５ｉ ０
２膜パターン７を形成する。
このときのパターンニングに際し、熱処理がされていな
いＣＶＤ−３ｉ０２膜は熱酸化膜とのエツチング比が充
分に大きいため、拡散抵抗領域予定部上を覆う熱酸化膜
６に対するダメージは殆ど問題にならない。
いＣＶＤ−３ｉ０２膜は熱酸化膜とのエツチング比が充
分に大きいため、拡散抵抗領域予定部上を覆う熱酸化膜
６に対するダメージは殆ど問題にならない。
続いて、４０ｋｅＶ程度の充分な加速電圧でボロンのイ
オン注入を行なう。このとき、フィールド酸化膜５がイ
オ注入に対する充分なブロッキングマスクとなるから、
ＮＰＮトランジスタのベース領域予定部および拡散抵抗
領域予定部に選択的にボロンが注入される。しかも、拡
散抵抗領域予定部では熱酸化膜６だけがバッファーにな
るのに対し、ＮＰＮトランジスタのベース領域予定部で
は熱酸化膜６およびＣＶＤ−５ｉ０２膜パターン７がバ
ッファーになる。このため、拡散抵抗領域ではボロンの
濃度ピークが充分にエピタキシャル層中に位置し、他方
ＮＰＮ ｌ−ランジスタのベース領域ではボロンの濃度
ピークが酸化膜６中に位置するようになる。従って、従
来の方法と同様、拡散抵抗値のバラツキ及びベース領域
の結晶歪みを抑制できる。
オン注入を行なう。このとき、フィールド酸化膜５がイ
オ注入に対する充分なブロッキングマスクとなるから、
ＮＰＮトランジスタのベース領域予定部および拡散抵抗
領域予定部に選択的にボロンが注入される。しかも、拡
散抵抗領域予定部では熱酸化膜６だけがバッファーにな
るのに対し、ＮＰＮトランジスタのベース領域予定部で
は熱酸化膜６およびＣＶＤ−５ｉ０２膜パターン７がバ
ッファーになる。このため、拡散抵抗領域ではボロンの
濃度ピークが充分にエピタキシャル層中に位置し、他方
ＮＰＮ ｌ−ランジスタのベース領域ではボロンの濃度
ピークが酸化膜６中に位置するようになる。従って、従
来の方法と同様、拡散抵抗値のバラツキ及びベース領域
の結晶歪みを抑制できる。
＜４）ソノ後、ＣＶＤ−３ｉ０２膜パターン７を選択的
にエツチング除去し、第４図の状態を得る。
にエツチング除去し、第４図の状態を得る。
このとき、ＣＶＤ−３ｉ０２膜７の熱酸化膜６に対する
エツチング選択比を充分に大きくとれるから、熱酸化膜
６の損傷は殆ど問題にならない。
エツチング選択比を充分に大きくとれるから、熱酸化膜
６の損傷は殆ど問題にならない。
なお、第６図において、８．９は夫々イオン注入された
ボロンを拡散して形成されたＰ中型のベース領域、拡散
抵抗領域である。
ボロンを拡散して形成されたＰ中型のベース領域、拡散
抵抗領域である。
（５） その後は通常のプロセスに従ってエミッタ領
域を形成した後、コンタクトホールの開孔、配線材料の
蒸着およびパターンニングを行なうことにより、必要な
電極および配線を形成する。その際、第４図から明らか
なように、ベース領域およびエミッタ領域上を覆う絶縁
膜は拡散抵抗領域上と同じく薄い熱酸化膜６のみである
から、コンタクトホールの開孔に際しても横方向のエツ
チングは従来のように大きくなく、高精度で微細加工を
行なうことができる。
域を形成した後、コンタクトホールの開孔、配線材料の
蒸着およびパターンニングを行なうことにより、必要な
電極および配線を形成する。その際、第４図から明らか
なように、ベース領域およびエミッタ領域上を覆う絶縁
膜は拡散抵抗領域上と同じく薄い熱酸化膜６のみである
から、コンタクトホールの開孔に際しても横方向のエツ
チングは従来のように大きくなく、高精度で微細加工を
行なうことができる。
なお、上記実施例ではイオン注入に対する第二の緩衝膜
としてベース領域予定部上にＣＶＤ−３ｉ０２膜７を形
成しタカ、ＣＶＤ−８ｉ０２膜の代りにＳｉＮ膜を用い
てもよく、また多結晶シリコン膜のような導電性膜を用
いてもよい。
としてベース領域予定部上にＣＶＤ−３ｉ０２膜７を形
成しタカ、ＣＶＤ−８ｉ０２膜の代りにＳｉＮ膜を用い
てもよく、また多結晶シリコン膜のような導電性膜を用
いてもよい。
以上詳述したように、本発明によれば比較的高加速電圧
でのイオン注入によりバイポーラトランジスタのベース
領域および拡散抵抗領域を同時に形成する場合に、拡散
抵抗領域における抵抗値のバラツキを小さくシ、且つト
ランジスタのベース領域における結晶の歪みを抑制する
と共に、微細加工性にも優れた半導体装置装置を製造で
きる等、顕著な効果が得られるものである。
でのイオン注入によりバイポーラトランジスタのベース
領域および拡散抵抗領域を同時に形成する場合に、拡散
抵抗領域における抵抗値のバラツキを小さくシ、且つト
ランジスタのベース領域における結晶の歪みを抑制する
と共に、微細加工性にも優れた半導体装置装置を製造で
きる等、顕著な効果が得られるものである。
第１図〜第４図は本発明の一実施例になる半導体装置の
製造工程を順を追って示す断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型エピタキシャ
ルシリコン層、３・・・Ｐ中型アイソレーション拡散層
、４１．４２・・・Ｎ十型埋め込み領域、５・・・フィ
ールド絶縁膜、６・・・熱酸化膜、７・・・ ＣＶＤ−
８ｉＯ２膜パターン、８・・・Ｐ十型ベース領域、９・
・・Ｐ十型拡散抵抗領域。
製造工程を順を追って示す断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型エピタキシャ
ルシリコン層、３・・・Ｐ中型アイソレーション拡散層
、４１．４２・・・Ｎ十型埋め込み領域、５・・・フィ
ールド絶縁膜、６・・・熱酸化膜、７・・・ ＣＶＤ−
８ｉＯ２膜パターン、８・・・Ｐ十型ベース領域、９・
・・Ｐ十型拡散抵抗領域。
Claims (1)
- 第一導電型の半導体領域により相互に電気的に分離され
たバイポーラトランジスタ用第二導電型素子領域および
拡散抵抗用第二導電型素子領域を有する半導体層の表面
に、厚いフィールド絶縁膜を形成する工程と、該フィー
ルド酸化膜を選択的にエッチングすることにより、前記
バイポーラトランジスタ用第二導電型素子領域のベース
領域予定部および前記拡散抵抗用第二導電型素子領域の
拡散抵抗領域予定部上に開孔部を形成し、半導体層を露
出する工程と、該露出された両素子領域における半導体
層表面を覆う熱酸化膜を形成し、更に前記バイポーラト
ランジスタのベース領域予定部では該熱酸化膜に比較し
て充分なエッチング選択比を取り得る第二の緩衝膜を積
層する工程と、前記フィールド絶縁膜をブロッキングマ
スクとし、前記第二の緩衝膜および前記熱酸化膜を通し
て第一導電型不純物をイオン注入することにより、前記
バイポーラトランジスタ用第二導電型素子領域には不純
物の濃度ピークが前記熱酸化膜中に位置する第一導電型
ベース領域を形成すると同時に、前記拡散抵抗用第二導
電型素子領域には不純物の濃度ピークが該素子領域中に
位置する第一導電型拡散抵抗領域を形成する工程と、前
記第二の緩衝膜を選択的にエッチング除去した状態で前
記熱酸化膜にコンタクトホールを開孔する工程とを具備
したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216499A JPS6276672A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216499A JPS6276672A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276672A true JPS6276672A (ja) | 1987-04-08 |
Family
ID=16689385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60216499A Pending JPS6276672A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276672A (ja) |
-
1985
- 1985-09-30 JP JP60216499A patent/JPS6276672A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486942A (en) | Method of manufacturing semiconductor integrated circuit BI-MOS device | |
| US4509250A (en) | Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| EP0312048B1 (en) | Bipolar semiconductor device | |
| JPS6276672A (ja) | 半導体装置の製造方法 | |
| US4985367A (en) | Method of manufacturing a lateral transistor | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JP2614519B2 (ja) | Ｍｉｓ容量素子を組込んだ半導体集積回路の製造方法 | |
| JPH0366815B2 (ja) | ||
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS628939B2 (ja) | ||
| JP2000232111A (ja) | 半導体装置の製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP2527049B2 (ja) | 半導体装置の製造方法 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPS5914900B2 (ja) | 半導体装置の製造方法 | |
| JPS60229370A (ja) | 自己整合型半導体装置の製造方法 | |
| JPH03173439A (ja) | 半導体装置 | |
| JPH0550856B2 (ja) | ||
| JPH043432A (ja) | 半導体装置の製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH061813B2 (ja) | 半導体集積回路の製造方法 | |
| JPH061811B2 (ja) | 半導体集積回路の製造方法 |