JPS62141774A - Gtoサイリスタ - Google Patents

Gtoサイリスタ

Info

Publication number
JPS62141774A
JPS62141774A JP28371785A JP28371785A JPS62141774A JP S62141774 A JPS62141774 A JP S62141774A JP 28371785 A JP28371785 A JP 28371785A JP 28371785 A JP28371785 A JP 28371785A JP S62141774 A JPS62141774 A JP S62141774A
Authority
JP
Japan
Prior art keywords
region
gate
gate region
cathode
impurity density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28371785A
Other languages
English (en)
Inventor
Saburo Tagami
田上 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP28371785A priority Critical patent/JPS62141774A/ja
Publication of JPS62141774A publication Critical patent/JPS62141774A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • H01L29/102Cathode base regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は自己消弧機能を有し、ゲート信号によりオン、
オフ可能なGTOサイリスタに関する。
〔従来技術とその問題点〕
順次導電形の異なる4つの領域を有するGTOナイリス
タの要部は例えば第4図に示すような構造を持っている
。すなわち、アノード電極1を有するp形のアノード領
域2、n形のベース領域3、p形のゲート領域4、ゲー
ト領域4の一部に形成された同じ導電形の高濃度領域5
.n形の短冊形カソード領域6.カソード電極7.ゲー
ト電極8で構成されている。このようなGTOサイリス
タは、n形半導体結晶から成る基板のi方の表面よりp
形不純物を拡散してゲート領域4を形成し、他方の表面
よりゲート領域4の不純物表面濃度より更に濃度の高い
p形不純物を拡散してアノード領域2を形成し、ゲート
領域4とアノード領域2との間(二残る基板結晶(二よ
ってベース領域3を形成する。しかる後ゲート領域4の
表面より高濃度n形不純物を拡散してカソード領域6を
形成し、メサエッチングによりカソード領域6とゲート
領域4とを分離する。このエツチングにより露出したゲ
ート領域4の表面に、良好なオーミック接触を得るため
に高濃度p形不純物を拡散して高濃度領域5を形成し、
その後カソード領域6、高濃度領域5、およびアノード
領域2の表面に金属薄膜(二よってそれぞれカソード電
極7、ゲート電極8およびアノード電極lを形成するこ
とによってGTOチイリスタが得られる。
このGTOサイリスクの最大可制御電流IATOMAX
はゲートからの電流引き出し能力によって大きく支配さ
れ、この電流引き出し能力はゲート領域のシート抵抗ρ
3が小さいほど、またゲート・カソード間の逆降伏電圧
V。Kが大きいほど大きくなることはよく知られている
。しかし従来のGTOサイリスタにおいては前述のよう
にゲート領域を形成するのにカソード側表面からの拡散
を利用しているため、シート抵抗ρ8を小さくするため
には表面濃度を高める必要がある。しかしこのように表
面濃度を高めるとゲー十・カソード間の逆降伏電圧v(
lKが低下し、最大可制御電流IATOMAXを高める
上でシート抵抗ρ8と逆降伏電圧vGKとは二律背反の
関係にあり、ゲートの電流引き出し能力(=は限界があ
った。
また、カソード領域とゲート領域との分離をノチェツチ
ングで行う場合、エツチングによってゲート領域の低抵
抗層(高不純物層)が削り取られるため、エツチング深
さのばらつきによってシート抵抗ρ8も大きくばらつき
、その結果生じたサイリスタ素子内のアンバランスく二
よって最大可制御電流IATOMAXが低下するという
欠点があった。
さら櫨二、GTOサイリスタをターンオフさせる場合、
カソード憤城下のゲートに近い部分からオフ領域が広が
るため、ゲートから最も隔っている短冊形のカソード領
域の中心軸部C二電流が集中し、この部分が熱的破壊を
惹き起こす可能性があり、GTOナイリスタの最大可制
御電流” ATOMAXを向上させるうえで、短冊形の
カソード領域の中心軸部へのターンオフ時の電流集中破
壊も大きな障害の一つとなっていた。
〔発明の目的〕
本発明の目的は、上述のシート抵抗ρ8と逆降伏電圧v
GKとの間の二律背反の関係を解消し、ゲートの電流引
き出し能力を向上させるととも鴫二、短冊形のカソード
領域の中心軸部分へのターンオフ時の電流集中を緩和さ
せることC二より最大可制御電流を増大させることにあ
る。
〔発明の要点〕
本発明は、ゲート領域のカソード領域側にゲート領域の
不純物濃度の最大値より低くかつ同じ導電形の第2のゲ
ート領域を設けることによって。
オン電圧の増大を招くことなく逆降伏電圧vaKを高め
ると同時にシート抵抗ρ8を低下させ、かつカソード、
ゲート間分離のためのメサエッチング工程におけるエツ
チング深さのばらつきによるシート抵抗ρ8の変動ζな
くすことを可能(ニジたものである。さら(二本発明は
、短冊形カソード領域の中心軸近傍下のカソード領域(
二接する第2のゲート領域部分の不純物濃度を局部的(
二高めることにより、この第2のゲート領域の高不純物
部分ζ−おいてカソード領域から注入された電子の再結
合速度が増加して電流増幅率αNPNが低下するため、
この部分へのターンオフ時の電流集中を緩和し最大可制
御電流I ATOIJAX  を増大させることができ
る。
なお、第2のゲート領域の不純物濃度を局部的(=高め
ることに伴ない、この部分の逆降伏電圧vcIKが第2
のゲート領域の他の部分に比べて低くなるという問題が
生ずるが、ターンオフ時にゲート・カソード間接合(=
かかる電圧は、ゲート領域内に横方向の電位降下が生ず
るためにカソード領域の中心軸近傍が最も低くなる。従
って第2のゲート領域内の高不純物1度部分の不純物濃
度を適当に選ぶこと(二より、この部分の接合が他より
先に降伏することを避けることができる。また本発明の
他の実施態様によれば、この部分と対向するカソード領
域のn形不純物1度を低下させること口より降伏電圧の
低下を避けることができる。
〔発明の実施例〕
次(二本発明の実施例を歯面C二ついて説明する。
第1図、第2因は本発明の異なる実施例の構成211図
、第3図はそのカソード電極の平面図を示■7、第4図
と同等部分(二は同符号が付しである。
第1図において、1はアノード電極、2はp形のアノ・
−ド領域、3はn形のベース領域、4はp形のゲート領
域、5はゲート領域4の一部に形成した同じ導電形の高
濃度領域、6はn形の短冊形カソード領域、7はカソー
ド電極、8はゲート電極である。4人はカソード領域6
の下側に位置するゲート領域4(二形成されゲート領域
4の他の領域(以下第1ゲート領域4という)の不純物
濃度の最大値を下回る不純物濃度のp影領域(以下第2
ゲート領域という)、4Bは第2ゲート領域4人の中心
部に形成したp形の第2ゲート高濃度領域である。
このサイリスタは、第4図の従来のもので説明したと同
じようにしてアノード領域2.ベース領域3、ゲート領
域(第1ゲート領域)4を形成した後、カソード領域を
拡散によって形成する前に、第1ゲート領域4の表面に
これと同じ導電形を有しかつ第1ゲート領域4の不純物
濃度の最大値を下回るエピタキシャル層を堆積して第2
ゲート領域4Aを形成し5次いで後にカソード領域とな
る部分の中心軸部に選択的に高濃度のp形不純物を拡散
して第2ゲート高濃度領域4Bを形成し、さらにそれら
の表面より高濃度n形不純物を拡散してカソード領域6
を形成する。その後の工程は第4図と同様(二して、メ
サエッチングによりカソード領域6と第1ゲート領域4
とを分離し、このエツチングにより露出した第1ゲート
領域4の表面に、オーミック接触を得るため高濃度p形
不純゛物を拡散して高濃度領域5を形成し1次いで金属
薄膜によってカソード電極7.ゲート電極8およびアノ
ード電極1を形成することによってGTOサイリスタが
得られる。
第2因は第1[lに示す実施例の一部を変形したもので
、カソード領域6において第2ゲート高濃度領域4Bに
対向する部分にカソード低濃度領域6Aが形成されてい
る。これは、第1因のサイリを形成した後、その表面C
二適当なマスクを設けて高濃度n形不純物を拡散するこ
とによりカソード領域6およびカソード低濃度領域6A
を形成することによって得られる。
第3因は第1因または第2図(二示すサイリスタのカソ
ード電極を上から見たもので、短冊形カソード電極7の
中心軸部に破線で示すように第2ゲート高濃度領域4B
またはカソード低濃度領域6人が位置している。
〔発明の効果〕
本発明のGTOサイリスタにおいては、ゲート領域(第
1ゲート領域)の外側のカソード領域側にゲート領域の
不純物濃度の最大値より低い不純物濃度を有する第2ゲ
ート領域が設けられているため、ゲート逆電圧印加時の
ゲート・カソード間接合の電界強度が低下し、逆降伏電
圧V。Kを高めることができるとともに、逆降伏電圧v
GKを低下させることなく第1ゲート領域のシート抵抗
を減少させることかできる。さら(二手2ゲート領域の
カソード領域中心軸近傍に高濃度領域が設けられている
ため、ターンオフ時のこの部分への電流集中が緩和され
る。しかして以上の効果が複合されGTOナイリスクの
最大可制御電流I   を高ATOM入X めることができるものである。
【図面の簡単な説明】
第1図および第2図は本発明の異なる実施例の断面図、
第3図は第1図、第2図(二示すもののカソード電極の
平面図、第4因は従来のGTOサイリスタの断面図であ
る。 1・・・アノード電極、  2・・・アノード領域、3
・・・ベース領域、  4・・・第1ゲート領域、4A
・・・第2ゲート領域、413・・・ 第2ゲート高濃
度領域、  5・・・第1ゲート高濃度領域、6・・・
短冊形のカソード領域、   6A・・・ カソード低
濃度領域5 7・・・ カソード電極、  8・、・ゲ
ート電極。 r611B)代理人)l’r=鰐IJ 何’E ;、’
、、:具第1図 錦2図 第3図 莞4図

Claims (1)

    【特許請求の範囲】
  1. 1)順次導電形の異なるアノード領域、ベース領域、ゲ
    ート領域、および短冊形のカソード領域を備え、ゲート
    領域のカソード領域側にゲート領域の不純物濃度の最大
    値より低くかつ同じ導電形の第2のゲート領域を設け、
    更に短冊形のカソード領域の中心軸近傍下のカソード領
    域に接する第2のゲート領域部分の不純物濃度を高くし
    たことを特徴とするGTOサイリスタ。
JP28371785A 1985-12-16 1985-12-16 Gtoサイリスタ Pending JPS62141774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28371785A JPS62141774A (ja) 1985-12-16 1985-12-16 Gtoサイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28371785A JPS62141774A (ja) 1985-12-16 1985-12-16 Gtoサイリスタ

Publications (1)

Publication Number Publication Date
JPS62141774A true JPS62141774A (ja) 1987-06-25

Family

ID=17669173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28371785A Pending JPS62141774A (ja) 1985-12-16 1985-12-16 Gtoサイリスタ

Country Status (1)

Country Link
JP (1) JPS62141774A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005065A (en) * 1989-04-06 1991-04-02 General Electric Company High current gate turn-off thyristor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252967A (ja) * 1985-08-31 1987-03-07 Fuji Electric Co Ltd Gtoサイリスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252967A (ja) * 1985-08-31 1987-03-07 Fuji Electric Co Ltd Gtoサイリスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005065A (en) * 1989-04-06 1991-04-02 General Electric Company High current gate turn-off thyristor

Similar Documents

Publication Publication Date Title
US4495513A (en) Bipolar transistor controlled by field effect by means of an isolated gate
US5485030A (en) Dielectric element isolated semiconductor device and a method of manufacturing the same
US4829348A (en) Disconnectable power semiconductor component
JPH0467343B2 (ja)
US5346838A (en) Method for fabricating an insulated gate control thyristor
JPH0715011A (ja) 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法
JP2950025B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH08228001A (ja) 半導体装置及びその製造方法
JP2960506B2 (ja) ターンオフ形半導体素子
JPS58153368A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JPS62141774A (ja) Gtoサイリスタ
JP2692366B2 (ja) ゲートターンオフサイリスタおよびその製造方法
JPS5821866A (ja) 半導体装置
JPS5996766A (ja) ゲ−トタ−ンオフサイリスタ
JPS6252967A (ja) Gtoサイリスタ
JP2637173B2 (ja) 半導体装置
JPS59211272A (ja) 高耐圧半導体装置
JPS62147769A (ja) Gtoサイリスタ
KR100486350B1 (ko) 에미터스위치사이리스터및이의제조방법
JP2570770B2 (ja) バイポーラ・トランジスタ
JP2521745Y2 (ja) フォトサイリスタ
JPH07114280B2 (ja) 半導体装置
JPS60955B2 (ja) 静電誘導サイリスタおよびその製造方法
JPS627162A (ja) 逆導通ゲ−トタ−ンオフサイリスタ
JPS6362909B2 (ja)