JPS5996766A - ゲ−トタ−ンオフサイリスタ - Google Patents

ゲ−トタ−ンオフサイリスタ

Info

Publication number
JPS5996766A
JPS5996766A JP20651982A JP20651982A JPS5996766A JP S5996766 A JPS5996766 A JP S5996766A JP 20651982 A JP20651982 A JP 20651982A JP 20651982 A JP20651982 A JP 20651982A JP S5996766 A JPS5996766 A JP S5996766A
Authority
JP
Japan
Prior art keywords
region
cathode
junction
emitter
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20651982A
Other languages
English (en)
Other versions
JPH0624243B2 (ja
Inventor
Yasuyuki Sato
佐藤 安行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Corporate Research and Development Ltd
Priority to JP57206519A priority Critical patent/JPH0624243B2/ja
Publication of JPS5996766A publication Critical patent/JPS5996766A/ja
Publication of JPH0624243B2 publication Critical patent/JPH0624243B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839Cathode regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はゲートターンオフ機能を有する半導体装置、
所謂ゲートターンオアサイリスタ(以下GTOと称す)
に関し、特にその可制御電流を向上させるための構造に
関する。
一般に、GTOは第1図に断面図で示すように。
カソード領域とゲート領域が交互に配置された複数個の
分割領域から成る。通常、この構造は次のように構成さ
れる。nベース領域となるn型シリコンlの両面にポロ
ン、アルミニウム及びカリウムのうち1または2種類の
不純物を拡散してアノード領域2とPベース領域3を形
成する。次にPペース領域3となるP型層に燐などを拡
散して高濃度のn型層を形成し、そのあと、選択的蝕刻
により複数個のn型層から成るカソード領域4に分離す
る。しかる後に、アノード領域2.Pペース領域3及び
カソード領域4上に金属電極を形成し。
それぞれアノード電極5.ゲート電極6及びカソード電
極7とする。
しかしながら、上記のように形成されたGTOにおいて
は次のような問題があって、可制御電流を高める上で問
題があった。即ち、可制御電流は。
Pベース領域3とカソード領域4の間の接合J3の逆阻
止能力(以下逆耐圧と言う)の大いさに比例して向上す
るが、従来のGTOではJ3接合の逆耐圧が比較的小さ
く、シたがって可制御電流も、J\さくとどまっていた
。これは可制御電流lこ影響する他の因子、即ちカソー
ド領域直下のPベース領域の幅の選択の問題に起因する
。即ち、可制御電流はJ3接合の逆耐圧が高い程以外に
Pペース領域のシー′ト抵抗が小さい程、またPベース
領域の幅が大きい程大きくなる。一方、可制御電流とそ
れをターンオフするのに必要なゲート電流の比、所謂タ
ーンオフ利得は1反対にPベース領域のシート抵抗が大
きく、幅が小さい程大きくなる。
以上より、可制御電流の大いさとゲートターンオフ利得
間の協調を♂条ため(こ、Pベースシート抵抗とPペー
ス幅とには制限が加わることがわかるが、その結果とし
て、一般にGTOでは、Pベースシート抵抗は通常のサ
イリスタに比較して小さく設定される。このことは、J
3接合がPベース領域の不純物濃度の比較的高いところ
に形成されることを意味し、したがってよく知られた不
純物量とブレークダウン電圧の関係から容易に想起でき
るように、J3接合の逆耐圧は低くなる。また。
不純物濃度の高い領域に形成された接合では、逆耐圧が
低い反面空乏層も狭いから、電界強度は高く、運転中に
劣化を起こ、す惧れもある。
この発明は、上記の欠点を除去して逆耐圧が実質的によ
り高いJ3接合の形成することにより、可制御電流を改
善したGTOを提供することを目的とする。
本発明では、カソード領域が蝕刻領域に接する縁部分に
おいて中心部よりも深くなるように形成することにより
、換言すれば、中心部分よりも縁部で不純物濃度の低い
領域にJ3接合を形成するこさにより、J3接合の実効
的耐圧を上げ、もって可制御電流を改善する。
以下に1本発明の実施例を図面を参照して説明する。第
2図は本発明の一実施例を示す断面図で。
アノード領域(第1エミツタ)2、nベース領域(第1
ベース)1及びPベース領域(第2ペース)3は第1図
と同様に形成される。しかし、このものはそのあとの高
濃度n型層の拡散に先立ち、Pペース領域の一部が選択
的1こ蝕刻され凹部18が形成される。そのあと高濃度
のn型層が形成され、それを凌駕する深さの選択蝕刻を
行いカソード領域(゛第2エミッタ)14を分離形成す
る。この図でカソード領域縁部で深いカソード領域部分
14aが形成されていることが第1図と異なる。このあ
と金属電極5’、6.7  を形成する。カソード領域
縁部14aでの接合J3は、Pベース領域のP型不純物
濃度の低い領域に形成されるから、中心部分よりも逆耐
圧が高い。
第3図は他の実施例を示す断面図で、アノード領域2、
nペース領域1及びPペース領域3′を形成した後、相
異なる深さのn型拡散層28.29を形成し、深い拡散
層の領域29にかかる部分を選択蝕刻してカソード領域
2人を形成する。この場合。
相異なる深さのn型按散層28.29を形成する方法と
しては、拡散速度の異なる2極類の不純物1例えば燐と
アンチモンの選択拡散による方法とか。
1種類の不純物、例えば燐の拡散時間を変える方法など
がある。この図で゛、カソード領域縁部24aが中心部
分よりも深く形成されていることが第1図の例と異なる
。この実施例の場合も、J3接合iP型不純物濃度の低
い領域に形成されるから逆耐圧が高くなり、さらに深い
n型拡散層29の表面濃度を低くして拡散不純物分布を
J3接合近傍でより小さい勾配となるように形成すれば
、この部分での逆耐圧の向上は一層顕著になる。
この発明によれば、拉2ペースと第2エミッタ間の接合
J3を第2エミツタ領域の縁部で不純物濃度の低い領域
に形成するようにして、当該領域での逆耐圧を向上させ
た。GTOをターンオフさせる時、ゲート電極と第2エ
ミッタ電極間に逆電圧を印加すると、まず第2エミツタ
領域の縁部のキャリアが引き出されて逆バイアス状態に
なり、その後順次逆バイアス領域が第2エミツタ領域の
中心に向かう。その除第2エミッタ領域の縁部程逆バイ
アスの度合は高いから、この領域の逆耐圧が高いという
ことは、可制御電流の増加に大きな効果がある。反面第
2エミッタ領域中心部では、比絞的遅くまで電子の注入
が行われ導通状態にあるが、これを早く終えんさせるた
めには中心部近−傍でのPベースシート抵抗は成程度大
きくなければならない。換言すれば、J3接合はP型不
純物濃度が比較的高い第2ベース領域と境を接して形成
されていなければならない。本発明による構造では、第
2エミッタ領域縁部14a + 24aを除く領域での
不純物濃度は大きいから、その必要は十分溝たされる。
また、第2エミッタ縁部のJ3接合は、不純物濃度がよ
り低い領域に形成されているから、与えられた逆電圧に
対してより広い空乏層領域が形成される結果、電界強度
は低減され、それだけ劣化の惧れも小さくなる。殊に第
2エミッタ領域分離のための蝕刻は、低えば(111)
  面のシリコンを用いる場合には、一般に垂直には行
われず数度乃至数10度の角度を持つので、所謂角度の
大きなネガティブベベルとなり、電界強度がより高まる
傾向がある。本発明構成によればその影響も減じられる
他方、ターンオンさせる場合の挙動を考えると、本発明
によるGTOでは第2エミッタ領域縁部でのJ3接合を
Pベース不純物濃度の低い領域に形成し、また第2ペー
ス幅も小さいから、第2エミツタ・第2ペース・第1ベ
ースから成るトランジスタの注入効率と輸送率いずれも
大きく、したがって電流利得所謂α2が大きい。このこ
とは、ターンオン時にはターンオンし易いという効果が
あることを示している。
以上の実施例では、逆阻止能力を有する所謂逆阻止3端
子形のGTOについて記述したが1本発明は、ターンオ
フ時間、オン電圧及びオフ電圧特性の関係を改善するた
めにしばしば行われるアノード領域とnベース領域の間
にnペース領域よりも高濃度のn型領域を挿入した形の
所謂Pnipn構造のGTOζこ適用できることは勿論
である。
【図面の簡単な説明】
第1図は従来のGTOの一例を示す断面図、第2図およ
び第3図はそれぞれ本発明の異なる実施例を示す断面図
である。 1はnベース領域、2はアノード領域、3ハPペニス領
域、14.24 はカソード領域、14a、24aはカ
ソード領域部分、5はアノード電極、6はゲート電極、
7はカソード電極である。

Claims (1)

  1. 【特許請求の範囲】 1)第1エミツタ、第1ベース、第2ベース及び第2エ
    ミツタを含む少くとも4つの半導体領域か□□□□□□ ら成り、第1エミツタ及び第2エミツタの主表面には主
    電極が形成され、第2エミツタの主表面から第1エミツ
    タ領域の深さを凌駕して第2ベース領域にくい込む選択
    的蝕刻領域が形成され、該蝕刻領域に制御電極が配置さ
    れているものにおいて、第2エミツタ領域の深さが蝕刻
    領域に接する縁部分では、接しない中心部分よりも大き
    くなっていることを特徴とするゲートターンオフサイリ
    スタ。
JP57206519A 1982-11-25 1982-11-25 ゲートターンオフサイリスタ Expired - Lifetime JPH0624243B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57206519A JPH0624243B2 (ja) 1982-11-25 1982-11-25 ゲートターンオフサイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57206519A JPH0624243B2 (ja) 1982-11-25 1982-11-25 ゲートターンオフサイリスタ

Publications (2)

Publication Number Publication Date
JPS5996766A true JPS5996766A (ja) 1984-06-04
JPH0624243B2 JPH0624243B2 (ja) 1994-03-30

Family

ID=16524705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57206519A Expired - Lifetime JPH0624243B2 (ja) 1982-11-25 1982-11-25 ゲートターンオフサイリスタ

Country Status (1)

Country Link
JP (1) JPH0624243B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843868A (ja) * 1971-10-06 1973-06-25
JPS574108A (en) * 1980-06-10 1982-01-09 Toshiba Corp Assembling of sound-proof transformer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843868A (ja) * 1971-10-06 1973-06-25
JPS574108A (en) * 1980-06-10 1982-01-09 Toshiba Corp Assembling of sound-proof transformer

Also Published As

Publication number Publication date
JPH0624243B2 (ja) 1994-03-30

Similar Documents

Publication Publication Date Title
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPS6046551B2 (ja) 半導体スイツチング素子およびその製法
JP2950025B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US4236169A (en) Thyristor device
JPH04312977A (ja) 半導体装置
JPH0620141B2 (ja) 導電変調型mosfet
JP2513640B2 (ja) 導電変調型mosfet
JP3657938B2 (ja) 半導体装置
JPS5996766A (ja) ゲ−トタ−ンオフサイリスタ
JP3260561B2 (ja) 絶縁ゲート型半導体装置
US3894891A (en) Method for making a space charge limited transistor having recessed dielectric isolation
US4586070A (en) Thyristor with abrupt anode emitter junction
JPS6013311B2 (ja) 半導体制御整流装置
JPS639386B2 (ja)
JP2603083B2 (ja) 高耐圧半導体素子
JPS62141774A (ja) Gtoサイリスタ
JP2003078139A (ja) 電力用半導体装置
JPS63205957A (ja) 静電誘導サイリスタ
JPH0136711B2 (ja)
JPS5924546B2 (ja) 電界効果型半導体スイツチング素子
JP2637173B2 (ja) 半導体装置
JPH10294450A (ja) ゲートターンオフサイリスタ及びその製造方法
JPH0551186B2 (ja)
KR100486350B1 (ko) 에미터스위치사이리스터및이의제조방법
JPS61263162A (ja) ゲ−トタ−ンオフサイリスタ