JPS59211272A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPS59211272A JPS59211272A JP8615283A JP8615283A JPS59211272A JP S59211272 A JPS59211272 A JP S59211272A JP 8615283 A JP8615283 A JP 8615283A JP 8615283 A JP8615283 A JP 8615283A JP S59211272 A JPS59211272 A JP S59211272A
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- base
- emitter
- plate electrode
- contacted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 235000006732 Torreya nucifera Nutrition 0.000 description 2
- 244000111306 Torreya nucifera Species 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する技術分野
本発明は高耐圧が要求さイ′シる半導体装置に係り、特
にそのフィールドプレートの形状に関する。
にそのフィールドプレートの形状に関する。
（２）従来技術の説明
従来、この梅の半導体装置はトランジスタを例にとれば
エミッタ拡散領域に接触するフィールドプレート電極と
ベース拡散領域に接触するフィールドプレート電極との
間隔については特に考慮されておらずこの間隔は比較的
広く設計されていた。この為、酸化膜を介してベース拡
散領域を覆うフィールドプレート電極の効果が減少しト
ランジスタの耐圧が低下するという欠点があった。
エミッタ拡散領域に接触するフィールドプレート電極と
ベース拡散領域に接触するフィールドプレート電極との
間隔については特に考慮されておらずこの間隔は比較的
広く設計されていた。この為、酸化膜を介してベース拡
散領域を覆うフィールドプレート電極の効果が減少しト
ランジスタの耐圧が低下するという欠点があった。
（３）発明の目的
本発明はエミッタ拡散領域に接触するフィールドプレー
ト電極とベース拡散領域に接触するフィールドプレート
電極との間隔を１０μｍ以下にすることにより上記欠点
を解決し、耐圧の向上した半導体装置を提供することに
ある。
ト電極とベース拡散領域に接触するフィールドプレート
電極との間隔を１０μｍ以下にすることにより上記欠点
を解決し、耐圧の向上した半導体装置を提供することに
ある。
（４）発明の構成
本発明の特徴は、ブレーナプロセスによるバーチカル型
トランジスタまたはバーチカル構造を含むサイリスタに
おいて、エミッタ拡散領域に接触するフィールドプレー
ト電極とベース拡散領域に接触するフィールドプレート
電極との間隔が１０μｍ以下である半導体装置にある。
トランジスタまたはバーチカル構造を含むサイリスタに
おいて、エミッタ拡散領域に接触するフィールドプレー
ト電極とベース拡散領域に接触するフィールドプレート
電極との間隔が１０μｍ以下である半導体装置にある。
（５）実施例
次に本発明の実施例について図面を参照して説明する。
第１図を参照すると本発明の第１の実施例はｎ形シリコ
ン単結晶基板１５を用いてブレーナプロセスによって形
成されたバーチカル型ＮＰＮ トランジスタにおいてエ
ミッタ拡散領域１７に接触するフィールドプレート電極
（以下エミッタフィールドプレートと略す）１１とベー
ス拡散領域１６に接触するフィールドプレート電極（以
下ベースフィールドプレートと略す）１３との間隔１２
を１０μｍ以下に設定する。
ン単結晶基板１５を用いてブレーナプロセスによって形
成されたバーチカル型ＮＰＮ トランジスタにおいてエ
ミッタ拡散領域１７に接触するフィールドプレート電極
（以下エミッタフィールドプレートと略す）１１とベー
ス拡散領域１６に接触するフィールドプレート電極（以
下ベースフィールドプレートと略す）１３との間隔１２
を１０μｍ以下に設定する。
次に、間隔１２を１０μｍ以下に設定することによって
得られる効果について説明する。第１図に示すＮＰＮト
ランジスタにおいてコレクタ電極ｌＯに正電圧、エミッ
タまたはベースフィールドプレートに負電圧を印加した
場合に。
得られる効果について説明する。第１図に示すＮＰＮト
ランジスタにおいてコレクタ電極ｌＯに正電圧、エミッ
タまたはベースフィールドプレートに負電圧を印加した
場合に。
第１図に示すように空間電荷層１９が生じる。
エミッタおよびベースフィールドプレートは、より空間
電荷層内の電界集中を緩和し、耐圧を上昇させている。
電荷層内の電界集中を緩和し、耐圧を上昇させている。
ところが、フィールドプレートの間隔１２を広くとると
第２図に示すＡ、 Ｂの箇所では空間電荷層が広がら
ず、この箇所で耐圧の降伏が起こる。
第２図に示すＡ、 Ｂの箇所では空間電荷層が広がら
ず、この箇所で耐圧の降伏が起こる。
第４図にフィールドプレート間隔と耐圧の関係を示す。
第４図からフィールドプレート間隔１２を１０μｍ以下
にすれば、エミッタフィールドプレートとベースフィー
ルドプレートの間隙がない場合に等しい耐圧まで耐圧を
向上させることができる。
にすれば、エミッタフィールドプレートとベースフィー
ルドプレートの間隙がない場合に等しい耐圧まで耐圧を
向上させることができる。
次に本発明の第２の実施例を第３図に示す。
第２の実施例は上記の方法をブレーナプロセスによるサ
イリスタ素子に適用したものである。
イリスタ素子に適用したものである。
この場合、エミッタフィールドプレートはカソードフィ
ールドブレー）３１に、ベースフィールドプレートはＰ
ゲートフィールドブレ：ト３３に対応する。アノード電
極３０に正電圧、カソードフィールドプレート３１また
はＰゲートフィールドプレート３３に負電圧を印加した
場合に、ベース拡散領域周辺に空間電荷層が生じるが、
上記のＮＰＮトランジスタの場合と同様の効果がカソー
ドおよびＰゲートフィールドプレート３１．３３によっ
て生じ、サイリスクの順方向耐圧が向上する。
ールドブレー）３１に、ベースフィールドプレートはＰ
ゲートフィールドブレ：ト３３に対応する。アノード電
極３０に正電圧、カソードフィールドプレート３１また
はＰゲートフィールドプレート３３に負電圧を印加した
場合に、ベース拡散領域周辺に空間電荷層が生じるが、
上記のＮＰＮトランジスタの場合と同様の効果がカソー
ドおよびＰゲートフィールドプレート３１．３３によっ
て生じ、サイリスクの順方向耐圧が向上する。
（６）発明の効果
本発明は以上説明したように、エミッタフィールドプレ
ートとベースフィールドプレートの間隔を１０μｍ以下
にすることにより半導体装置の耐圧を向上させる効果が
ある。
ートとベースフィールドプレートの間隔を１０μｍ以下
にすることにより半導体装置の耐圧を向上させる効果が
ある。
第１図は本発明の一実施例の断面図、第２図はその平面
図、第３図は本発明の他の実施例の平面図を示したもの
である。第４図はフィールドプレート間隔と耐圧との関
係を示す図である。 なお図において、１０・・・・・・コレクタ電極、１１
・・・・・・エミッタフィールドプレート、１３・・・
・・・ベースフィールドプレート、１４・・・・・・酸
化膜％ １７゜３７・・・・・・エミッタ拡散領域、
１６．３６・・・・・・ベース拡散領域、１５．３５・
・・・・・シリコン単結晶基板。 １９・・・・・・空間電荷層、３０・・・・・・アノー
ド電極。 ３１・・・・・・カソードフィールドプレート、３３・
・・・・・Ｐゲートフィールドプレート、３８・・曲ア
ノード拡散領域、１２・・−・・・エミッタフィールド
プレートとカソードフィールドプレートの間隔、１８・
・曲コレクタ拡散領域、である。 半１図 ５ 茅２宿 黛δ圀 ５４−ルトー７°Ｌ−ト乳１１偶Ｆｌ （７−プｔ）
茅４−制
図、第３図は本発明の他の実施例の平面図を示したもの
である。第４図はフィールドプレート間隔と耐圧との関
係を示す図である。 なお図において、１０・・・・・・コレクタ電極、１１
・・・・・・エミッタフィールドプレート、１３・・・
・・・ベースフィールドプレート、１４・・・・・・酸
化膜％ １７゜３７・・・・・・エミッタ拡散領域、
１６．３６・・・・・・ベース拡散領域、１５．３５・
・・・・・シリコン単結晶基板。 １９・・・・・・空間電荷層、３０・・・・・・アノー
ド電極。 ３１・・・・・・カソードフィールドプレート、３３・
・・・・・Ｐゲートフィールドプレート、３８・・曲ア
ノード拡散領域、１２・・−・・・エミッタフィールド
プレートとカソードフィールドプレートの間隔、１８・
・曲コレクタ拡散領域、である。 半１図 ５ 茅２宿 黛δ圀 ５４−ルトー７°Ｌ−ト乳１１偶Ｆｌ （７−プｔ）
茅４−制
Claims (1)
- ブレーナプロセスによるバーチカル型トランジスタまた
はバーチカル構造を含むサイリスタにおいて、エミッタ
拡散領域に接触するフィールドプレート電極とベース拡
散領域に接触するフィールドプレート電極との間隔が１
０μｍ以下であることを特徴とする高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8615283A JPS59211272A (ja) | 1983-05-17 | 1983-05-17 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8615283A JPS59211272A (ja) | 1983-05-17 | 1983-05-17 | 高耐圧半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59211272A true JPS59211272A (ja) | 1984-11-30 |
Family
ID=13878763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8615283A Pending JPS59211272A (ja) | 1983-05-17 | 1983-05-17 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211272A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789798A (en) * | 1995-06-02 | 1998-08-04 | Nec Corporation | Low noise propagation semiconductor device |
| CN103681808A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 含场板结构的横向双极型晶体管 |
-
1983
- 1983-05-17 JP JP8615283A patent/JPS59211272A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789798A (en) * | 1995-06-02 | 1998-08-04 | Nec Corporation | Low noise propagation semiconductor device |
| CN103681808A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 含场板结构的横向双极型晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| JPS643347B2 (ja) | ||
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS59211272A (ja) | 高耐圧半導体装置 | |
| JPS6373670A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS60102770A (ja) | 半導体装置 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPS6258678A (ja) | トランジスタ | |
| JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
| JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JP2518373B2 (ja) | バイポ―ラトランジスタ | |
| JP2521745Y2 (ja) | フォトサイリスタ | |
| JPS6252967A (ja) | Ｇｔｏサイリスタ | |
| JPS62141774A (ja) | Ｇｔｏサイリスタ | |
| JPS59210666A (ja) | 半導体装置 | |
| JP2501929B2 (ja) | 静電誘導半導体装置 | |
| JPH06244408A (ja) | 双方向型半導体装置の製造方法 | |
| JPH0277173A (ja) | トランジスタ | |
| JPH03120830A (ja) | 半導体装置 | |
| JPH05235011A (ja) | 半導体装置 | |
| JPH05326930A (ja) | ゲートターンオフサイリスタ | |
| JPH0243740A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH0220069A (ja) | ゲートターンオフサイリスタ | |
| JPS60176228A (ja) | 半導体装置の製造方法 | |
| JPH0418692B2 (ja) |