JPH06244408A - 双方向型半導体装置の製造方法 - Google Patents
双方向型半導体装置の製造方法Info
- Publication number
- JPH06244408A JPH06244408A JP2457693A JP2457693A JPH06244408A JP H06244408 A JPH06244408 A JP H06244408A JP 2457693 A JP2457693 A JP 2457693A JP 2457693 A JP2457693 A JP 2457693A JP H06244408 A JPH06244408 A JP H06244408A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- thickness
- recesses
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】直径が大きくて厚いウエーハを用いて両面拡散
により製造する双方向型半導体装置の中央に残る高抵抗
率層の厚さを薄くし、サージ電流耐量を向上させる。 【構成】第一導電形のウエーハの両面に凹部を形成し、
その凹部を含む領域に不純物を拡散して第二導電形の領
域を形成すれば、中央に残る高抵抗率層の厚さが薄くな
り、サージ電流耐量が向上する。そして、凹部の平面形
状、深さを同一にし、両面の対向する位置に形成すれ
ば、ウエーハが反ることもない。
により製造する双方向型半導体装置の中央に残る高抵抗
率層の厚さを薄くし、サージ電流耐量を向上させる。 【構成】第一導電形のウエーハの両面に凹部を形成し、
その凹部を含む領域に不純物を拡散して第二導電形の領
域を形成すれば、中央に残る高抵抗率層の厚さが薄くな
り、サージ電流耐量が向上する。そして、凹部の平面形
状、深さを同一にし、両面の対向する位置に形成すれ
ば、ウエーハが反ることもない。
Description
【０００１】
【産業上の利用分野】本発明は、例えば双方向２端子サ
イリスタのように双方向対称特性を有する縦方向導電型
の双方向型半導体装置の製造方法に関する。
イリスタのように双方向対称特性を有する縦方向導電型
の双方向型半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置に用いるシリコンウエーハ
は、技術の進歩に従って大口径化しているが、ウエーハ
自体の加工を可能にし、また半導体装置への加工時の取
扱いを容易にするために、その厚さが大口径化と共に厚
くなっている。一方、半導体基板の一主面上の電極と他
主面上の電極との間に電流を流す縦型半導体装置では、
ウエーハ本来の材質が不純物が導入されないで残る高抵
抗率層の厚さが装置の性能に大きく影響する。ウエーハ
の大口径化と共に残存する高抵抗率層の厚さは厚くなる
ことにより、次の問題が生ずる。
は、技術の進歩に従って大口径化しているが、ウエーハ
自体の加工を可能にし、また半導体装置への加工時の取
扱いを容易にするために、その厚さが大口径化と共に厚
くなっている。一方、半導体基板の一主面上の電極と他
主面上の電極との間に電流を流す縦型半導体装置では、
ウエーハ本来の材質が不純物が導入されないで残る高抵
抗率層の厚さが装置の性能に大きく影響する。ウエーハ
の大口径化と共に残存する高抵抗率層の厚さは厚くなる
ことにより、次の問題が生ずる。
【０００３】(1) 例えばオン抵抗が増大するなど半導体
装置の特性が劣化する。 (2) 厚さの増す分を面積でカバーしようとすると半導体
基板の寸法が大きくなる。 電流が一主面上の電極から他主面上の電極への一方向に
のみ流れる一方向型の縦型半導体装置、例えば図２に示
すようなトランジスタでは、ｎ- 層11とｎ+ 層12とから
なるウエーハを用い、ｎ- 層11の表面からの不純物拡散
でｐ+ ベース層13、さらにその表面層にｎ+ エミッタ層
14を形成し、エミッタ電極15、ベース電極16およびｎ+
層11に接触するコレクタ電極17を設ける。このようなト
ランジスタ製造に用いるウエーハとしてはｎ+ 層がサブ
ストレートであるエピタキシャルウエーハあるいは拡散
層である拡散ウエーハを用いる。これにより、ｎ- 層12
の厚さを必要最小限の厚さにすることができる。
装置の特性が劣化する。 (2) 厚さの増す分を面積でカバーしようとすると半導体
基板の寸法が大きくなる。 電流が一主面上の電極から他主面上の電極への一方向に
のみ流れる一方向型の縦型半導体装置、例えば図２に示
すようなトランジスタでは、ｎ- 層11とｎ+ 層12とから
なるウエーハを用い、ｎ- 層11の表面からの不純物拡散
でｐ+ ベース層13、さらにその表面層にｎ+ エミッタ層
14を形成し、エミッタ電極15、ベース電極16およびｎ+
層11に接触するコレクタ電極17を設ける。このようなト
ランジスタ製造に用いるウエーハとしてはｎ+ 層がサブ
ストレートであるエピタキシャルウエーハあるいは拡散
層である拡散ウエーハを用いる。これにより、ｎ- 層12
の厚さを必要最小限の厚さにすることができる。
【０００４】
【発明が解決しようとする課題】しかし、一主面上の電
極から他主面上への電流を流し、また他主面上の電極か
ら一主面上への電極へも電流を流す双方向型の半導体装
置では、裏面側に低抵抗率層を有するウエーハを用いる
ことができない。例えば、図３に示す双方向サイリスタ
はｎ- 基板１の両面からｐ+ 層２が拡散で形成され、さ
らにその表面層にｎ+ 層３が拡散によって形成されてお
り、両面にｐ+ 層２とｎ+ 層３に共通に接触する金属電
極４が設けられる対称型構造を有する。この双方向サイ
リスタの製造に直径100mm のシリコンウエーハを用いる
とすると、その厚さは上述の理由で250 μｍ程度を必要
とする。ｐ+ 層２の厚さは25μｍ程度であるため中間に
残るｎ- 層１の厚さは200 μｍとなる。阻止電圧100 Ｖ
の半導体装置では、必要とする高抵抗率層の厚さは10μ
ｍ程度であり、190μｍの余分な層を持つため、特にサ
ージ電流耐量の大幅な低下をもたらす問題がある。ｐ+
層２の厚さを厚くすればｎ- 層１は薄くなるが、スイッ
チング特性が低下すること、拡散時間が長時間になる問
題がある。
極から他主面上への電流を流し、また他主面上の電極か
ら一主面上への電極へも電流を流す双方向型の半導体装
置では、裏面側に低抵抗率層を有するウエーハを用いる
ことができない。例えば、図３に示す双方向サイリスタ
はｎ- 基板１の両面からｐ+ 層２が拡散で形成され、さ
らにその表面層にｎ+ 層３が拡散によって形成されてお
り、両面にｐ+ 層２とｎ+ 層３に共通に接触する金属電
極４が設けられる対称型構造を有する。この双方向サイ
リスタの製造に直径100mm のシリコンウエーハを用いる
とすると、その厚さは上述の理由で250 μｍ程度を必要
とする。ｐ+ 層２の厚さは25μｍ程度であるため中間に
残るｎ- 層１の厚さは200 μｍとなる。阻止電圧100 Ｖ
の半導体装置では、必要とする高抵抗率層の厚さは10μ
ｍ程度であり、190μｍの余分な層を持つため、特にサ
ージ電流耐量の大幅な低下をもたらす問題がある。ｐ+
層２の厚さを厚くすればｎ- 層１は薄くなるが、スイッ
チング特性が低下すること、拡散時間が長時間になる問
題がある。
【０００５】本発明の目的は、これらの問題を解決し、
厚いシリコンウエーハを用いて製造した場合にも高抵抗
率層の厚さを薄くでき、サージ電流耐量が向上した双方
向型半導体装置を製造する方法を提供することにある。
厚いシリコンウエーハを用いて製造した場合にも高抵抗
率層の厚さを薄くでき、サージ電流耐量が向上した双方
向型半導体装置を製造する方法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、板状半導体素体の両主面に設けられた
電極間に双方向に主電流を流すために中間の第一導電形
の高抵抗率層をはさんで両主面側に少なくとも第二導電
形の低抵抗率領域をそれぞれ有する双方向型半導体装置
の製造方法において、第一導電形の高抵抗率半導体基板
の両主面から凹部を形成する工程と、その凹部を含む主
面領域からそれぞれ不純物を拡散して第二導電形の領域
を形成する工程とを有するものとする。そして、両主面
から形成される凹部の平面形状および深さを同一にする
こと、さらに両凹部を対向する位置に設けることが有効
である。また、凹部を１枚の半導体基板に複数形成する
場合に基板の外周にかかる凹部を形成しないことが有効
である。
めに、本発明は、板状半導体素体の両主面に設けられた
電極間に双方向に主電流を流すために中間の第一導電形
の高抵抗率層をはさんで両主面側に少なくとも第二導電
形の低抵抗率領域をそれぞれ有する双方向型半導体装置
の製造方法において、第一導電形の高抵抗率半導体基板
の両主面から凹部を形成する工程と、その凹部を含む主
面領域からそれぞれ不純物を拡散して第二導電形の領域
を形成する工程とを有するものとする。そして、両主面
から形成される凹部の平面形状および深さを同一にする
こと、さらに両凹部を対向する位置に設けることが有効
である。また、凹部を１枚の半導体基板に複数形成する
場合に基板の外周にかかる凹部を形成しないことが有効
である。
【０００７】
【作用】半導体基板の両主面から凹部を形成したのち両
主面から不純物を拡散することにより、中間に残る高抵
抗率層の厚さが薄くなる。凹部を形成することにより半
導体基板の反りが発生するおそれがあるが、両面の凹部
の平面形状および深さを同一にすることにより、さらに
それらに対する位置に設けることにより反りの発生が防
止される。また１枚の半導体基板から複数の半導体素体
を得るために複数の凹部を形成する場合、凹部が外周に
かかると周辺が不規則な形状となり、基板取扱いの際に
亀裂が発生するおそれがあるが、外周にかかる凹部を形
成しないことにより、この不具合が避けられる。
主面から不純物を拡散することにより、中間に残る高抵
抗率層の厚さが薄くなる。凹部を形成することにより半
導体基板の反りが発生するおそれがあるが、両面の凹部
の平面形状および深さを同一にすることにより、さらに
それらに対する位置に設けることにより反りの発生が防
止される。また１枚の半導体基板から複数の半導体素体
を得るために複数の凹部を形成する場合、凹部が外周に
かかると周辺が不規則な形状となり、基板取扱いの際に
亀裂が発生するおそれがあるが、外周にかかる凹部を形
成しないことにより、この不具合が避けられる。
【０００８】
【実施例】図１は本発明の一実施例によって製造された
双方向サイリスタで図３と共通の部分には同一の符号が
付されている。この双方向サイリスタを製造するには、
従来と同様厚さ250 μｍで直径100mmのｎ- シリコンウ
エーハを用いたが、ｐ+ 層２の形成前に両面からの選択
エッチングにより、図４に示すような同一寸法の正方形
の凹部５を互いに対向するようにそれぞれ20μｍの深さ
に形成した。このように同一平面形状で同一深さの凹部
５を対向して形成することにより、ウエーハに反りが発
生しなかった。また、この際、図５の平面図の線６より
下半分に示すように、凹部５をウエーハの外周７にかか
らないようにエッチングした。図の線７より上半分に示
すように凹部５がウエーハ外周７にかかると、ウエーハ
の外周に厚さ方向の凹凸が生じ、ウエーハ取扱いの際に
亀裂発生等の障害が発生するが、下半分のようにするこ
とによりそのような問題がなくなった。
双方向サイリスタで図３と共通の部分には同一の符号が
付されている。この双方向サイリスタを製造するには、
従来と同様厚さ250 μｍで直径100mmのｎ- シリコンウ
エーハを用いたが、ｐ+ 層２の形成前に両面からの選択
エッチングにより、図４に示すような同一寸法の正方形
の凹部５を互いに対向するようにそれぞれ20μｍの深さ
に形成した。このように同一平面形状で同一深さの凹部
５を対向して形成することにより、ウエーハに反りが発
生しなかった。また、この際、図５の平面図の線６より
下半分に示すように、凹部５をウエーハの外周７にかか
らないようにエッチングした。図の線７より上半分に示
すように凹部５がウエーハ外周７にかかると、ウエーハ
の外周に厚さ方向の凹凸が生じ、ウエーハ取扱いの際に
亀裂発生等の障害が発生するが、下半分のようにするこ
とによりそのような問題がなくなった。
【０００９】このあと、両面からの不純物拡散で深さ25
μｍのｐ+ 層２を形成すると、中間に残ったｎ- 層の厚
さは160 μｍとなり、余分なｎ- 層厚さは150 μｍに減
少した。さらに、互いに対向しない位置にｎ+ 層３を形
成し両電極４を設けることは従来と同様の工程ででき
る。この結果、サージ電流耐量は図３の従来構造の場合
の３倍に向上し、また、同一サージ電流耐量とするダイ
寸法は従来の40％にできた。
μｍのｐ+ 層２を形成すると、中間に残ったｎ- 層の厚
さは160 μｍとなり、余分なｎ- 層厚さは150 μｍに減
少した。さらに、互いに対向しない位置にｎ+ 層３を形
成し両電極４を設けることは従来と同様の工程ででき
る。この結果、サージ電流耐量は図３の従来構造の場合
の３倍に向上し、また、同一サージ電流耐量とするダイ
寸法は従来の40％にできた。
【００１０】
【発明の効果】本発明によれば、双方向型半導体装置の
中央の高抵抗率層の厚さを、両主面に凹部を形成するこ
とによって薄くし、サージ電流耐量を向上させることが
できた。あるいは、同一サージ電流耐量をもつための素
体の寸法を小さくし、半導体装置の寸法の縮小を可能に
した。
中央の高抵抗率層の厚さを、両主面に凹部を形成するこ
とによって薄くし、サージ電流耐量を向上させることが
できた。あるいは、同一サージ電流耐量をもつための素
体の寸法を小さくし、半導体装置の寸法の縮小を可能に
した。
【図１】本発明の一実施例による双方向サイリスタの断
面図
面図
【図２】トランジスタの断面図
【図３】従来の双方向サイリスタの断面図
【図４】本発明により形成される凹部の斜視図
【図５】本発明による凹部の形成方法を説明する平面図
１ ｎ- 層 ２ ｐ+ 層 ３ ｎ+ 層 ４ 電極 ５ 凹部 ７ ウエーハ外周
Claims (4)
- 【請求項１】板状半導体素体の両主面に設けられた電極
間に双方向に主電流を流すために中間の第一導電形の高
抵抗率層をはさんで両主面側に少なくとも第二導電形の
低抵抗率領域をそれぞれ有する双方向型半導体装置の製
造方法において、第一導電形の高抵抗率半導体基板の両
主面から凹部を形成する工程と、その凹部を含む主面領
域からそれぞれ不純物を拡散して第二導電形の領域を形
成する工程とを有する双方向型半導体装置の製造方法。 - 【請求項２】両主面から形成される凹部の平面形状およ
び深さを同一にする請求項１記載の双方向型半導体装置
の製造方法。 - 【請求項３】両凹部を対向する位置に設ける請求項２記
載の双方向型半導体装置の製造方法。 - 【請求項４】凹部を１枚の半導体基板に複数形成する場
合に基板の外周にかかる凹部を形成しない請求項１ない
し３のいずれかに記載の双方向型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2457693A JPH06244408A (ja) | 1993-02-15 | 1993-02-15 | 双方向型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2457693A JPH06244408A (ja) | 1993-02-15 | 1993-02-15 | 双方向型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244408A true JPH06244408A (ja) | 1994-09-02 |
Family
ID=12141998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2457693A Pending JPH06244408A (ja) | 1993-02-15 | 1993-02-15 | 双方向型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244408A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044088A (ja) * | 1999-06-17 | 2001-02-16 | Intersil Corp | 自立型超薄型シリコンウェハの製造方法 |
| US6803294B2 (en) | 2002-05-15 | 2004-10-12 | Renesas Technology Corporation | Semiconductor wafer and manufacturing method of semiconductor device |
| CN102522333A (zh) * | 2012-01-09 | 2012-06-27 | 薛列龙 | 一种平面型双向触发二极管芯片制造方法 |
-
1993
- 1993-02-15 JP JP2457693A patent/JPH06244408A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044088A (ja) * | 1999-06-17 | 2001-02-16 | Intersil Corp | 自立型超薄型シリコンウェハの製造方法 |
| US6803294B2 (en) | 2002-05-15 | 2004-10-12 | Renesas Technology Corporation | Semiconductor wafer and manufacturing method of semiconductor device |
| CN102522333A (zh) * | 2012-01-09 | 2012-06-27 | 薛列龙 | 一种平面型双向触发二极管芯片制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| US7335946B1 (en) | Structures of and methods of fabricating trench-gated MIS devices | |
| EP0345435B1 (en) | Semiconductor device with a high breakdown voltage and method for its manufacture | |
| JPH09504656A (ja) | ＳｉＣ製電界効果トランジスタ及びその製造方法 | |
| JPH0222869A (ja) | 対称阻止高降伏電圧半導体デバイスとその製造方法 | |
| KR20000004472A (ko) | 트렌치 게이트 구조의 전력 반도체장치 및 그 제조방법 | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| US5223442A (en) | Method of making a semiconductor device of a high withstand voltage | |
| US5229634A (en) | Vertical power mosfet | |
| JPH06244408A (ja) | 双方向型半導体装置の製造方法 | |
| JPH05335558A (ja) | 双方向２端子サイリスタ | |
| JP2002190593A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| GB2084397A (en) | Semiconductor integrated circuit | |
| JP2004303927A (ja) | 半導体素子 | |
| JPH01238174A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP3789580B2 (ja) | 高耐圧半導体装置 | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| JP2692366B2 (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| JP2603083B2 (ja) | 高耐圧半導体素子 | |
| KR19990076245A (ko) | 플레이너형 트라이악 소자 및 그 제조방법 | |
| JPH0136711B2 (ja) | ||
| JP2002246595A (ja) | トランジスタ | |
| JPH0883918A (ja) | 半導体装置 | |
| JPS59211272A (ja) | 高耐圧半導体装置 | |
| JPS60198776A (ja) | 半導体装置の製造方法 |