JP2001044088A - 自立型超薄型シリコンウェハの製造方法 - Google Patents

自立型超薄型シリコンウェハの製造方法

Info

Publication number
JP2001044088A
JP2001044088A JP2000174947A JP2000174947A JP2001044088A JP 2001044088 A JP2001044088 A JP 2001044088A JP 2000174947 A JP2000174947 A JP 2000174947A JP 2000174947 A JP2000174947 A JP 2000174947A JP 2001044088 A JP2001044088 A JP 2001044088A
Authority
JP
Japan
Prior art keywords
wafer
ultra
thin
mask
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000174947A
Other languages
English (en)
Inventor
William Morcom
ウィリアム・モルコム
Jeffrey Spindler
ジェフリー・スピンドラー
Stephen Ahrens
ステファン・アーレンス
Raymond Ford
レイモンド・フォード
Jeffrey Lauffer
ジェフリー・ロウファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Corp filed Critical Intersil Corp
Publication of JP2001044088A publication Critical patent/JP2001044088A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 超薄型シリコンウェハの強度と耐久性を改良
する。 【解決手段】 シリコンウェハ２は、より厚いシリコン
の環状リム３によって支持される超薄中央部分２を具え
る。中央領域は、従来の除去装置を用いた従来の手段に
よって薄くする。代替方法として、フォトレジストマス
クあるいはフォトレジストマスクとハードマスクを組み
合わせて中央部分を除去することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、超薄型シリコンウ
ェハを用いた縦型パワーデバイス及びその他の集積回路
の製造に関する。本発明は特に、超薄型シリコンウェハ
の強度と耐久性の改良に関する。
【０００２】
【従来の技術】これまで、超薄型ウェハはハンドルウェ
ハ上に形成されていた。一般的に知られた作業におい
て、デバイスウェハは、二酸化シリコンなどの好適な接
合層によりハンドルウェハに接着されている。例えば、
米国特許番号第５，７２８，６２４号の明細書を参照さ
れたい。このように接着したウェハの操作には非常に多
くのステップを必要とするが、これらのステップは、超
薄型ウェハを取り扱う有用な方法や装置があれば省略し
うるステップである。
【０００３】
【発明が解決しようとする課題】より厚いシリコンウェ
ハと比較すると、超薄型シリコンウェハは縦型パワーデ
バイスに用いた時に、より好適な熱特性と電気抵抗特性
を示す。本発明の利点なくしては、超薄型ウェハは一般
にたわんだり曲がったりしやすく、製造工程において取
り扱う際に破損や損傷を受けやすい。本発明は、シリコ
ン自体の固有の強度と、シリコンのエッチングに一般に
用いられる方法を利用して、ウェハの超薄領域の物理的
な完全性（physical integrity）を向上させる単純でか
つ有効な強化を提供する。
【０００４】
【課題を解決するための手段】本発明は、超薄型ウェハ
の製造方法において、半導体ウェハを提供するステップ
と、当該ウェハの一の表面から選択的に部分を除去して
一又はそれ以上の超薄領域を設けるステップと、この超
薄領域を構造的にサポートするため前記ウェハ表面上で
更に選択した部分を残すステップとを具える。
【０００５】好適には、本発明は、ウェハの周縁部によ
り厚い部分を確保して、シリコンウェハを所定の厚さに
薄くする方法に関する。周縁部は所定の幅を有する端部
の除外ゾーンであり、この部分は、原版のウェハの厚さ
をそのまま残すか、あるいはウェハの残りの部分を薄く
する間又は薄くした後に機械的なサポートを行うのに十
分な所定の基本の厚さとする。周縁部上のシリコンでで
きたより厚い外側リムは、ウェハの残りの部分を所定の
厚さに薄くする際の応力に対して、サポートフレームと
して作用する。このサポートフレームはウェハ自体に一
体化されており、ウェハの一部である。このように、サ
ポートフレームはウェハを薄くする際の応力によって生
じるたわみや湾曲を最小にし、その後の工程における取
り扱いを通してウェハに強度を与える。このコンセプト
は、どのような厚さあるいはどのようなタイプのウェハ
にも適用可能である。
【０００６】本発明はの超薄型半導体ウェハはまた、第
１の厚さを有する中央領域と、前記ウェハと一体化して
いるウェハ表面上にあって、前記第１の厚さよりも実質
的に厚い第２の厚さを有し、ウェハの完全性を十分に保
持するサポート構造と、を有し、前記サポート構造が、
ウェハの外側リムと一体化した半導体材料でできたリン
グとを具え、前記サポート構造が更に前記ウェハの中央
から前記リング方向に延びる複数の放射状のリブを具え
る。
【０００７】
【発明の実施の形態】以下に本発明の実施の形態を添付
の図面を参照して説明する。図１（ａ）及び（ｂ）に示
す最終結果を実現するにあたり、いくつか公知の方法を
利用することができる。図２に示すように、第１の方法
では、研磨、切削、ドリリング又はレーザなどの制御さ
れた機械的な又は物理的な手段によって、所望の幅のシ
リコン３を残してシリコンウェハ２からシリコン１を大
量に除去する。
【０００８】図３（ａ）に示すように、第２の方法にお
いては、シリコンプラズマエッチングのようなドライ処
理技術又はウェットエッチングにより、マスク４をウェ
ハのリム上に形成する。マスク４でシリコンの外側リム
を覆って、エッチング処理が行われる間にリムがウェハ
２から取れないようにする。シリコンのドライプラズマ
エッチングとウェットケミカルエッチングを含む従来の
好適なシリコンエッチング工程をいずれも使用できる
が、これらに限定されるものではない。マスク４は、腐
食液の除去に耐える好適な材料でできている。この材料
は、シリコンエッチング工程に耐えるフォトレジストや
他の膜であるが、これらに限定されない。
【０００９】図３（ｂ）に第３の方法を示す。第３の方
法においては、蒸着した又は熱成長させたハードマスク
５を外側リム上に形成する。ハードマスク５は、蒸着し
た又は熱成長させた酸化物、ＢＰＳＧ又は窒化シリコン
とすることができる。ハードマスク５は、最初にウェハ
２の全表面を覆い、次いで、フォトレジストを設けてこ
れをパターニングして、下にあるハードマスク５の外側
リムをフォトレジストマスクで覆う。フォトレジストの
中央部分は従来のエッチングによって除去し、外側リム
を覆っているハードマスク５は残すようにする。次い
で、従来のシリコンエッチングを行ってシリコンを除去
し、超薄中央部分とそれより厚い環状部分を有するウェ
ハを形成する。
【００１０】第２、第３の方法において、シリコンエッ
チング処理が行われる間にウェハの外側の端部が除去さ
れるのを防ぐようマスクが作用し、結果、図３（ｃ）に
示す最終形状ができる。
【００１１】図４に示す本発明の別の実施形態において
は、シリコンウェハの元々の厚さによる補強部分が延長
されており、ウェハ８と隣接するリム９にかかるリブ６
と７を含んでいる。リブ６と７は、容易に画定でき、シ
リコンを除去する第２及び第３の方法のいずれの方法で
もつくることができる。図４は垂直リブ６と水平リブ７
でできた単純な十字パターンを示しているが、マスキン
グ及びエッチング処理は自在に行うことができるので、
ハチの巣状あるいは直線で囲まれた格子形状などの好適
なリブのパターンを使用することも可能である。図６に
示すように、代替として、シリコンを横切ってより厚い
シリコンのリムに交差する複数のコード（ウォール）を
有するようにパターニングすることも可能である。図５
に示すように、コード構造はリング付きでもリングなし
でも用いることができる。直線的な格子部分は、デバイ
ス又は集積回路同士の間をあけている領域の下に形成す
ることもできる。この領域は、通常はデバイス又は回路
の間に設けたスペースをダイシングソーやレーザで切る
作業中に除去される。本実施形態の利点は、コード（ウ
ォール）により超薄型シリコンウェハの強度が強化され
ることであり、この強度がない場合に可能であったウェ
ハよりも更に大きいウェハの利用を促進することができ
る。
【００１２】上述した実施形態において、ウェハの超薄
領域は、１〜２５０ミクロンの範囲の厚さを有する。パ
ワーアプリケーション用の一般的な基体の厚さは７５ミ
クロンであるが、最近の報告によれば厚さ５０ミクロン
程度のパワー基体を使用している製造業者もいる。サポ
ートリングとリブは、ウェハの原版の厚さ、すなわち５
００〜８００ミクロンの厚さに対応する厚さを有してい
る。ここで超薄領域とは、サポートなしでは実質的に平
面形状を保持することができない程度の厚さのものを意
味する。厚いリブやリムの厚さは、当該リブやリムがサ
ポートする超薄領域の厚さのおよそ２〜８００倍であ
る。
【００１３】本発明は、補強材料を別途付加したり、ウ
ェハ取り扱いにおける特殊な制限に伴う複雑化を招くこ
となく、破損や損傷が生じにくいという利点がある。
【００１４】縦型パワーデバイスの製造において超薄型
シリコンウェハを使用する利点、すなわちウェハの熱特
性と電気抵抗特性が改良されることにより、本発明は破
損や損傷によるウェハの損失率を低下させ、本発明の補
強効果がない場合に可能であったウェハの大きさよりも
更に大きなウェハを使用することが可能となる。
【００１５】シリコンウェハ２は、より厚いシリコンの
環状リム３によって支持された超薄中央部分２を具え
る。中央領域は、従来の除去装置を用いて従来の手段に
よって薄くする。代替方法として、フォトレジストマス
クあるいはフォトレジストマスクとハードマスクを組み
合わせて中央部分を除去することができる。
【図面の簡単な説明】
【図１】 図１（ａ）は本発明により完成させた超薄型
シリコンウェハの背面図であり、同心上の周縁の間にス
ペースを設けてウェハのより厚い外側リムを示してお
り、図１（ｂ）は図１（ａ）に示す超薄型シリコンウェ
ハの断面図であり、ウェハの周縁部により厚い部分があ
る。
【図２】 図２は、図１に示すウェハの一端部を示す断
面図であり、ウェハのより厚い外側リムと、ウェハの超
薄部分と厚い部分の双方の均質な内容を示している。
【図３】 図３（ａ）は未完成のウェハの一端部の断面
図であり、エッチング工程の間に厚く残すべき部分に施
したマスクの存在を示しており、図３（ｂ）は未完成の
ウェハの一端部を示す断面図であり、次いで行うフォト
レジストとエッチング処理の間に厚く残すべき部分に設
けたハードマスクとアプライドマスクの存在を示してお
り、図３（ｃ）は、マスク材料とハードマスク材料を除
去する前の本発明により形成したシリコンウェハの一端
部を示す断面図であり、図２のシリコンと同じ形状を示
している。
【図４】 図４は、本発明の別の実施形態により完成さ
せた超薄型シリコンウェハの背面図である。
【図５】 図５は、平行支持背面コードを用いた本発明
の別の実施形態を示す図である。
【図６】 図６は、交差コードを用いた本発明の別の実
施形態を示す図である。
【符号の説明】
１ シリコン ２ シリコンウェハ ３ シリコン ４ マスク ５ ハードマスク ６ 垂直リブ ７ 水平リブ ８ ウェハ ９ リム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフリー・スピンドラー アメリカ合衆国ニューヨーク州14617，ロ チェスター，アームストロングアベニュー 85 (72)発明者 ステファン・アーレンス アメリカ合衆国ニュージャージー州08033, ハドンフィールド，エスタウアベニュー27 (72)発明者 レイモンド・フォード アメリカ合衆国ペンシルヴァニア州18702, マウンテントップ，シャディツリードライ ブ45 (72)発明者 ジェフリー・ロウファー アメリカ合衆国州ペンシルヴァニア州 18707，マウンテントップ，セダーマナー ドライブ304

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 超薄型ウェハの製造方法において、半導
    体ウェハを提供するステップと、当該ウェハの一の表面
    から選択的に部分を除去して一又はそれ以上の超薄領域
    を設けるステップと、前記超薄領域を構造的にサポート
    するために前記ウェハの表面において更に選択した部分
    を残すステップと、を具えることを特徴とする超薄型ウ
    ェハの製造方法。
  2. 【請求項２】 請求項１に記載の製造方法において、前
    記超薄領域と前記サポート構造の厚さの比が、１：２乃
    至１：８００であることを特徴とする超薄型ウェハの製
    造方法。
  3. 【請求項３】 請求項１に記載の製造方法において、前
    記超薄領域の厚さが１乃至２５０ミクロンであり、前記
    サポート領域の厚さが５００乃至８００ミクロンである
    ことを特徴とする超薄型ウェハの製造方法。
  4. 【請求項４】 請求項１に記載の製造方法において、更
    に、前記ウェハの一の表面にフォトレジストマスクを蒸
    着するステップと、このマスクをパターニングして構造
    サポートマスクを画定するステップと、当該構造サポー
    トマスクに覆われていない領域から半導体材料を除去す
    るステップと、を具えることを特徴とする超薄型ウェハ
    の製造方法。
  5. 【請求項５】 請求項４に記載の製造方法において、前
    記フォトレジストマスクが前記ウェハの表面の外側リム
    を縁取るリングを画定し、前記フォトレジストマスクが
    更に前記表面の中央から前記ウェハ表面の外側リムを縁
    取るリングに延びる複数の放射状のリブを画定すること
    を特徴とする超薄型ウェハの製造方法。
  6. 【請求項６】 請求項５に記載の製造方法において、更
    に、前記ウェハ表面にハードマスク材料を蒸着し、当該
    ハードマスク材料にフォトレジストマスクを蒸着するス
    テップと、このフォトレジストマスクをパターニングし
    て構造サポートハードマスクを画定するステップと、露
    出したハードマスク材料を除去するステップと、この下
    にある半導体材料をハードマスクに覆われていない領域
    から除去するステップと、前記フォトレジストマスクと
    ハードマスクをパターニングして前記ウェハ表面の外側
    リムを縁取るリングを画定するステップと、を具え、前
    記ハードマスクとフォトレジストマスクを更にパターニ
    ングして前記表面の中央からウェハ表面の外側リムを縁
    取るリングに延びる複数の放射状のリブを画定すること
    を特徴とする超薄型ウェハの製造方法。
  7. 【請求項７】 請求項４に記載の製造方法において、前
    記フォトレジストマスクをパターンニングすることによ
    って、ウェーハを横切って延在し、デバイス又は集積回
    路のおよその幅にスペースをおいて配した複数のサポー
    トコードを画定することを特徴とする超薄型ウェハの製
    造方法。
  8. 【請求項８】 請求項７に記載の製造方法において、前
    記フォトレジストマスクを画定して、第１セットのウォ
    ールを横切り、デバイス又は集積回路のおよその長さに
    スペースをおいて配した第２セットのウォールを形成す
    ることを特徴とする超薄型ウェハの製造方法。
  9. 【請求項９】 請求項４に記載の製造方法において、更
    に、前記ウェハ表面にハードマスク材料を蒸着し、当該
    ハードマスク材料にフォトレジストマスクを蒸着するス
    テップと、前記フォトレジストマスクをパターニングし
    てウェハを横切ってデバイス又は集積回路のおよその幅
    のスペースをおいて配した複数のサポートコードを画定
    するステップと、このパターニングしたフォトレジスト
    で覆われていない部分からハードマスクを除去し、この
    ハードマスクで覆われれていない部分から半導体材料を
    除去するステップと、フォトレジストマスクを画定し
    て、第１セットのウォールを横切って、デバイス又は集
    積回路のおよその長さのスペースをおいて配した第２セ
    ットのウォールを形成するステップと、露出したハード
    マスクを除去し、次いで露出した半導体材料を除去する
    ステップと、を具えることを特徴とする超薄型ウェハの
    製造方法。
  10. 【請求項１０】 第１の厚さを有する中央領域と、ウェ
    ハと一体であって、ウェハの一の表面に、前記第１の厚
    さよりも実質的に厚くウェハの完全性を維持するのに十
    分な第２の厚さを有するサポート構造と、を具え、当該
    サポート構造が、ウェハの外側リムと一体の半導体材料
    でできたリングと、前記ウェハの中央から前記リングに
    延びる複数の放射状のリブと、を具えることを特徴とす
    る超薄型半導体ウェハ。
  11. 【請求項１１】 請求項１０に記載の半導体ウェハにお
    いて、前記サポート構造が、ウェハの表面を横切って延
    びており、前記リングと交差する半導体材料でできた複
    数のコードを具え、好適には、前記サポート構造が、ウ
    ォールの間にある超薄材料をサポートする格子パターン
    を画定するために、前記表面を横切って相互に交差する
    複数のウォールを具えることを特徴とする半導体ウェ
    ハ。
JP2000174947A 1999-06-17 2000-06-12 自立型超薄型シリコンウェハの製造方法 Pending JP2001044088A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/334,835 US6162702A (en) 1999-06-17 1999-06-17 Self-supported ultra thin silicon wafer process
US09/334835 1999-06-17

Publications (1)

Publication Number Publication Date
JP2001044088A true JP2001044088A (ja) 2001-02-16

Family

ID=23309058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000174947A Pending JP2001044088A (ja) 1999-06-17 2000-06-12 自立型超薄型シリコンウェハの製造方法

Country Status (4)

Country Link
US (1) US6162702A (ja)
EP (1) EP1061584A3 (ja)
JP (1) JP2001044088A (ja)
KR (1) KR100769742B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007320001A (ja) * 2006-06-02 2007-12-13 Disco Abrasive Syst Ltd ウエーハの外周部に形成される環状補強部の確認方法および確認装置
JP2007335659A (ja) * 2006-06-15 2007-12-27 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
US7504707B2 (en) 2003-06-05 2009-03-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
JP2009259941A (ja) * 2008-04-15 2009-11-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US7635892B2 (en) 2003-01-20 2009-12-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2010251632A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2012216706A (ja) * 2011-04-01 2012-11-08 Seiko Epson Corp 基材表面処理方法
JP2014144547A (ja) * 2013-01-28 2014-08-14 Canon Inc 液体吐出ヘッド用基板の製造方法及びシリコン基板の加工方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256985B4 (de) * 2001-12-12 2013-01-10 Denso Corporation Verfahren zur Herstellung eines Leistungshalbleiterbauelements
US6884717B1 (en) * 2002-01-03 2005-04-26 The United States Of America As Represented By The Secretary Of The Air Force Stiffened backside fabrication for microwave radio frequency wafers
DE10220647C1 (de) * 2002-05-08 2003-08-21 Infineon Technologies Ag Verfahren zur Formgebung eines Randbereiches eines Wafers
US7189313B2 (en) * 2002-05-09 2007-03-13 Applied Materials, Inc. Substrate support with fluid retention band
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
KR20070051337A (ko) * 2004-08-20 2007-05-17 세미툴 인코포레이티드 반도체 제품 박막용 시스템
TWI277167B (en) * 2004-09-10 2007-03-21 Toshiba Corp Semiconductor wafer supporting plate and method for manufacturing semiconductor device
US8581380B2 (en) * 2006-07-10 2013-11-12 Stats Chippac Ltd. Integrated circuit packaging system with ultra-thin die
JP2008073740A (ja) * 2006-09-22 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
DE102007011513B3 (de) * 2007-03-09 2008-10-23 Peter Wolters Gmbh Verfahren zum Profilieren des Umfangsrands einer Halbleiterscheibe
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
US7867805B2 (en) * 2007-05-13 2011-01-11 International Business Machines Corporation Structure replication through ultra thin layer transfer
US8048775B2 (en) * 2007-07-20 2011-11-01 Alpha And Omega Semiconductor Incorporated Process of forming ultra thin wafers having an edge support ring
DE102007025649B4 (de) * 2007-07-21 2011-03-03 X-Fab Semiconductor Foundries Ag Verfahren zum Übertragen einer Epitaxie-Schicht von einer Spender- auf eine Systemscheibe der Mikrosystemtechnik
US8304316B2 (en) * 2007-12-20 2012-11-06 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
WO2009141740A2 (en) 2008-05-23 2009-11-26 Florian Bieck Semiconductor wafer and method for producing the same
US8084335B2 (en) * 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
US8292690B2 (en) * 2008-09-08 2012-10-23 Semiconductor Components Industries, Llc Thinned semiconductor wafer and method of thinning a semiconductor wafer
US7989318B2 (en) 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
US8501587B2 (en) 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
TWI505343B (zh) * 2010-01-18 2015-10-21 Semiconductor Components Ind 半導體晶片分割方法
US8586410B2 (en) * 2010-01-25 2013-11-19 University Of Florida Research Foundation, Inc. Enhanced magnetic self-assembly using integrated micromagnets
KR20110114028A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 시편 가공 장치 및 방법
US8987878B2 (en) 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
WO2011154770A1 (en) * 2010-06-07 2011-12-15 Telecom Italia S.P.A. Method of manufacturing an ink-jet printhead
JP5664471B2 (ja) * 2010-06-28 2015-02-04 信越化学工業株式会社 半導体用合成石英ガラス基板の製造方法
JP2013012690A (ja) 2011-06-30 2013-01-17 Toshiba Corp 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ
CN102403217B (zh) * 2011-11-11 2013-11-06 华中科技大学 一种超薄芯片的制备方法
US8716067B2 (en) 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
CN103390539B (zh) * 2012-05-11 2016-08-17 上海华虹宏力半导体制造有限公司 薄硅片的制备方法
US9129899B2 (en) * 2013-07-17 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for thinning wafer thereof
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
WO2017207953A1 (en) * 2016-05-31 2017-12-07 Cirrus Logic International Semiconductor Ltd Method and wafer for fabricating transducer devices
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244408A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 双方向型半導体装置の製造方法
JPH09260312A (ja) * 1996-03-25 1997-10-03 Toyota Central Res & Dev Lab Inc 半導体装置及び半導体装置の製造方法
JPH1131208A (ja) * 1997-05-15 1999-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体チップおよびその製造方法
JPH11121466A (ja) * 1997-10-08 1999-04-30 Mitsubishi Materials Corp 半導体装置の製造方法
JP2000260670A (ja) * 1999-03-05 2000-09-22 Mitsubishi Materials Corp シリコンウェーハ及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2056172B (en) * 1979-07-25 1983-04-27 Rca Corp Manufacture of thinned substrate imagers
US4266334A (en) * 1979-07-25 1981-05-12 Rca Corporation Manufacture of thinned substrate imagers
JPS635576A (ja) * 1986-06-25 1988-01-11 Mitsubishi Electric Corp 太陽電池
DE68920365T2 (de) * 1988-06-28 1995-06-08 Mitsubishi Material Silicon Verfahren zur Polierung eines Halbleiter-Plättchens.
US5213657A (en) * 1991-07-31 1993-05-25 Shin-Etsu Handotai Kabushiki Kaisha Method for making uniform the thickness of a si single crystal thin film
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法，エッチング方法及び自動エッチング装置，並びに半導体装置の製造方法
EP0658944B1 (en) * 1993-12-14 2009-04-15 Spectrolab, Inc. Thin semiconductor device and method of fabrication
US5968849A (en) * 1995-06-26 1999-10-19 Motorola, Inc. Method for pre-shaping a semiconductor substrate for polishing and structure
KR19990028523A (ko) * 1995-08-31 1999-04-15 야마모토 히데키 반도체웨이퍼의 보호점착테이프의 박리방법 및 그 장치
KR970030225A (ko) * 1995-11-08 1997-06-26 김광호 자외선 테이프를 사용하여 웨이퍼의 후면을 연마하는 반도체 소장 제조방법
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3535318B2 (ja) * 1996-09-30 2004-06-07 富士通株式会社 半導体装置およびその製造方法
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
DE19721493A1 (de) * 1997-05-22 1998-11-26 Wacker Siltronic Halbleitermat Verfahren zum Ätzen von Halbleiterscheiben
US6033995A (en) * 1997-09-16 2000-03-07 Trw Inc. Inverted layer epitaxial liftoff process
US6017822A (en) * 1998-09-16 2000-01-25 The United States Of America As Represented By The National Security Agency Method of thinning semiconductor wafer of smaller diameter than thinning equipment was designed for

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244408A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 双方向型半導体装置の製造方法
JPH09260312A (ja) * 1996-03-25 1997-10-03 Toyota Central Res & Dev Lab Inc 半導体装置及び半導体装置の製造方法
JPH1131208A (ja) * 1997-05-15 1999-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体チップおよびその製造方法
JPH11121466A (ja) * 1997-10-08 1999-04-30 Mitsubishi Materials Corp 半導体装置の製造方法
JP2000260670A (ja) * 1999-03-05 2000-09-22 Mitsubishi Materials Corp シリコンウェーハ及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635892B2 (en) 2003-01-20 2009-12-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US7504707B2 (en) 2003-06-05 2009-03-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US7629226B2 (en) 2003-06-05 2009-12-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2007320001A (ja) * 2006-06-02 2007-12-13 Disco Abrasive Syst Ltd ウエーハの外周部に形成される環状補強部の確認方法および確認装置
JP2007335659A (ja) * 2006-06-15 2007-12-27 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
JP2009259941A (ja) * 2008-04-15 2009-11-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2010251632A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置の製造方法
US8039276B2 (en) 2009-04-20 2011-10-18 Renesas Electronics Corporation Manufacturing method of semiconductor device
US8153452B2 (en) 2009-04-20 2012-04-10 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2012216706A (ja) * 2011-04-01 2012-11-08 Seiko Epson Corp 基材表面処理方法
JP2014144547A (ja) * 2013-01-28 2014-08-14 Canon Inc 液体吐出ヘッド用基板の製造方法及びシリコン基板の加工方法

Also Published As

Publication number Publication date
KR100769742B1 (ko) 2007-10-24
KR20010029813A (ko) 2001-04-16
EP1061584A2 (en) 2000-12-20
US6162702A (en) 2000-12-19
EP1061584A3 (en) 2001-06-13

Similar Documents

Publication Publication Date Title
JP2001044088A (ja) 自立型超薄型シリコンウェハの製造方法
US6774051B2 (en) Method for reducing pitch
KR19980018523A (ko) 얕은 트랜치 분리를 위한 갭 충진 및 평탄화 방법
JPS62291940A (ja) 半導体装置の製造方法
JPH11340317A (ja) 分離構造形成方法
JPH09191047A (ja) 半導体素子の素子分離膜及びその形成方法
JPH04229625A (ja) 半導体装置の製造方法
KR20000047991A (ko) 웨이퍼 에지상에 흑색 실리콘이 형성되는 것을 방지하기위한 방법 및 장치
JP2002016131A (ja) 半導体装置およびその製造方法
US6794268B2 (en) Fabricating deeper and shallower trenches in semiconductor structures
JPH03220726A (ja) 集積回路の露出平坦誘電層内に延性金属から成る導電路を形成させる方法
JPH03234041A (ja) 半導体装置の製造方法
US20020158340A1 (en) Method for providing semiconductor device and corresponding semiconductor device
US6054364A (en) Chemical mechanical polishing etch stop for trench isolation
US6707114B1 (en) Semiconductor wafer arrangement of a semiconductor wafer
KR100333378B1 (ko) 반도체 소자의 제조방법
JPH07307335A (ja) 半導体基板上における高密度集積回路の製造方法
JPH06124944A (ja) 半導体装置
JPH0444336A (ja) 半導体装置の製造方法
JP5674304B2 (ja) Ｓｏｉウェハの製造方法
KR100876785B1 (ko) 반도체 소자의 소자 분리막 제조 방법
JPH08241924A (ja) 接続孔を有する半導体装置及びその製造方法
TWI237324B (en) Shallow trench isolation and fabricating method thereof
JPH04290424A (ja) 半導体装置の製造方法及び半導体装置
KR20040014070A (ko) 반도체 소자의 트랜치 매립 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110810

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206