CN102403217B - 一种超薄芯片的制备方法 - Google Patents
一种超薄芯片的制备方法 Download PDFInfo
- Publication number
- CN102403217B CN102403217B CN 201110357375 CN201110357375A CN102403217B CN 102403217 B CN102403217 B CN 102403217B CN 201110357375 CN201110357375 CN 201110357375 CN 201110357375 A CN201110357375 A CN 201110357375A CN 102403217 B CN102403217 B CN 102403217B
- Authority
- CN
- China
- Prior art keywords
- chip
- silicon wafer
- attenuate
- preparation
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种超薄芯片的制备方法，具体为：首先在硅晶圆表面光刻形成掩膜以暴露出需要减薄的区域，再采用刻蚀工艺对硅晶圆进行局部减薄，对减薄后的区域进行芯片后续工艺处理得到芯片，最后将芯片与硅晶圆分离。本发明只是部分减薄了硅片，所以硅晶圆的机械强度仍然可以支持硅片进行后续的加工工艺，相对于传统的利用支撑基底来减薄芯片的方法，简化了工艺流程，降低了工艺成本。另外由于不需要用机械研磨工艺来进行减薄，所以不会因为机械研磨对硅晶圆造成的轻微震动而使厚度不能减得过小，通过本发明可以使芯片减薄到比机械研磨方法更薄的程度。
Description
技术领域
本发明涉及微电子制造及封装领域，具体的说是一种超薄芯片的制备方法。
技术背景
信息系统的微型化、多功能化和智能化是人们不断追求的目标。半导体集成电路技术的发展是这些变化的主要驱动力量。系统级芯片、系统级封装等技术的发展使得IC器件的功能得到了空前的提高。特别是由于芯片堆叠与3D封装等技术的使用使得某些电子产品领域表现出了超越摩尔定律的发展趋势。业界越来越认识到芯片堆叠与3D封装技术在器件的系统级功能实现、存储容量增加等方面所具有的巨大优势。
在封装结构整体厚度不变甚至有所降低的趋势下，芯片堆叠中所用各层芯片的厚度就不可避免的需要减薄。一般来说，较为先进的多层芯片堆叠使用的芯片厚度都在100μm以下。当堆叠的层数达到10层以上时，即使不考虑多层堆叠的要求，单是芯片间的通孔互联技术就要求每层芯片的厚度在小于200μm。这是现有等离子开孔及金属沉淀工艺通常使用的厚度，同时这仅仅是器件层的厚度，封装结构的厚度还要因为外部的金属或塑料保护层而增加。因此，硅片的减薄工艺将在封装技术中扮演越来越重要的角色，其应用范围也会越来越广泛。在硅晶圆被整体减薄后，会变得十分脆弱。没有一定的夹持、搬运方法是不能对其继续进行其他工艺加工的。因此，目前普遍使用的提高硅晶圆减薄后机械强度的方法是通过临时或永久键合的方式将硅晶圆和玻璃或其他基底连接在一起然后再整体减薄硅片。这种方法成本较高，操作复杂，而且对于硅通孔结构工艺难以兼容。
所以，需要找到一种便捷的减薄方法，使硅晶圆在减薄后还能保证高晶圆的机械强度，能够承受搬运和后续各道工序带来的物理冲击。
发明内容
本发明的目的在于提供一种超薄芯片的制备方法，无需将硅晶圆附着在其它基底上进行整体减薄，制备过程简单，且能够承受搬运和后续各道工序带来的物理冲击。
一种超薄芯片的制备方法，具体为：
(1)在硅晶圆表面光刻形成掩膜以暴露需要减薄的区域；
(2)采用刻蚀工艺对硅晶圆需要减薄的区域进行减薄；
(3)对减薄后的区域进行后续工艺处理得到芯片；
(4)将芯片与硅晶圆分离。
进一步地，所述步骤(2)采用深硅刻蚀或湿法刻蚀工艺。
进一步地，采用博世工艺进行减薄。
进一步地，所述步骤(1)中掩膜材料采用二氧化硅或者氮化硅。本发明的技术效果体现在：
本发明由于只是部分减薄了硅片，所以硅片的机械强度仍然可以支持硅片进行后续的加工工艺，相对于传统的利用支撑基底来减薄芯片的方法，简化了工艺流程，降低了工艺成本。另外本发明由于不需要用机械研磨工艺来进行减薄，所以不会因为机械研磨对硅片造成的轻微震动而使厚度不能减得过小。通过本发明可以使芯片减薄到比机械研磨方法更薄的水平(厚度范围在30um～200um)。
附图说明
图1为本发明制备流程图
图2为制备了盲孔的硅晶圆示意图；
图3为制备掩膜的光刻过程示意图；
图4为局部减薄的硅晶圆示意图；
图5为减薄后对硅晶圆进行的后续加工示意图；
图6为芯片划片完成的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
参见图1，本发明步骤具体为：
(1)首先将硅晶圆通过光刻工艺在其表面形成掩膜，暴露出需要减薄的区域，遮盖住不需要减薄的区域。图2为减薄前的硅晶圆，图3为利用光刻工艺制备掩膜的结果。
(2)将普通硅晶圆利用深硅刻蚀或湿法刻蚀工艺进行局部减薄；图4为局部减薄完成的硅片示意图。减薄过程中如使用的是深硅刻蚀方法，则减薄过程中使用博世(BOSCH)工艺效果最佳。减薄过程中如果使用的是湿法刻蚀方法来进行减薄，则掩膜使用二氧化硅或者氮化硅效果最佳。
(3)减薄后的硅晶圆进行各种芯片后续工艺加工，例如键合微凸点制备、电路重新分布层制备、植入无源器件等等，如图5，此处为在TSV孔中填铜的工艺过程。
(4)将减薄的硅片从硅晶圆上分离下来，即划片，分离下来的薄芯片如图6所示。
Claims (4)
1.一种超薄芯片的制备方法，具体为：
（1）在制备了盲孔的硅晶圆表面光刻形成掩膜以暴露需要减薄的区域；
（2）采用刻蚀工艺对硅晶圆需要减薄的区域进行减薄；
（3）在盲孔内依次填充二氧化硅、钛和铜，对减薄后的区域进行后续工艺处理得到芯片；
（4）将芯片与硅晶圆分离。
2.根据权利要求1所述的超薄芯片的制备方法，其特征在于，所述步骤（2）采用深硅刻蚀或湿法刻蚀工艺。
3.根据权利要求2所述的超薄芯片的制备方法，其特征在于，采用博世工艺进行减薄。
4.根据权利要求1或2所述的超薄芯片的制备方法，其特征在于，所述步骤（1）中掩膜材料采用二氧化硅或者氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110357375 CN102403217B (zh) | 2011-11-11 | 2011-11-11 | 一种超薄芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110357375 CN102403217B (zh) | 2011-11-11 | 2011-11-11 | 一种超薄芯片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102403217A CN102403217A (zh) | 2012-04-04 |
| CN102403217B true CN102403217B (zh) | 2013-11-06 |
Family
ID=45885297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110357375 Active CN102403217B (zh) | 2011-11-11 | 2011-11-11 | 一种超薄芯片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102403217B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114242835A (zh) * | 2021-12-08 | 2022-03-25 | 西南技术物理研究所 | 一种用于硅基光敏芯片减薄的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6162702A (en) * | 1999-06-17 | 2000-12-19 | Intersil Corporation | Self-supported ultra thin silicon wafer process |
| CN101075554A (zh) * | 2006-05-19 | 2007-11-21 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101079410A (zh) * | 2006-05-22 | 2007-11-28 | 索尼株式会社 | 半导体器件及其制造方法 |
| CN101114592A (zh) * | 2006-07-27 | 2008-01-30 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101276740A (zh) * | 2007-03-30 | 2008-10-01 | 万国半导体股份有限公司 | 一种形成极薄功率装置芯片的方法 |
| TW200947649A (en) * | 2008-05-08 | 2009-11-16 | Powertech Technology Inc | Semiconductor chip having bumps on chip backside, its manufacturing method and its applications |
| CN102157365A (zh) * | 2010-02-12 | 2011-08-17 | 台湾积体电路制造股份有限公司 | 薄化晶片的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8062958B2 (en) * | 2009-04-01 | 2011-11-22 | Micron Technology, Inc. | Microelectronic device wafers and methods of manufacturing |
-
2011
- 2011-11-11 CN CN 201110357375 patent/CN102403217B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6162702A (en) * | 1999-06-17 | 2000-12-19 | Intersil Corporation | Self-supported ultra thin silicon wafer process |
| CN101075554A (zh) * | 2006-05-19 | 2007-11-21 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101079410A (zh) * | 2006-05-22 | 2007-11-28 | 索尼株式会社 | 半导体器件及其制造方法 |
| CN101114592A (zh) * | 2006-07-27 | 2008-01-30 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101276740A (zh) * | 2007-03-30 | 2008-10-01 | 万国半导体股份有限公司 | 一种形成极薄功率装置芯片的方法 |
| TW200947649A (en) * | 2008-05-08 | 2009-11-16 | Powertech Technology Inc | Semiconductor chip having bumps on chip backside, its manufacturing method and its applications |
| CN102157365A (zh) * | 2010-02-12 | 2011-08-17 | 台湾积体电路制造股份有限公司 | 薄化晶片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102403217A (zh) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200203331A1 (en) | Semiconductor device using emc wafer support system and fabricating method thereof | |
| US8507321B2 (en) | Chip package and method for forming the same | |
| CN104392958A (zh) | 晶圆级含硅通孔的半导体封装方法 | |
| TWI579995B (zh) | 晶片封裝體及其製造方法 | |
| WO2017024794A1 (zh) | 晶圆级芯片封装方法 | |
| Zoschke et al. | Hermetic wafer level packaging of MEMS components using through silicon via and wafer to wafer bonding technologies | |
| WO2017124670A1 (zh) | 一种扇出型芯片的封装方法及封装结构 | |
| US7863092B1 (en) | Low cost bumping and bonding method for stacked die | |
| TWI267927B (en) | Method for wafer level package | |
| WO2017124671A1 (zh) | 一种扇出型芯片的封装方法及封装结构 | |
| KR20100039814A (ko) | 웨이퍼 레벨의 밀폐형 인터페이스 칩 구현 시스템 및 방법 | |
| CN104409422A (zh) | 一种含腔体的低厚度低成本芯片尺寸封装 | |
| CN105810666A (zh) | 一种具有电磁屏蔽功能的封装结构的制作方法 | |
| JP2017041638A (ja) | プレカットされウェハに塗布されるアンダーフィル膜 | |
| CN105810593B (zh) | 一种扇出型封装结构及其封装方法 | |
| WO2017024846A1 (zh) | 晶圆级芯片封装方法 | |
| CN102403217B (zh) | 一种超薄芯片的制备方法 | |
| US7592236B2 (en) | Method for applying a structure of joining material to the back surfaces of semiconductor chips | |
| CN206134648U (zh) | 一种扇出型封装结构 | |
| CN205355040U (zh) | 一种扇出型芯片的封装结构 | |
| JP6482454B2 (ja) | 電子部品の製造方法ならびに電子部品製造装置 | |
| CN107481992A (zh) | 指纹识别芯片的封装结构及封装方法 | |
| CN109037082B (zh) | 封装结构及其形成方法 | |
| US9365415B2 (en) | Compact electronic package with MEMS IC and related methods | |
| CN108962766B (zh) | 封装结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |