JPH09260312A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH09260312A JPH09260312A JP6808596A JP6808596A JPH09260312A JP H09260312 A JPH09260312 A JP H09260312A JP 6808596 A JP6808596 A JP 6808596A JP 6808596 A JP6808596 A JP 6808596A JP H09260312 A JPH09260312 A JP H09260312A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- trench
- oxygen concentration
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 半導体基板にトレンチを形成するにあたり理
想の形状に形成しかつエッチングにおける対酸化膜選択
比を大きくし、さらにエッチング残渣の発生を低減す
る。 【解決手段】 少なくともシリコン基板表面からトレン
チ底面に相当する深さまでの領域内において、酸化膜形
成前にシリコン基板内酸素濃度を１．３×１０18ｃｍ-3
以下として、酸化膜形成時に酸素析出物が生成されない
ようにする。具体的には、シリコン基板に水素アニール
処理を施して基板内酸素濃度を上記レベル以下に低減
し、その後酸化膜を形成し、この酸化膜をパターニング
し、ハロゲン系ガス（例えばＢｒ系ガス）を主反応ガス
に用いてトレンチ形成を行う。これにより、トレンチ形
成時におけるエッチング残渣の発生を低減できる。ま
た、予め基板内酸素濃度が１．３×１０18ｃｍ-3以下の
シリコン基板を用いてもよい。
想の形状に形成しかつエッチングにおける対酸化膜選択
比を大きくし、さらにエッチング残渣の発生を低減す
る。 【解決手段】 少なくともシリコン基板表面からトレン
チ底面に相当する深さまでの領域内において、酸化膜形
成前にシリコン基板内酸素濃度を１．３×１０18ｃｍ-3
以下として、酸化膜形成時に酸素析出物が生成されない
ようにする。具体的には、シリコン基板に水素アニール
処理を施して基板内酸素濃度を上記レベル以下に低減
し、その後酸化膜を形成し、この酸化膜をパターニング
し、ハロゲン系ガス（例えばＢｒ系ガス）を主反応ガス
に用いてトレンチ形成を行う。これにより、トレンチ形
成時におけるエッチング残渣の発生を低減できる。ま
た、予め基板内酸素濃度が１．３×１０18ｃｍ-3以下の
シリコン基板を用いてもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上にド
ライエッチングによって、素子分離やトレンチキャパシ
タ等に利用される溝を形成する半導体装置の製造方法に
関する。
ライエッチングによって、素子分離やトレンチキャパシ
タ等に利用される溝を形成する半導体装置の製造方法に
関する。
【０００２】
【従来の技術】通常、半導体基板、例えばシリコン基板
上に深溝や深孔等の溝（以下総称してトレンチと記す）
を形成する場合、図５に示すように、シリコン基板１０
上に熱酸化法で酸化膜１２を形成（図５（ａ））した
後、レジストパターンをマスクとして酸化膜１２のパタ
ーン形成を行い（図５（ｂ））、酸化膜１２をマスクに
ドライエッチング法で例えばＢｒガスやＢｒプラズマを
用いてトレンチ２０を形成（図５（ｃ））する。
上に深溝や深孔等の溝（以下総称してトレンチと記す）
を形成する場合、図５に示すように、シリコン基板１０
上に熱酸化法で酸化膜１２を形成（図５（ａ））した
後、レジストパターンをマスクとして酸化膜１２のパタ
ーン形成を行い（図５（ｂ））、酸化膜１２をマスクに
ドライエッチング法で例えばＢｒガスやＢｒプラズマを
用いてトレンチ２０を形成（図５（ｃ））する。
【０００３】トレンチ形成技術を確立するには、主にト
レンチ形状が最適な形状となること、対酸化膜選択比が
高いこと、そしてエッチング残渣が少ないという３つの
特性を同時に満足する加工技術が必要となる。
レンチ形状が最適な形状となること、対酸化膜選択比が
高いこと、そしてエッチング残渣が少ないという３つの
特性を同時に満足する加工技術が必要となる。
【０００４】まず、トレンチ形状としては、トレンチ形
成後に引き続いて行われる製造プロセス上（例えばトレ
ンチ内に形成される絶縁膜の被覆性の低下）や、作製さ
れたデバイスの特性上（例えばリーク電流の発生）等の
問題を防止するという理由により、トレンチの側面がわ
ずかにテーパー状に傾き、かつ滑らかで、底面のコーナ
ー部が丸みをもった形状が求められる。
成後に引き続いて行われる製造プロセス上（例えばトレ
ンチ内に形成される絶縁膜の被覆性の低下）や、作製さ
れたデバイスの特性上（例えばリーク電流の発生）等の
問題を防止するという理由により、トレンチの側面がわ
ずかにテーパー状に傾き、かつ滑らかで、底面のコーナ
ー部が丸みをもった形状が求められる。
【０００５】対酸化膜選択比とは、シリコンのエッチン
グ速度と、トレンチ加工時にエッチングマスクの役割を
なす酸化膜１２のエッチング速度との比を意味するもの
である。そして、図５（ｃ）に示したように、トレンチ
形成時にはシリコン基板１０だけでなくマスクである酸
化膜１２もエッチングされ、トレンチ２０の形成の進行
とともにこの酸化膜１２の膜厚は徐々に薄くなる。対酸
化膜選択比が小さい場合には、所定の深さまでシリコン
基板１０がエッチングされる前にマスクが無くなってし
まうという問題が発生する。従って、対酸化膜選択比が
十分大きなエッチング技術が求められる。
グ速度と、トレンチ加工時にエッチングマスクの役割を
なす酸化膜１２のエッチング速度との比を意味するもの
である。そして、図５（ｃ）に示したように、トレンチ
形成時にはシリコン基板１０だけでなくマスクである酸
化膜１２もエッチングされ、トレンチ２０の形成の進行
とともにこの酸化膜１２の膜厚は徐々に薄くなる。対酸
化膜選択比が小さい場合には、所定の深さまでシリコン
基板１０がエッチングされる前にマスクが無くなってし
まうという問題が発生する。従って、対酸化膜選択比が
十分大きなエッチング技術が求められる。
【０００６】次に、エッチング残渣であるが、このエッ
チング残渣は、トレンチ形成時に見られる特徴的なもの
として図６（ｂ）に示すような針状の残渣２２が知られ
ている。このような残渣２２の発生機構については、例
えばJ.Vac.Sci.Technol.B8 pp.1199に報告されており、
エッチング進行中に削られたマスク材やエッチング装置
の壁材、あるいはシリコンがエッチングされる際に生成
される反応生成物等（これらの材質は、全てシリコンよ
りもエッチングされ難いことが多い）がシリコン基板１
０のエッチング面に付着し、それらが局所的なマスクと
なることによると言われている。トレンチ底部１４にこ
のような残渣が生成されてしまうと、リーク電流の増加
や耐圧不良による装置の歩留りの低下という問題が起こ
る。
チング残渣は、トレンチ形成時に見られる特徴的なもの
として図６（ｂ）に示すような針状の残渣２２が知られ
ている。このような残渣２２の発生機構については、例
えばJ.Vac.Sci.Technol.B8 pp.1199に報告されており、
エッチング進行中に削られたマスク材やエッチング装置
の壁材、あるいはシリコンがエッチングされる際に生成
される反応生成物等（これらの材質は、全てシリコンよ
りもエッチングされ難いことが多い）がシリコン基板１
０のエッチング面に付着し、それらが局所的なマスクと
なることによると言われている。トレンチ底部１４にこ
のような残渣が生成されてしまうと、リーク電流の増加
や耐圧不良による装置の歩留りの低下という問題が起こ
る。
【０００７】従来、シリコンのドライエッチングは、フ
ッ素を含有するガス（以下Ｆ系ガスと記す）、塩素を含
有するガス（以下Ｃｌ系ガスと記す）、臭素を含有する
ガス（以下Ｂｒ系ガスと記す）等を主反応ガスに用いて
行われている。これらのハロゲン系ガスは、上述のトレ
ンチ形状及び対酸化膜選択比の観点より優れたエッチン
グガスであり、Ｆ系ガス、Ｃｌ系ガス、Ｂｒ系ガスの順
に良好なトレンチ形状及び大きな対酸化膜選択比が得ら
れ、近年では、特にＢｒ系ガスが主反応ガスとして広く
用いられている。
ッ素を含有するガス（以下Ｆ系ガスと記す）、塩素を含
有するガス（以下Ｃｌ系ガスと記す）、臭素を含有する
ガス（以下Ｂｒ系ガスと記す）等を主反応ガスに用いて
行われている。これらのハロゲン系ガスは、上述のトレ
ンチ形状及び対酸化膜選択比の観点より優れたエッチン
グガスであり、Ｆ系ガス、Ｃｌ系ガス、Ｂｒ系ガスの順
に良好なトレンチ形状及び大きな対酸化膜選択比が得ら
れ、近年では、特にＢｒ系ガスが主反応ガスとして広く
用いられている。
【０００８】
【発明が解決しようとする課題】しかしながら、これら
のハロゲン系ガスは、Ｆ系ガス、Ｃｌ系ガス、Ｂｒ系ガ
スの順でエッチング残渣量が増えるという問題がある。
のハロゲン系ガスは、Ｆ系ガス、Ｃｌ系ガス、Ｂｒ系ガ
スの順でエッチング残渣量が増えるという問題がある。
【０００９】また、特開平６−１６３４８１号公報で
は、Ｂｒ系ガスを主ガスに用いた場合に、適度な量のＳ
Ｆ6 を添加ガスとすることにより良好な形状を保ったま
まエッチング残渣量を低減できるということが報告され
ているが、その場合、ＳＦ6 の流量増加にともない対酸
化膜選択比が減少してしまい、より深いトレンチ形成に
は適応できないという問題が生じる。
は、Ｂｒ系ガスを主ガスに用いた場合に、適度な量のＳ
Ｆ6 を添加ガスとすることにより良好な形状を保ったま
まエッチング残渣量を低減できるということが報告され
ているが、その場合、ＳＦ6 の流量増加にともない対酸
化膜選択比が減少してしまい、より深いトレンチ形成に
は適応できないという問題が生じる。
【００１０】このため、上記の問題点を同時に解決し
て、理想的な形状と大きな対酸化膜選択比が得られ、し
かもエッチング残渣の少ないトレンチ形成方法の確立が
必要とされている。
て、理想的な形状と大きな対酸化膜選択比が得られ、し
かもエッチング残渣の少ないトレンチ形成方法の確立が
必要とされている。
【００１１】本発明は、上記課題を解決するためになさ
れ、半導体基板への溝の形成にあたり、所望の形状が得
られると共に大きな対酸化膜選択比が得られ、かつエッ
チング残渣の少ない極めて優れた半導体装置の製造方法
を提供することを目的とする。
れ、半導体基板への溝の形成にあたり、所望の形状が得
られると共に大きな対酸化膜選択比が得られ、かつエッ
チング残渣の少ない極めて優れた半導体装置の製造方法
を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の問題、特に、エッ
チング残渣の低減を図るために、まず、その生成機構に
ついて検討を行った。その結果、図６に示すようにシリ
コン基板１０内に存在する酸素析出物１６がシリコン基
板１０のエッチングの進行とともに表面に露出し（図６
（ａ））、さらにエッチングを続けるとこのような酸素
析出物１６が局所的なマスクとなることによりエッチン
グ残渣２２が生成される（図６（ｂ））という機構が支
配的であることがわかった。津屋英樹著「超ＬＳＩプロ
セス制御工学」p.174 （丸善）には、通常酸化膜形成時
に用いられる８００℃以上の熱処理によって基板内に酸
素析出物が生成することが記されている。また、Semico
nductor Silicon 1981 pp.756 (Electrochem.Society)
に報告されているように、析出物の密度は基板内の格子
間酸素濃度に依存し、酸素濃度が高いほど析出物の密度
が高くなることが知られている。
チング残渣の低減を図るために、まず、その生成機構に
ついて検討を行った。その結果、図６に示すようにシリ
コン基板１０内に存在する酸素析出物１６がシリコン基
板１０のエッチングの進行とともに表面に露出し（図６
（ａ））、さらにエッチングを続けるとこのような酸素
析出物１６が局所的なマスクとなることによりエッチン
グ残渣２２が生成される（図６（ｂ））という機構が支
配的であることがわかった。津屋英樹著「超ＬＳＩプロ
セス制御工学」p.174 （丸善）には、通常酸化膜形成時
に用いられる８００℃以上の熱処理によって基板内に酸
素析出物が生成することが記されている。また、Semico
nductor Silicon 1981 pp.756 (Electrochem.Society)
に報告されているように、析出物の密度は基板内の格子
間酸素濃度に依存し、酸素濃度が高いほど析出物の密度
が高くなることが知られている。
【００１３】これらのことを踏まえ、酸素析出物１６の
生成原因を調べたところ、酸素析出物１６はマスクとな
る酸化膜１２形成時に基板１０内の格子間酸素が析出す
ることにより生成されることがわかった。
生成原因を調べたところ、酸素析出物１６はマスクとな
る酸化膜１２形成時に基板１０内の格子間酸素が析出す
ることにより生成されることがわかった。
【００１４】そこで、本発明の半導体装置及びその製造
方法においては、半導体基板上に形成された酸化膜をマ
スクとして半導体基板に溝が形成される場合に、酸化膜
形成時に、少なくとも半導体基板表面から溝の底部まで
の領域における基板内酸素濃度を低く制御する、具体的
には１．３×１０18ｃｍ-3以下とすることを特徴とす
る。
方法においては、半導体基板上に形成された酸化膜をマ
スクとして半導体基板に溝が形成される場合に、酸化膜
形成時に、少なくとも半導体基板表面から溝の底部まで
の領域における基板内酸素濃度を低く制御する、具体的
には１．３×１０18ｃｍ-3以下とすることを特徴とす
る。
【００１５】基板内酸素濃度を低くするには、半導体基
板として、基板内酸素濃度が１．３×１０18ｃｍ-3以下
のＦＺ法（フローテングゾーン法もしくは浮遊帯域溶融
法）、引上法であるＣＺ法又は磁場中引上法であるＭＣ
Ｚ法によって形成された半導体基板を用いれば、これを
実現することが可能となる。
板として、基板内酸素濃度が１．３×１０18ｃｍ-3以下
のＦＺ法（フローテングゾーン法もしくは浮遊帯域溶融
法）、引上法であるＣＺ法又は磁場中引上法であるＭＣ
Ｚ法によって形成された半導体基板を用いれば、これを
実現することが可能となる。
【００１６】また、他の方法としては、半導体基板上に
熱酸化法で酸化膜を形成する工程と、この酸化膜をマス
クに半導体基板に溝を形成する工程と、を有する半導体
装置の製造方法であって、酸化膜形成時に、少なくとも
半導体基板表面から溝の底部までの領域における基板内
酸素濃度を１．３×１０18ｃｍ-3以下にすればよい。
熱酸化法で酸化膜を形成する工程と、この酸化膜をマス
クに半導体基板に溝を形成する工程と、を有する半導体
装置の製造方法であって、酸化膜形成時に、少なくとも
半導体基板表面から溝の底部までの領域における基板内
酸素濃度を１．３×１０18ｃｍ-3以下にすればよい。
【００１７】より具体的には、酸化膜形成前に、半導体
基板に水素アニール処理を行って基板内酸素濃度を上記
１．３×１０18ｃｍ-3以下に低減する。
基板に水素アニール処理を行って基板内酸素濃度を上記
１．３×１０18ｃｍ-3以下に低減する。
【００１８】このように、水素アニール等によって基板
内の酸素濃度を事後的に低減することとすれば、酸素濃
度の低い半導体基板を初めから使用しなくとも、また、
形成する溝の深さ等に個別に対応して基板内酸素濃度を
適切なレベルに低減することが容易となる。
内の酸素濃度を事後的に低減することとすれば、酸素濃
度の低い半導体基板を初めから使用しなくとも、また、
形成する溝の深さ等に個別に対応して基板内酸素濃度を
適切なレベルに低減することが容易となる。
【００１９】なお、溝（トレンチ）は、ハロゲン系ガス
を用いて半導体基板をエッチングして形成する。
を用いて半導体基板をエッチングして形成する。
【００２０】以上のように、少なくともシリコン基板１
０表面からトレンチ底面に相当する深さまでの領域内に
おいて酸素析出物が生成されないよう基板内酸素濃度の
制御を行った後、熱酸化膜を形成し、パターニングし、
これによりトレンチ形成を行うことによりエッチング残
渣の発生量を低減することができる。即ち、半導体基板
表面から溝底面に相当する深さまでの領域内において、
エッチング残渣のもととなる酸素析出物の生成が抑えら
れるため、エッチングによる溝形成時に発生するエッチ
ング残渣量を減少させることができる。
０表面からトレンチ底面に相当する深さまでの領域内に
おいて酸素析出物が生成されないよう基板内酸素濃度の
制御を行った後、熱酸化膜を形成し、パターニングし、
これによりトレンチ形成を行うことによりエッチング残
渣の発生量を低減することができる。即ち、半導体基板
表面から溝底面に相当する深さまでの領域内において、
エッチング残渣のもととなる酸素析出物の生成が抑えら
れるため、エッチングによる溝形成時に発生するエッチ
ング残渣量を減少させることができる。
【００２１】ハロゲン系ガスを主反応ガスとして用いて
半導体基板のエッチングを行うと共に、半導体基板内の
酸素濃度を制御することにより、微細な溝形成に不可欠
な上述の３つの課題を同時に解決して、理想的な形状と
大きな対酸化膜選択比が得られ、しかもエッチング残渣
の少ない溝製造方法を提供することができる。
半導体基板のエッチングを行うと共に、半導体基板内の
酸素濃度を制御することにより、微細な溝形成に不可欠
な上述の３つの課題を同時に解決して、理想的な形状と
大きな対酸化膜選択比が得られ、しかもエッチング残渣
の少ない溝製造方法を提供することができる。
【００２２】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。
図面を用いて説明する。
【００２３】図１は、シリコン基板内の酸素濃度とエッ
チング残渣密度との関係を示している。なお、図中縦軸
はトレンチ形成後におけるトレンチ底部１４（図５参
照）に発生したエッチング残渣密度（ｃｍ-2）、横軸は
シリコン基板内における熱酸化膜形成前における基板内
酸素濃度（×１０18ｃｍ-3）を示している。
チング残渣密度との関係を示している。なお、図中縦軸
はトレンチ形成後におけるトレンチ底部１４（図５参
照）に発生したエッチング残渣密度（ｃｍ-2）、横軸は
シリコン基板内における熱酸化膜形成前における基板内
酸素濃度（×１０18ｃｍ-3）を示している。
【００２４】図１において、基板として例えばＣＺ法
（引上法：チョクラルスキー法）によるシリコン基板
（いわゆるＣＺシリコン基板）を用い、図５に示したも
のと同様の工程により１０００℃という酸化温度で形成
した膜厚５００ｎｍの酸化膜１２をマスクとして、シリ
コン基板１０をエッチングした。そしてトレンチは、シ
リコン基板１０の表面より約６μｍの深さに形成した。
なお、トレンチの加工、即ちシリコン基板１０のエッチ
ングには、Ｂｒガスを主反応ガスとして用い、理想的な
加工形状と大きな対酸化膜選択比（２００以上）が得ら
れる条件とした。
（引上法：チョクラルスキー法）によるシリコン基板
（いわゆるＣＺシリコン基板）を用い、図５に示したも
のと同様の工程により１０００℃という酸化温度で形成
した膜厚５００ｎｍの酸化膜１２をマスクとして、シリ
コン基板１０をエッチングした。そしてトレンチは、シ
リコン基板１０の表面より約６μｍの深さに形成した。
なお、トレンチの加工、即ちシリコン基板１０のエッチ
ングには、Ｂｒガスを主反応ガスとして用い、理想的な
加工形状と大きな対酸化膜選択比（２００以上）が得ら
れる条件とした。
【００２５】図１より、エッチング残渣密度は、シリコ
ン基板内の酸素濃度に依存していることが明かであり、
少なくとも酸化膜１２形成前における基板内の酸素濃度
を１．３×１０18ｃｍ-3以下にすれば、エッチング残渣
密度を１．５×１０3 ｃｍ-2程度以下にでき、十分低い
レベルにその発生を抑制できる。
ン基板内の酸素濃度に依存していることが明かであり、
少なくとも酸化膜１２形成前における基板内の酸素濃度
を１．３×１０18ｃｍ-3以下にすれば、エッチング残渣
密度を１．５×１０3 ｃｍ-2程度以下にでき、十分低い
レベルにその発生を抑制できる。
【００２６】図２は、トレンチ形成後、シリコン基板
（ウエハ）表面を上方向から観察した結果であり、図２
（ａ）は基板内酸素濃度１．５５×１０18ｃｍ-3、図２
（ｂ）は、１．４×１０18ｃｍ-3、図２（ｃ）は１．３
×１０18ｃｍ-3、そして、図２（ｄ）は０．２×１０18
ｃｍ-3の酸素濃度の基板をそれぞれ使用している。ま
た、図２（ａ）〜（ｄ）は、図１の各点における基板内
酸素濃度の条件で発生したエッチング残渣２２を黒点で
概念的に示している。
（ウエハ）表面を上方向から観察した結果であり、図２
（ａ）は基板内酸素濃度１．５５×１０18ｃｍ-3、図２
（ｂ）は、１．４×１０18ｃｍ-3、図２（ｃ）は１．３
×１０18ｃｍ-3、そして、図２（ｄ）は０．２×１０18
ｃｍ-3の酸素濃度の基板をそれぞれ使用している。ま
た、図２（ａ）〜（ｄ）は、図１の各点における基板内
酸素濃度の条件で発生したエッチング残渣２２を黒点で
概念的に示している。
【００２７】図２からも明らかなように、基板内の酸素
濃度１．５５×１０18ｃｍ-3（図２（ａ）参照）、１．
４×１０18ｃｍ-3（図２（ｂ）参照）においては、酸化
膜（ＳｉＯ2 ）１２をマスクとして形成された深さ６μ
ｍのトレンチの底部１４に、極めて多くのエッチング残
渣２２が発生している。
濃度１．５５×１０18ｃｍ-3（図２（ａ）参照）、１．
４×１０18ｃｍ-3（図２（ｂ）参照）においては、酸化
膜（ＳｉＯ2 ）１２をマスクとして形成された深さ６μ
ｍのトレンチの底部１４に、極めて多くのエッチング残
渣２２が発生している。
【００２８】これに対し、基板内の酸素濃度１．３×１
０18ｃｍ-3（図２（ｃ）参照）、０．２×１０18ｃｍ-3
（図２（ｄ）参照）の場合には、ほとんどエッチング残
渣２２が発生していない。なお、図２（ｄ）において用
いたシリコン基板は、基板内の酸素濃度をその製造時に
制御可能な磁場中引上法（ＭＣＺ法：Magnetic fieldap
plied Czochralski crystal growth method）によって
製造されたシリコン基板、いわゆるＭＣＺシリコン基板
である。
０18ｃｍ-3（図２（ｃ）参照）、０．２×１０18ｃｍ-3
（図２（ｄ）参照）の場合には、ほとんどエッチング残
渣２２が発生していない。なお、図２（ｄ）において用
いたシリコン基板は、基板内の酸素濃度をその製造時に
制御可能な磁場中引上法（ＭＣＺ法：Magnetic fieldap
plied Czochralski crystal growth method）によって
製造されたシリコン基板、いわゆるＭＣＺシリコン基板
である。
【００２９】［酸素濃度制御方法］次に、基板内の酸素
濃度を上述の１．３×１０18ｃｍ-3以下に制御する方法
について説明する。
濃度を上述の１．３×１０18ｃｍ-3以下に制御する方法
について説明する。
【００３０】（方法１）まず、一般的に用いられるＣＺ
法によるシリコン基板では、含有酸素濃度が例えば１．
５５×１０18ｃｍ-3とエッチング残渣の発生を十分防止
できないレベルである場合が多い。
法によるシリコン基板では、含有酸素濃度が例えば１．
５５×１０18ｃｍ-3とエッチング残渣の発生を十分防止
できないレベルである場合が多い。
【００３１】そこで、この含有酸素を除去する為に、本
実施形態は、酸素濃度が１．３×１０18ｃｍ-3以上のＣ
Ｚシリコン基板を用い、例えば８００℃〜１０００℃程
度の熱酸化による酸化膜１２形成前において、水素アニ
ール処理を行うこととした。この水素アニール処理によ
り、少なくともシリコン基板１０表面からトレンチ底部
１４に相当する深さまでの領域内における酸素濃度を
１．３×１０18ｃｍ-3以下にするのである。
実施形態は、酸素濃度が１．３×１０18ｃｍ-3以上のＣ
Ｚシリコン基板を用い、例えば８００℃〜１０００℃程
度の熱酸化による酸化膜１２形成前において、水素アニ
ール処理を行うこととした。この水素アニール処理によ
り、少なくともシリコン基板１０表面からトレンチ底部
１４に相当する深さまでの領域内における酸素濃度を
１．３×１０18ｃｍ-3以下にするのである。
【００３２】水素アニール条件としては、例えば、１１
５０℃で２時間という条件を用いればよい。酸素濃度が
１．５５×１０18ｃｍ-3以上のＣＺシリコン基板に対
し、本条件で水素アニール処理を行うと、シリコン基板
表面から深さ約２０μｍの領域内の酸素濃度を５×１０
17ｃｍ-3以下に減少させることができる。従って、図１
及び図２から明かなように、エッチング残渣を十分低い
レベルにすることができる。
５０℃で２時間という条件を用いればよい。酸素濃度が
１．５５×１０18ｃｍ-3以上のＣＺシリコン基板に対
し、本条件で水素アニール処理を行うと、シリコン基板
表面から深さ約２０μｍの領域内の酸素濃度を５×１０
17ｃｍ-3以下に減少させることができる。従って、図１
及び図２から明かなように、エッチング残渣を十分低い
レベルにすることができる。
【００３３】次に、上記のように水素アニールを行うこ
とによりエッチング残渣の発生を抑制した場合における
実施結果を図３を用いて説明する。
とによりエッチング残渣の発生を抑制した場合における
実施結果を図３を用いて説明する。
【００３４】図３において、試料１は酸素濃度が１．５
５×１０18ｃｍ-3以上のＣＺシリコン基板を用い、図５
と同様の工程により、１０００℃の酸化温度で形成した
膜厚５００ｎｍの酸化膜１２をマスクとして、Ｂｒ系ガ
スを用いて深さ６μｍのトレンチを形成した試料であ
る。
５×１０18ｃｍ-3以上のＣＺシリコン基板を用い、図５
と同様の工程により、１０００℃の酸化温度で形成した
膜厚５００ｎｍの酸化膜１２をマスクとして、Ｂｒ系ガ
スを用いて深さ６μｍのトレンチを形成した試料であ
る。
【００３５】一方、試料２は、試料１と同様の酸素濃度
のシリコン基板に対し水素アニール処理を行った後、図
５と同様の工程により、１０００℃の酸化温度で形成し
た膜厚５００ｎｍの酸化膜１２をマスクとして、Ｂｒ系
ガスを用いて深さ６μｍのトレンチを形成した試料であ
る。図３の比較から明かなように、試料１では、エッチ
ング残渣密度が１．２×１０6 ｃｍ-2であるのに対し
て、試料２のエッチング残渣密度は、２．０×１０2 ｃ
ｍ-2程度である。従って、この結果から、酸化膜１２形
成前に水素アニール処理を行い、シリコン基板表面近傍
領域の酸素濃度を１．３×１０18ｃｍ-3以下にすること
により、エッチング残渣の生成を抑制できることがわか
る。なお、水素アニールの処理時間及び処理温度は、形
成されるトレンチの深さや、許容エッチング残渣密度に
応じて調整すればよい。なお、反対にこの方法によれ
ば、初めから含有酸素濃度の低い基板を用いなくとも、
製造プロセスに応じて必要な領域の基板内酸素濃度を低
くすることが容易である。
のシリコン基板に対し水素アニール処理を行った後、図
５と同様の工程により、１０００℃の酸化温度で形成し
た膜厚５００ｎｍの酸化膜１２をマスクとして、Ｂｒ系
ガスを用いて深さ６μｍのトレンチを形成した試料であ
る。図３の比較から明かなように、試料１では、エッチ
ング残渣密度が１．２×１０6 ｃｍ-2であるのに対し
て、試料２のエッチング残渣密度は、２．０×１０2 ｃ
ｍ-2程度である。従って、この結果から、酸化膜１２形
成前に水素アニール処理を行い、シリコン基板表面近傍
領域の酸素濃度を１．３×１０18ｃｍ-3以下にすること
により、エッチング残渣の生成を抑制できることがわか
る。なお、水素アニールの処理時間及び処理温度は、形
成されるトレンチの深さや、許容エッチング残渣密度に
応じて調整すればよい。なお、反対にこの方法によれ
ば、初めから含有酸素濃度の低い基板を用いなくとも、
製造プロセスに応じて必要な領域の基板内酸素濃度を低
くすることが容易である。
【００３６】（方法２）また、基板の酸素濃度を低減す
る他の方法としては、予め酸素濃度が１．３×１０18ｃ
ｍ-3以下のＣＺシリコン基板あるいはＭＣＺシリコン基
板を用いる方法が採用可能である。特にＭＣＺシリコン
基板は、基板製造時に含有酸素濃度を十分低いレベルに
制御、例えば、図２（ｄ）に示すように酸素濃度０．２
×１０18ｃｍ-3とすることが容易であり、エッチング残
渣濃度の低減に有効である。
る他の方法としては、予め酸素濃度が１．３×１０18ｃ
ｍ-3以下のＣＺシリコン基板あるいはＭＣＺシリコン基
板を用いる方法が採用可能である。特にＭＣＺシリコン
基板は、基板製造時に含有酸素濃度を十分低いレベルに
制御、例えば、図２（ｄ）に示すように酸素濃度０．２
×１０18ｃｍ-3とすることが容易であり、エッチング残
渣濃度の低減に有効である。
【００３７】なお、以上本実施形態においては、単結晶
シリコン基板に対し１０００℃で形成した単層の酸化膜
１２をマスクとして、Ｂｒ系ガスを主反応ガスに用いて
トレンチ形成を行う場合について説明した。しかし、マ
スクとしての酸化膜は、単層には限らず、例えば、下層
から順に酸化膜／窒化膜／ＣＶＤ熱酸化膜からなる多層
膜をマスクとして用いてもよい。
シリコン基板に対し１０００℃で形成した単層の酸化膜
１２をマスクとして、Ｂｒ系ガスを主反応ガスに用いて
トレンチ形成を行う場合について説明した。しかし、マ
スクとしての酸化膜は、単層には限らず、例えば、下層
から順に酸化膜／窒化膜／ＣＶＤ熱酸化膜からなる多層
膜をマスクとして用いてもよい。
【００３８】また、酸化膜１２の形成温度が８００℃以
上のいずれの温度の場合であっても対応可能である。
上のいずれの温度の場合であっても対応可能である。
【００３９】さらに、ＳＯＩ(Silicon On Insulator)
基板を用いる場合であっても、上記水素アニールを酸化
膜形成前に施す、あるいは酸素濃度が低濃度の基板を用
いる等により上記同様の効果が得られ、さらにエッチン
グ残渣低減の観点からは、トレンチ加工時にＣｌ系ガス
やＦ系ガス等のＢｒ系以外のハロゲン系ガスを主反応ガ
スに用いる場合にも同様に適用可能である。
基板を用いる場合であっても、上記水素アニールを酸化
膜形成前に施す、あるいは酸素濃度が低濃度の基板を用
いる等により上記同様の効果が得られ、さらにエッチン
グ残渣低減の観点からは、トレンチ加工時にＣｌ系ガス
やＦ系ガス等のＢｒ系以外のハロゲン系ガスを主反応ガ
スに用いる場合にも同様に適用可能である。
【００４０】以上説明したように本実施形態によれば、
図４に示すように、トレンチ底部１４にエッチング残渣
が発生することがなく、また、Ｂｒ系ガス等のハロゲン
系ガスを用いてシリコン基板１０をエッチングすること
により、トレンチ底部１４等のコーナ部を滑らかな形状
とでき、さらに対酸化膜選択比が大きいので所望の深さ
のトレンチを形成するまでの間に酸化膜１２が無くなっ
てしまう等の問題が発生しない。従って、本実施形態に
より、極めて高度なトレンチ製造技術を実現することが
可能としている。
図４に示すように、トレンチ底部１４にエッチング残渣
が発生することがなく、また、Ｂｒ系ガス等のハロゲン
系ガスを用いてシリコン基板１０をエッチングすること
により、トレンチ底部１４等のコーナ部を滑らかな形状
とでき、さらに対酸化膜選択比が大きいので所望の深さ
のトレンチを形成するまでの間に酸化膜１２が無くなっ
てしまう等の問題が発生しない。従って、本実施形態に
より、極めて高度なトレンチ製造技術を実現することが
可能としている。
【図１】 本発明の実施形態における基板内酸素濃度と
エッチング残渣密度との関係を示す図である。
エッチング残渣密度との関係を示す図である。
【図２】 異なる酸素濃度を有するシリコン基板を用い
て作成したトレンチに発生したエッチング残渣を概念的
に示す図である。
て作成したトレンチに発生したエッチング残渣を概念的
に示す図である。
【図３】 従来の方法によって製造された試料１と本実
施形態の方法によって製造された試料２のエッチング残
渣密度の比較例を示す図である。
施形態の方法によって製造された試料２のエッチング残
渣密度の比較例を示す図である。
【図４】 本発明の実施形態によって製造したトレンチ
の状態を示す断面図である。
の状態を示す断面図である。
【図５】 従来のトレンチ形成工程を示す図である。
【図６】 エッチング残渣の発生模式を示す図である。
１０ シリコン基板、１２ 酸化膜、１４ トレンチ底
部、１６ 酸素析出物、２０ トレンチ、２２ エッチ
ング残渣。
部、１６ 酸素析出物、２０ トレンチ、２２ エッチ
ング残渣。
Claims (5)
- 【請求項１】 半導体基板上に形成された酸化膜をマス
クとして前記半導体基板に溝が形成される半導体装置で
あって、 前記酸化膜形成時における少なくとも前記半導体基板表
面から前記溝の底部までの領域における基板内酸素濃度
が１．３×１０18ｃｍ-3以下の半導体基板を用いて前記
溝を形成することを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記半導体基板は、浮遊帯域溶融法であるＦＺ法、ＣＺ
法または磁場中引上法であるＭＣＺ法によって形成され
た基板内酸素濃度が１．３×１０18ｃｍ-3以下の半導体
基板であることを特徴とする半導体装置。 - 【請求項３】 半導体基板上に熱酸化法で酸化膜を形成
する工程と、 前記酸化膜をマスクに前記半導体基板に溝を形成する工
程と、を有する半導体装置の製造方法であって、 前記酸化膜形成時に、少なくとも前記半導体基板表面か
ら前記溝の底部までの領域における基板内酸素濃度を
１．３×１０18ｃｍ-3以下にすることを特徴とする半導
体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、 前記酸化膜形成前に、前記半導体基板に水素アニール処
理を行う工程を有し、この水素アニール処理によって、
少なくとも前記半導体基板表面から前記溝の底部まで領
域における基板内酸素濃度を１．３×１０18ｃｍ-3以下
にすることを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項３または４のいずれかに記載の半
導体装置の製造方法において、 前記溝は、ハロゲン系ガスを用いて前記半導体基板をエ
ッチングして形成することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6808596A JPH09260312A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6808596A JPH09260312A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260312A true JPH09260312A (ja) | 1997-10-03 |
Family
ID=13363560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6808596A Pending JPH09260312A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260312A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044088A (ja) * | 1999-06-17 | 2001-02-16 | Intersil Corp | 自立型超薄型シリコンウェハの製造方法 |
| JP2004077922A (ja) * | 2002-08-20 | 2004-03-11 | Ricoh Opt Ind Co Ltd | 三次元構造物品及びその製造方法、並びにアレー型多心光コネクタ |
| US6936484B2 (en) | 1998-10-16 | 2005-08-30 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Method of manufacturing semiconductor device and semiconductor device |
-
1996
- 1996-03-25 JP JP6808596A patent/JPH09260312A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936484B2 (en) | 1998-10-16 | 2005-08-30 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Method of manufacturing semiconductor device and semiconductor device |
| JP2001044088A (ja) * | 1999-06-17 | 2001-02-16 | Intersil Corp | 自立型超薄型シリコンウェハの製造方法 |
| JP2004077922A (ja) * | 2002-08-20 | 2004-03-11 | Ricoh Opt Ind Co Ltd | 三次元構造物品及びその製造方法、並びにアレー型多心光コネクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079011B2 (ja) | 分離部材を形成する方法 | |
| EP0111774B1 (en) | Method of manufacturing a minimum bird's beak recessed oxide isolation structure | |
| EP0428283B1 (en) | Method for local oxidation of silicon | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPS58204538A (ja) | 集積回路を含む基板上に金属ケイ化物・ポリシリコン二重層の構造を作る方法 | |
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| US4380865A (en) | Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation | |
| US4460435A (en) | Patterning of submicrometer metal silicide structures | |
| JP2870054B2 (ja) | 半導体装置の製造方法 | |
| US4494303A (en) | Method of making dielectrically isolated silicon devices | |
| EP0964444A2 (en) | Semiconductors having denuded zones | |
| US6444541B1 (en) | Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step | |
| KR100401348B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US6249035B1 (en) | LOCOS mask for suppression of narrow space field oxide thinning and oxide punch through effect | |
| JPH09260312A (ja) | 半導体装置及び半導体装置の製造方法 | |
| EP0189795B1 (en) | Oxygen-impervious pad structure on a semiconductor substrate | |
| US4133925A (en) | Planar silicon-on-sapphire composite | |
| US4635344A (en) | Method of low encroachment oxide isolation of a semiconductor device | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH0969526A (ja) | 半導体装置の製造方法 | |
| JPS63124419A (ja) | ドライエツチング方法 | |
| JPH0468770B2 (ja) | ||
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| JPH0410739B2 (ja) | ||
| JP3104388B2 (ja) | ドライエッチング方法 |