JP3079011B2 - 分離部材を形成する方法 - Google Patents

分離部材を形成する方法

Info

Publication number
JP3079011B2
JP3079011B2 JP07159235A JP15923595A JP3079011B2 JP 3079011 B2 JP3079011 B2 JP 3079011B2 JP 07159235 A JP07159235 A JP 07159235A JP 15923595 A JP15923595 A JP 15923595A JP 3079011 B2 JP3079011 B2 JP 3079011B2
Authority
JP
Japan
Prior art keywords
layer
oxide
nitride
forming
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07159235A
Other languages
English (en)
Other versions
JPH0846029A (ja
Inventor
ポウル・マーティン・ファヘイ
アーウィン・ハマール
ハーバート・レイ・ホー
ムツオ・モリカド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0846029A publication Critical patent/JPH0846029A/ja
Application granted granted Critical
Publication of JP3079011B2 publication Critical patent/JP3079011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明の分野は、トレンチ内部上
の誘電体層を含む、トレンチ分離集積回路処理の分野で
ある。
【０００２】
【従来の技術】トレンチによって分離された集積回路に
おいて、よく知られた問題は、シリコン基板上のトレン
チ内の誘電体充填材によって引き起こされる応力の問題
である。米国特許第４６３１８０３号明細書は、応力を
緩和するために用いられる１組の異なるライナ（ｌｉｎ
ｅｒ）を開示している。１つの例は、酸化物−窒化物
（ＯＮ）層であり、他の例は、酸化物−窒化物−酸化物
（ＯＮＯ）の３層である。種々の文献は、２０〜４５ｎ
ｍの範囲の厚い酸化物層および３０〜６０ｎｍの範囲の
比較的厚い窒化物層を開示している。他の文献であるＩ
ＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒ
ｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．３７，Ｎｏ．５，Ｍａ
ｙ １９９０におけるＳ．Ｒ．Ｓｔｉｆｆｌｅｒらの
“Ｏｘｉｄａｔｉｏｎ−Ｉｎｄｕｃｅｄ Ｄｅｆｅｃｔ
Ｇｅｎｅｒａｔｉｏｎ ｉｎ Ａｄｖａｎｃｅｄ Ｄ
ＲＡＭ Ｓｔｒｕｃｔｕｒｅｓ”は、厚さ７ｎｍの比較
的薄い窒化物層を開示している。
【０００３】
【発明が解決しようとする課題】従来技術における種々
の窒化物ライナに関する問題は、熱リン酸エッチング液
に浸漬させて、ウエハを覆う保護用のパッド窒化物をウ
エハ表面からエッチング除去する際に、リン酸が、窒化
物ライナの上端部分もエッチング除去してリセス（窪
み）を形成し、ギャップを露出させるということである
（後述する図５に記載のリセス３２’）。このリセス
は、フッ化水素酸による次のエッチング・プロセスによ
って、容認できないほど大きな空隙に拡大して電気特性
に悪影響を及ぼす傾向を有する。本発明の主な目的は、
電気特性に影響を及ぼす窒化物ライナのリセスの形成を
抑制できる埋め込み酸化物の分離部材を形成する方法を
提供することである。
【０００４】
【課題を解決するための手段】本発明は、シリコン層表
面上の保護被膜である少なくとも窒化物層中のマスク開
口を介して反応性イオンエッチングでシリコン層内に分
離トレンチを形成する工程と、少なくとも前記トレンチ
の内壁を含む露出表面上に５ｎｍ未満の薄い窒化物層を
コンフォーマル形状に形成してトレンチ内壁を前記薄い
窒化物ライナで裏打ちする工程と、前記トレンチを充填
するのに十分な厚さの酸化物層を露出表面上にＣＶＤ法
で形成する工程と、該ＣＶＤ酸化物層を平坦化して前記
窒化物層の少なくとも１つの層を露出する工程と、リン
酸雰囲気に曝して前記窒化物層を選択的にエッチング除
去する工程とより成る、埋め込み酸化物の分離部材を形
成する方法である。本発明では、窒化物ライナの膜厚を
５ｎｍ未満の極端に薄い厚さにすると、後述する図４に
図示のように、リン酸エッチング液によるパッド窒化物
層の除去プロセスにおいて窒化物ライナにリセスが形成
し難くなることが分かった。
【０００５】本発明の特徴は、従来のアルゴン・アニー
ルよりもさらに低い温度、例えば、約８００℃の温度で
トレンチ酸化物充填材の高密度化のための高温酸化アニ
ール（湿式酸化）を行うことである。
【０００６】
【実施例】図１には、厚さ約８ｎｍの通常のパッド酸化
物ライナ２０と厚さ約１５０ｎｍの通常のパッド窒化物
層３０とを有する基板（またはエピタキシャル層）１０
の一部分が示されている。通常の反応性イオンエッチン
グ処理（ＣＦ4 −ＣＨＦ3−Ａｒ）は、酸化物および窒
化物をエッチングし、約０．１〜１μｍの図示する深さ
まで分離トレンチ５０を切り出す。熱酸化工程は、表面
を安定させるため約２０ｎｍの標準厚さを有する、図に
太線で示される熱酸化物（ＳｉＯ2 ）の薄層５２を形成
する。当業者は、トレンチの上隅および下隅が、酸化処
理によって作り出される応力によって引き起こされる結
晶欠陥を受けやすいことを十分に理解している。窒化物
（Ｓｉ3 Ｎ4 ）および／または酸化物の層の形成を含
む、応力を緩和する多くの方法が試みられている。
【０００７】従来技術が有している問題は、パッド窒化
物３０が熱リン酸を用いる通常の除去処理で除去される
とき、リン酸が窒化物トレンチ・ライナに沿って下方へ
浸透し、リセスを形成することである。そのような問題
は、リセス３２′を表す図５に説明されており、リセス
３２′は、次のエッチング工程でトレンチ内の酸化物充
填材６０と酸化物ライナ５２をエッチングにさらすので
容認できない。通常のフッ化水素酸への浸漬が用いられ
るときは、リセス３２′は拡大し、最終的にトレンチ充
填材内に容認できない大きな空隙を作るであろう。
【０００８】図２は、７７０℃で２分間、ＮＨ3 ：Ｓｉ
Ｈ2 Ｃｌ2 が１０：１のフローを用いて、２００ｍＴｏ
ｒｒの圧力で４ｎｍのＬＰＣＶＤ窒化物層３２を堆積す
る本発明による工程の結果を示している。当業者は、パ
ラメータを変更し、例えば温度（８００℃未満）、フロ
ーレート等を変えることによって、容易に状況に適合さ
せることができるであろう。好適な実施例は、窒化物ラ
イナの厚さを良好に制御するために、例えば７２０℃の
低い堆積温度を用いている。以下に説明するように、そ
のような層は、上述したリセスの問題に影響されないこ
とが分かった。
【０００９】図３には、５５０ｎｍのＴＥＯＳ（テトラ
・エチル・オルト・シリケート）酸化物を堆積して得ら
れる酸化物充填材６０と、この酸化をアニールし高密度
化する工程が示されている。堆積工程では、まず、ＴＥ
ＯＳ酸化物を、トレンチを充填するのに十分な厚さに堆
積し、窒化物ライナ３２の表面に堆積したＴＥＯＳ酸化
物は、エッチングまたは公知平坦化技術により除去し、
図３に示すように窒化物層３２を露出させる。高密度化
工程は、８００℃の温度での高温（ｐｙｒｏｇｅｎｉ
ｃ）酸化アニール（酸化状態中のアニールを意味する湿
式酸化）として実施される。酸化物充填材６０の高密度
化において、この温度での湿式酸化アニールの結果は、
１０００℃のアルゴン雰囲気中の従来のアニール工程の
結果と比較される。フッ化水素酸のエッチング抵抗は、
アルゴン中でアニールされた酸化物と同じである。低い
温度を用いることは、基板上の熱負荷を減少させ、それ
ゆえ、前に注入され、または拡散されたドーパントの拡
散広がりは、かなり減少するという重要な利点を持って
いる。酸化アニールは、充填されたトレンチを酸化する
ことによって生じる応力のために、従来技術では実施さ
れなかった。窒化物ライナ３２が完全でないならば、酸
素は、トレンチ物質とライナ内のすべてのホールとを介
して基板内に拡散し、窒化物ライナの背後で酸化を起こ
して結果的に応力を増大させる。本発明の有利な特徴
は、トレンチ周辺にいかなる結晶欠陥の発生も検出する
ことなく、種々の酸化工程が反復できることである。上
述の条件の下で形成された厚さ３ｎｍの窒化物ライナ
は、ライナの背後の基板の酸化を許してしまうことが分
かった。
【００１０】本発明の追加の利点は、酸素雰囲気が、誘
電体から不所望な不純物を追い出すのに有効であること
である。例えば、便利なトレンチ充填処理は、Ｋ．Ｆｕ
ｊｉｎｏらのＪ．Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓ
ｏｃ．Ｖｏｌ．１３７，ｐ．２８８３，１９９０に開示
されたオゾン支援ＴＥＯＳ処理であり、その処理の間に
かなりの量のフッ素が酸化物と混合される。湿式酸化工
程は、アルゴン・アニールではそうではないのだが、容
易にフッ素を取り除く。
【００１１】図４には、パッド窒化物およびパッド酸化
物の除去処理後の同じ酸化物充填材６０を示している。
窒化物ライナ３２は、基板表面と同じ高さで示されてい
る。７ｎｍのライナが、１６５℃で通常の熱リン酸浴槽
において１０ｎｍ／分のエッチング・レイトを持つが、
４ｎｍの例示層は、リセスを全く検出することなく標準
の２５分のオーバエッチングに耐えることが分かった。
【００１２】この改良の結果、浅いトレンチを形成する
ための処理窓と応力の量とは、かなり増大した。当業者
は、本発明の概念を保持しながら、多くのパラメータを
変えることがでることを容易に理解するであろう。
【００１３】
【発明の効果】以上説明したように本発明のトレンチ分
離を形成する方法は、５ｎｍ未満の厚さのライナを用い
ることによってトレンチ充填材内に容認できない空隙を
もたらす窒化物ライナの処理の問題を解決する。８００
℃における高温酸化物アニールによるトレンチ酸化物充
填材の高密度化工程は、不純物を追い出し、従来の１０
００℃のアルゴン・アニールと同じ密度を達成するばか
りでななく、熱負荷をかなり減少させる。
【図面の簡単な説明】
【図１】本発明によるトレンチの部分断面図である。
【図２】製造工程でのトレンチを示す図である。
【図３】製造工程でのトレンチを示す図である。
【図４】製造工程でのトレンチを示す図である。
【図５】従来のトレンチの断面図である。
【符号の説明】
１０ 基板 ２０ パッド酸化物ライナ ３０ パッド窒化物層 ３２ 窒化物ライナ ３２′ リセス ５０ 分離トレンチ ５２ 酸化物ライナ ６０ トレンチ酸化物充填材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アーウィン・ハマール アメリカ合衆国 ニューヨーク州 スト ームヴィル サニー レーン 109 (72)発明者 ハーバート・レイ・ホー アメリカ合衆国 ニューヨーク州 ワシ ントンヴィル バーネット ウェイ ７ (72)発明者 ムツオ・モリカド アメリカ合衆国 ニューヨーク州 フィ ッシュキル ルート 52 フィッシュキ ル グレン ５ビー (56)参考文献 特開 昭63−81943（ＪＰ，Ａ) 特開 昭59−90942（ＪＰ，Ａ) 特開 昭56−133846（ＪＰ，Ａ) 特開 平１−241827（ＪＰ，Ａ) 特開 平４−120733（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 - 21/765

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路のシリコン層内に埋め込まれた分
    離部材を形成する方法において、 シリコン層の上面に窒化物層を含む保護層を堆積する工
    程と、 前記保護層をエッチングして、１組の分離マスク開口を
    形成する工程と、前記シリコン層を 前記１組の分離マスク開口を介して反
    応性イオンエッチングして、１組の分離トレンチを形成
    する工程と、少なくとも前記トレンチの内壁に沿って ５ｎｍ未満の厚
    さを有する窒化物のコンフォーマル層を形成する工程
    と、 前記１組の分離トレンチを充填するのに十分な厚さの酸
    化物層をＣＶＤにより堆積する工程と、前記窒化物の少なくとも１つの層が露出するまで前記酸
    化物層を平坦化する工程と、 リン酸雰囲気に曝して前記窒化物層を選択的に除去する
    工程と、 を含む分離部材を形成する方法。
  2. 【請求項２】前記酸化物層を堆積する工程の次に、該堆
    積酸化物層を高温酸化アニールする工程が続く請求項１
    記載の分離部材を形成する方法。
  3. 【請求項３】前記高温酸化アニール工程を実質的に８０
    ０℃の温度で実施する請求項２記載の分離部材を形成す
    る方法。
  4. 【請求項４】前記酸化物層を堆積する工程がオゾン支援
    ＴＥＯＳ堆積であり、前記高温酸化アニール工程が前記
    酸化物層からフッ素を追い出す請求項２または３記載の
    分離部材を形成する方法。
  5. 【請求項５】前記窒化物のコンフォーマル層を堆積する
    工程の前に、前記トレンチ内壁に酸化物の薄層を熱成長
    させる工程が先行する請求項１記載の分離部材を形成す
    る方法。
JP07159235A 1994-06-29 1995-06-26 分離部材を形成する方法 Expired - Fee Related JP3079011B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US268378 1994-06-29
US08/268,378 US5447884A (en) 1994-06-29 1994-06-29 Shallow trench isolation with thin nitride liner

Publications (2)

Publication Number Publication Date
JPH0846029A JPH0846029A (ja) 1996-02-16
JP3079011B2 true JP3079011B2 (ja) 2000-08-21

Family

ID=23022734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07159235A Expired - Fee Related JP3079011B2 (ja) 1994-06-29 1995-06-26 分離部材を形成する方法

Country Status (4)

Country Link
US (1) US5447884A (ja)
EP (1) EP0690493B1 (ja)
JP (1) JP3079011B2 (ja)
DE (1) DE69504252T2 (ja)

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5652176A (en) * 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
KR0151051B1 (ko) * 1995-05-30 1998-12-01 김광호 반도체장치의 절연막 형성방법
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5985735A (en) * 1995-09-29 1999-11-16 Intel Corporation Trench isolation process using nitrogen preconditioning to reduce crystal defects
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5706164A (en) * 1996-07-17 1998-01-06 Vangaurd International Semiconductor Corporation Method of fabricating high density integrated circuits, containing stacked capacitor DRAM devices, using elevated trench isolation and isolation spacers
US5923991A (en) * 1996-11-05 1999-07-13 International Business Machines Corporation Methods to prevent divot formation in shallow trench isolation areas
US6114741A (en) * 1996-12-13 2000-09-05 Texas Instruments Incorporated Trench isolation of a CMOS structure
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
CN1112727C (zh) * 1997-02-18 2003-06-25 株式会社日立制作所 半导体器件及其制造工艺
TW388100B (en) * 1997-02-18 2000-04-21 Hitachi Ulsi Eng Corp Semiconductor deivce and process for producing the same
US6097076A (en) * 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
JPH10289946A (ja) * 1997-04-14 1998-10-27 Toshiba Corp 半導体装置の製造方法
US6121552A (en) * 1997-06-13 2000-09-19 The Regents Of The University Of Caliofornia Microfabricated high aspect ratio device with an electrical isolation trench
US6555484B1 (en) 1997-06-19 2003-04-29 Cypress Semiconductor Corp. Method for controlling the oxidation of implanted silicon
KR100230425B1 (ko) * 1997-06-20 1999-11-15 윤종용 보이드를 갖는 트렌치 소자분리막 형성방법
KR100444314B1 (ko) * 1997-06-30 2004-11-03 주식회사 하이닉스반도체 반도체소자제조방법
FR2766012B1 (fr) 1997-07-08 2001-01-19 France Telecom Procede de minimisation de l'effet de coin par densification de la couche isolante
US6057209A (en) * 1997-07-10 2000-05-02 Advanced Micro Devices, Inc. Semiconductor device having a nitrogen bearing isolation region
KR100230431B1 (ko) * 1997-07-25 1999-11-15 윤종용 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
US6132631A (en) * 1997-08-08 2000-10-17 Applied Materials, Inc. Anisotropic silicon nitride etching for shallow trench isolation in an high density plasma system
US6087243A (en) * 1997-10-21 2000-07-11 Advanced Micro Devices, Inc. Method of forming trench isolation with high integrity, ultra thin gate oxide
KR100446286B1 (ko) * 1997-10-22 2004-10-14 삼성전자주식회사 반도체장치의 트렌치 소자분리방법
KR100244299B1 (ko) * 1997-12-13 2000-03-02 김영환 반도체소자의 격리영역 및 그 형성방법
US6008109A (en) * 1997-12-19 1999-12-28 Advanced Micro Devices, Inc. Trench isolation structure having a low K dielectric encapsulated by oxide
US6140691A (en) * 1997-12-19 2000-10-31 Advanced Micro Devices, Inc. Trench isolation structure having a low K dielectric material isolated from a silicon-based substrate
US5882983A (en) * 1997-12-19 1999-03-16 Advanced Micro Devices, Inc. Trench isolation structure partially bound between a pair of low K dielectric structures
US6960818B1 (en) * 1997-12-30 2005-11-01 Siemens Aktiengesellschaft Recessed shallow trench isolation structure nitride liner and method for making same
US6153478A (en) * 1998-01-28 2000-11-28 United Microelectronics Corp. STI process for eliminating kink effect
GB9801655D0 (en) 1998-01-28 1998-03-25 Trikon Equip Ltd Method and apparatus for treating a substrate
KR100275908B1 (ko) * 1998-03-02 2000-12-15 윤종용 집적 회로에 트렌치 아이솔레이션을 형성하는방법
US6727569B1 (en) 1998-04-21 2004-04-27 Advanced Micro Devices, Inc. Method of making enhanced trench oxide with low temperature nitrogen integration
TW383451B (en) * 1998-05-05 2000-03-01 United Microelectronics Corp Manufacturing method for shallow trench isolation structure
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US5880006A (en) * 1998-05-22 1999-03-09 Vlsi Technology, Inc. Method for fabrication of a semiconductor device
EP0959496B1 (en) * 1998-05-22 2006-07-19 Applied Materials, Inc. Methods for forming self-planarized dielectric layer for shallow trench isolation
US6165869A (en) * 1998-06-11 2000-12-26 Chartered Semiconductor Manufacturing, Ltd. Method to avoid dishing in forming trenches for shallow trench isolation
KR100286736B1 (ko) 1998-06-16 2001-04-16 윤종용 트렌치 격리 형성 방법
US6759306B1 (en) * 1998-07-10 2004-07-06 Micron Technology, Inc. Methods of forming silicon dioxide layers and methods of forming trench isolation regions
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US6221785B1 (en) * 1998-09-17 2001-04-24 Winbond Electronics Corporation Method for forming shallow trench isolations
KR100297737B1 (ko) * 1998-09-24 2001-11-01 윤종용 반도체소자의 트렌치 소자 분리 방법
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6218720B1 (en) 1998-10-21 2001-04-17 Advanced Micro Devices, Inc. Semiconductor topography employing a nitrogenated shallow trench isolation structure
US5960299A (en) * 1998-10-28 1999-09-28 United Microelectronics Corp. Method of fabricating a shallow-trench isolation structure in integrated circuit
US6127215A (en) * 1998-10-29 2000-10-03 International Business Machines Corp. Deep pivot mask for enhanced buried-channel PFET performance and reliability
US6197658B1 (en) * 1998-10-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Sub-atmospheric pressure thermal chemical vapor deposition (SACVD) trench isolation method with attenuated surface sensitivity
US6225171B1 (en) 1998-11-16 2001-05-01 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process for reduced for junction leakage
US6080637A (en) * 1998-12-07 2000-06-27 Taiwan Semiconductor Manufacturing Company Shallow trench isolation technology to eliminate a kink effect
US6204146B1 (en) * 1998-12-10 2001-03-20 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6180467B1 (en) * 1998-12-15 2001-01-30 United Microelectronics Corp. Method of fabricating shallow trench isolation
JP3955404B2 (ja) * 1998-12-28 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US6010948A (en) * 1999-02-05 2000-01-04 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process employing a BPSG trench fill
US6358796B1 (en) 1999-04-15 2002-03-19 Taiwan Semiconductor Manufacturing Company Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation
KR100319620B1 (ko) * 1999-05-10 2002-01-05 김영환 반도체 소자의 격리구조 및 그 제조방법
KR100366619B1 (ko) * 1999-05-12 2003-01-09 삼성전자 주식회사 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
US6180490B1 (en) 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
KR100325610B1 (ko) * 1999-05-27 2002-02-25 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
US6350662B1 (en) 1999-07-19 2002-02-26 Taiwan Semiconductor Manufacturing Company Method to reduce defects in shallow trench isolations by post liner anneal
US7253047B2 (en) * 1999-09-01 2007-08-07 Micron Technology, Inc. Semiconductor processing methods of forming transistors, semiconductor processing methods of forming dynamic random access memory circuitry, and related integrated circuitry
KR100327604B1 (ko) * 1999-09-22 2002-03-07 윤종용 트렌치 격리영역 형성방법
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6207513B1 (en) * 1999-11-02 2001-03-27 Infineon Technologies North America Corp. Spacer process to eliminate corner transistor device
JP2001144170A (ja) 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100564988B1 (ko) * 1999-12-22 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
US6348394B1 (en) 2000-05-18 2002-02-19 International Business Machines Corporation Method and device for array threshold voltage control by trapped charge in trench isolation
JP2002043408A (ja) 2000-07-28 2002-02-08 Nec Kansai Ltd 半導体装置の製造方法
US6817903B1 (en) * 2000-08-09 2004-11-16 Cypress Semiconductor Corporation Process for reducing leakage in an integrated circuit with shallow trench isolated active areas
US8030172B1 (en) 2000-09-12 2011-10-04 Cypress Semiconductor Corporation Isolation technology for submicron semiconductor devices
JP4346228B2 (ja) * 2000-09-21 2009-10-21 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100346842B1 (ko) * 2000-12-01 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
US6335259B1 (en) * 2001-02-22 2002-01-01 Macronix International Co., Ltd. Method of forming shallow trench isolation
KR100407567B1 (ko) 2001-04-10 2003-12-01 삼성전자주식회사 덴트 없는 트렌치 격리 형성 방법
US7267037B2 (en) 2001-05-05 2007-09-11 David Walter Smith Bidirectional singulation saw and method
MY143399A (en) 2001-07-09 2011-05-13 Avantor Performance Mat Inc Microelectronic cleaning compositons containing ammonia-free fluoride salts for selective photoresist stripping and plasma ash residue cleaning
KR100428768B1 (ko) * 2001-08-29 2004-04-30 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
US6541351B1 (en) * 2001-11-20 2003-04-01 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
US6740592B1 (en) 2001-12-03 2004-05-25 Taiwan Semiconductor Manufacturing Company Shallow trench isolation scheme for border-less contact process
JP2003273206A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置
KR100829366B1 (ko) * 2002-12-05 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 및 트렌치 형성 방법
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US20050285140A1 (en) * 2004-06-23 2005-12-29 Chih-Hsin Ko Isolation structure for strained channel transistors
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7078742B2 (en) 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US7301206B2 (en) * 2003-08-01 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7071052B2 (en) 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
DE102004024105B4 (de) * 2003-10-31 2011-02-10 Qimonda Ag Verfahren zum Einbringen eines Grabens in ein Halbleitersubstrat sowie zum Aufbringen einer Deckschicht
US7547646B2 (en) * 2003-10-31 2009-06-16 Infineon Technologies Ag Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US7888201B2 (en) * 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
DE10352730B4 (de) * 2003-11-06 2007-01-11 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterbauelement mit verspanntem aktiven Gebiet
US7112513B2 (en) * 2004-02-19 2006-09-26 Micron Technology, Inc. Sub-micron space liner and densification process
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
JP2005251973A (ja) * 2004-03-04 2005-09-15 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
JP4813778B2 (ja) * 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置
US7576013B2 (en) * 2004-07-27 2009-08-18 United Microelectronics Corp. Method of relieving wafer stress
US7271464B2 (en) * 2004-08-24 2007-09-18 Micron Technology, Inc. Liner for shallow trench isolation
JP2006164447A (ja) * 2004-12-09 2006-06-22 Toshiba Corp 半導体記憶装置
US7271463B2 (en) * 2004-12-10 2007-09-18 Micron Technology, Inc. Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
US20060234467A1 (en) * 2005-04-15 2006-10-19 Van Gompel Toni D Method of forming trench isolation in a semiconductor device
US7915173B2 (en) * 2005-05-05 2011-03-29 Macronix International Co., Ltd. Shallow trench isolation structure having reduced dislocation density
US7488670B2 (en) * 2005-07-13 2009-02-10 Infineon Technologies Ag Direct channel stress
KR100714306B1 (ko) * 2005-07-25 2007-05-02 삼성전자주식회사 반도체소자 및 그 제조방법
US7229896B2 (en) * 2005-08-03 2007-06-12 United Microelectronics Corp. STI process for eliminating silicon nitride liner induced defects
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
US8936995B2 (en) 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US8558278B2 (en) 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
US20080227267A1 (en) * 2007-03-14 2008-09-18 Theodorus Gerardus Maria Oosterlaken Stop mechanism for trench reshaping process
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
KR20100035000A (ko) * 2008-09-25 2010-04-02 삼성전자주식회사 서로 다른 종횡비를 갖는 소자 분리 트렌치 갭필 방법 및 그를 이용한 반도체 소자
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
JP5549410B2 (ja) * 2010-06-18 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8765561B2 (en) 2011-06-06 2014-07-01 United Microelectronics Corp. Method for fabricating semiconductor device
US8921944B2 (en) 2011-07-19 2014-12-30 United Microelectronics Corp. Semiconductor device
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8772120B2 (en) 2012-05-24 2014-07-08 United Microelectronics Corp. Semiconductor process
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8987070B2 (en) 2012-09-12 2015-03-24 International Business Machines Corporation SOI device with embedded liner in box layer to limit STI recess
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US9136330B2 (en) 2013-07-22 2015-09-15 GlobalFoundries, Inc. Shallow trench isolation
KR102130056B1 (ko) 2013-11-15 2020-07-03 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9653342B2 (en) 2014-11-19 2017-05-16 Texas Instruments Incorporated Trench having thick dielectric selectively on bottom portion

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4983226A (en) * 1985-02-14 1991-01-08 Texas Instruments, Incorporated Defect free trench isolation devices and method of fabrication
US4719185A (en) * 1986-04-28 1988-01-12 International Business Machines Corporation Method of making shallow junction complementary vertical bipolar transistor pair
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4855804A (en) * 1987-11-17 1989-08-08 Motorola, Inc. Multilayer trench isolation process and structure
US5183774A (en) * 1987-11-17 1993-02-02 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor memory device
US5189501A (en) * 1988-10-05 1993-02-23 Sharp Kabushiki Kaisha Isolator for electrically isolating semiconductor devices in an integrated circuit
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
JPH0574927A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置の製造方法
US5250829A (en) * 1992-01-09 1993-10-05 International Business Machines Corporation Double well substrate plate trench DRAM cell array
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit

Also Published As

Publication number Publication date
DE69504252T2 (de) 1999-04-22
EP0690493B1 (en) 1998-08-26
EP0690493A2 (en) 1996-01-03
DE69504252D1 (de) 1998-10-01
EP0690493A3 (en) 1996-09-04
US5447884A (en) 1995-09-05
JPH0846029A (ja) 1996-02-16

Similar Documents

Publication Publication Date Title
JP3079011B2 (ja) 分離部材を形成する方法
US5763315A (en) Shallow trench isolation with oxide-nitride/oxynitride liner
US5989978A (en) Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US5395790A (en) Stress-free isolation layer
US5661049A (en) Stress relaxation in dielectric before metallization
KR100280106B1 (ko) 트렌치 격리 형성 방법
US4755477A (en) Overhang isolation technology
JP2812811B2 (ja) 半導体装置のフィールド酸化膜形成方法
JPH02156552A (ja) 半導体装置およびその製造方法
JP3880207B2 (ja) トレンチ隔離の形成方法
JPH01151245A (ja) 半導体装置における溝分離の手段と方法
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
KR100315441B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6033969A (en) Method of forming a shallow trench isolation that has rounded and protected corners
KR100567022B1 (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
US5371036A (en) Locos technology with narrow silicon trench
US6544861B2 (en) Method for forming isolation trench
US6323092B1 (en) Method for forming a shallow trench isolation
JPH08306783A (ja) 半導体装置のコンタクト形成方法
JPH05102297A (ja) 半導体装置の製造方法
JPS5882532A (ja) 素子分離方法
JPH11274287A (ja) 素子分離領域の形成方法
JPS61220353A (ja) 半導体装置の製造方法
US6261966B1 (en) Method for improving trench isolation
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees