KR100286736B1 - 트렌치 격리 형성 방법 - Google Patents

트렌치 격리 형성 방법 Download PDF

Info

Publication number
KR100286736B1
KR100286736B1 KR1019980022584A KR19980022584A KR100286736B1 KR 100286736 B1 KR100286736 B1 KR 100286736B1 KR 1019980022584 A KR1019980022584 A KR 1019980022584A KR 19980022584 A KR19980022584 A KR 19980022584A KR 100286736 B1 KR100286736 B1 KR 100286736B1
Authority
KR
South Korea
Prior art keywords
trench
nitride film
semiconductor substrate
active
active nitride
Prior art date
Application number
KR1019980022584A
Other languages
English (en)
Other versions
KR20000002040A (ko
Inventor
황기현
남석우
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980022584A priority Critical patent/KR100286736B1/ko
Priority to TW087112098A priority patent/TW452927B/zh
Priority to CN98125264A priority patent/CN1112726C/zh
Priority to US09/323,500 priority patent/US6329266B1/en
Priority to JP11168057A priority patent/JP2000031267A/ja
Publication of KR20000002040A publication Critical patent/KR20000002040A/ko
Application granted granted Critical
Publication of KR100286736B1 publication Critical patent/KR100286736B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 활성 질화막의 스트립시, 산화 방지용 질화막이 덴트(dent) 되는 문제를 해결하는 트렌치 격리 형성 방법에 관한 것으로서, 반도체 기판 상에 트렌치 형성 영역을 정의하여 적어도 하나의 활성 질화막을 포함하는 트렌치 마스크층이 형성된다. 트렌치를 형성하기 위해 상기 트렌치 마스크층을 사용하여 상기 반도체 기판을 식각한다. 상기 식각 단계에서 발생된 반도체 기판 손상을 제거하기 위해 트렌치 바닥 및 양측 벽에 산화막이 형성된다. 트렌치를 포함하여 활성 질화막 상에 트렌치 내벽의 산화를 방지하지 위한 마스크, 예를 들면 질화막이 형성된다. 트렌치를 완전히 채우도록 트렌치 격리막이 형성된다. 트렌치 격리막을 치밀화 시키기 위한 어닐링 공정이 수행된다. 산화 방지용 질화막이 노출될 때까지 트렌치 격리막이 제거된다. 활성 질화막에 손상을 주기 위해 반도체 기판 상에 이온 주입 또는 플라즈마 (plasma) 처리를 한다. 이때, 반도체 기판 자체에는 손상이 가해지지 않는다. 반도체 기판의 상부 표면이 노출될 때까지 활성 질화막을 포함하여 트렌치 마스크층을 스트립 한다. 이와 같은 반도체 장치 제조 방법에 의해서, 활성 질화막을 스트립 하기 이전에 이온 주입 또는 플라즈마 처리를 하여 활성 질화막이 손상 되도록 하므로써, 활성 질화막의 스트립 시간을 감소시킬 수 있고, 활성 질화막의 스트립시 산화 방지용 질화막이 식각되어 덴트되는 현상을 방지 할 수 있으며, 따라서 트텐치 격리 특성 저하를 방지할 수 있다.

Description

트렌치 격리 형성 방법( A method of forming a trench isolation )
본 발명은 반도체 장치 제조 방법에 관한 것으로, 좀 더 구체적으로는 활성 질화막의 스트립시 산화 방지용 질화막이 덴트되는 문제를 해결하는 트렌치 격리 형성 방법에 관한 것이다.
소자의 집적도가 증가함에 따라 소자 격리 방법이 종래의 LOCOS (local oxidation of silicon) 에서 STI (shallow trench isolation) 으로 바뀌고 있다. 그러나 STI 방법은 트렌치 내부의 산화막의 팽창 때문에 얕은 구멍 (shallow pit) 이 발생되는 문제점이 있다. 이로 인해 반도체 기판의 활성 영역에서 누설 전류가 증가하는 문제가 발생된다.
상기 문제를 해결하기 위해, 트렌치 내벽이 산화되는 것을 방지하기 위한 질화막이 사용되고 있다. 질화막을 사용할 경우, 트렌치 내벽의 산화를 방지하여 얕은 구멍의 발생은 방지할 수 있으나, 활성 질화막 스트립시 산화 방지용 질화막이 식각되어 움푹 파이는 덴트 현상이 발생된다. 이러한 덴트 현상이 발생할 경우, 후속 게이트 폴리 식각시 스트링어 (stringer) 가 남는 심각한 문제점이 발생된다.
상기 산화 방지용 질화막이 덴트되는 문제를 방지하기 위해서 종래의 기술은, 예를 들면 U.S. PAT.NO.5,447,884 는 50Å 이하의 두께를 갖는 산화 방지용 질화막을 사용하고 있다.
상기 개시된 종래의 방법은, 반도체 기판 상에 트렌치를 형성하는 단계; 상기 트렌치 형성 단계에서 발생하는 기판 손상을 제거하기 위해 트레치의 측벽을 산화하는 단계; 상기 트렌치 내벽의 산화를 방지하기 위해 산화 방지용 질화막을 증착하는 단계; 트렌치 격리막을 증착하는 단계; 상기 트렌치 격리막을 치밀화 시키기위해 어닐링 공정을 수행하는 단계; 그리고 질화막을 스트립하는 단계를 포함한다.
상기의 방법은 50Å 이하의 두께를 갖는 산화 방지용 질화막을 사용하여 덴트 현상을 방지하였다. 그러나, 이러한 방법은 덴트 현상을 방지하기 위해 얇은 질화막을 사용한 결과, 트렌치 내벽의 산화를 충분히 방지하지 못하게 되는 또다른 문제점을 야기 하게 되었다.
따라서, 트렌지 내벽의 산화 방지도 충분히 하면서, 산화 방지용 질화막이 덴트되는 현상을 방지하는 트렌치 격리 형성 방법이 필요하게 되었다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 이온 주입 또는 플라즈마 처리를 통해 활성 질화막의 스트립 시간을 줄임으로써, 활성 질화막 스트립시 산화 방지용 질화막이 덴트되는 현상을 방지하는 트렌치 격리 형성 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 7 은 본 발명의 바람직한 실시 예에 따른 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
200 : 반도체 기판 202a : 패드 산화막
202b : 활성 질화막 202 : 트렌치 마스크층
203 : 트렌치 204 : 산화막
205 : 산화 방지 질화막 206 : 트렌치 격리막
208 : 트렌치격리
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 트렌치 격리 형성 방법은, 반도체 기판 상에 트렌치 형성 영역을 정의하여 적어도 하나의 활성 질화막을 포함하는 트렌치 마스크층을 형성하는 단계; 상기 트렌치 마스크층을 사용하여 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 형성과정에서 발생하는 기판 손상을 제거하기 위해 트렌치 바닥 및 양측 벽에 산화막을 형성하는 단계; 상기 트렌치를 포함하여 상기 활성 질화막 상에 트렌치 내벽의 산화를 방지하기 위한 산화 방지용 질화막을 형성하는 단계; 상기 트렌치를 완전히 채우도록 트렌치 격리막을 형성하는 단계; 상기 트렌치 격리막을 치밀화 시키기 위해 어닐링 공정을 수행하는 단계; 상기 트렌치 양측의 산화 방지용 질화막의 상부 표면이 노출될 때까지 상기 트렌치 격리막을 평탄화 식각하는 단계; 상기 활성 질화막의 Si-N 사이의 결합력을 약화시키기 위해 상기 활성 질화막에 손상을 주는 단계; 그리고 상기 반도체 기판의 상부 표면이 노출될 때까지 상기 트렌치 마스크층을 스트립 하는 단계를 포함한다.
(작용)
도 6 및 도 7을 참조하면, 본 발명의 실시 예에 따른 트렌치 격리 형성 방법은 먼저, 반도체 기판 상에 활성 질화막을 포함하는 트렌치 마스크층이 형성된다. 반도체 기판이 식각되어 트렌치가 형성된다. 트렌치의 양측 벽 및 바닥에 산화막이 형성된다. 트렌치를 포함하여 활성 질화막 상에 트렌치 내벽의 산화를 방지하기 위한 질화막이 형성된다. 트렌치를 완전히 채우도록 트렌치 격리막이 형성된다. 활성 질화막에 손상을 주기 위해 이온 주입 또는 플라즈마 처리를 한다. 반도체 기판의 상부 표면이 노출될 때까지 활성 질화막을 포함하여 트렌치 마스크층을 스트립 한다. 이와 같은 반도체 장치 제조 방법에 의하면, 트렌치 마스크층을 스트립 하기 이전에 이온 주입 또는 플라즈마 처리를 하여 활성 질화막에 손상을 입혀 활성 질화막의 스트립 시간을 줄일 수 있고, 따라서 활성 질화막 의 스트립시 산화 방지용 질화막이 식각되어 덴트되는 현상을 방지 할 수 있다.
(실시예)
이하, 도 1 내지 도 7 을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 트렌치 격리 형성 방법은 먼저, 반도체 기판 (200) 상에 패드 산화막 (202a) 및 활성 질화막 (202b) 이 차례로 형성된다. 그리고 나서, 이 분야에서 잘 알려진 사진 식각 (photolithography) 공정에 의해, 트렌치 형성 영역이 정의된 트렌치 마스크층 (202) 이 형성된다. 다음, 상기 트렌치 마스크층 (202) 을 사용하여 상기 반도체 기판 (200) 이 식각되어 트렌치 (203) 가 형성된다.
다음, 도 2에 있어서, 상기 트렌치 (203) 형성시 발생된 실리콘 격자 손상 등 결함을 제거하기 위해 트렌치 (203) 의 내벽 즉, 트렌치의 바닥 및 양측 벽에 산화막 (204) 이 형성된다. 상기 산화막 (204)은 예를 들면 실리콘 산화막 (silicon dioxide layer) 이다.
도 3을 참조하면, 상기 트렌치 (203) 를 포함하여 상기 활성 질화막 (202b) 상에 트렌치 (203) 내벽의 산화를 방지하기 위한 마스크막인 산화 방지용 질화막 (205) 이 잘 알려진 LPCVD 방법으로 형성된다. 상기 질화막 (205) 은 예를 들면 실리콘 질화막 (silicon nitride layer) 이다. 상기 질화막 (205) 은 산화를 방지하기에 충분한 두께로 형성된다. 예를 들면 약 300Å 내지 600Å 두께 범위로 형성 될 수 있다.
도 4에 있어서, 상기 트렌치 (203) 를 포함하여 상기 질화막 (205) 상에, 상기 트렌치 (203) 를 완전히 채우도록 트렌치 격리막 (206), 예를 들면 USG막이 형성된다. 그리고 나서, 상기 트렌치 격리막 (206) 을 치밀화 시키기 위해 어닐링 공정이 수행된다.
다음, 상기 산화 방지 질화막 (205) 의 상부 표면이 노출될 때까지 상기 트렌치 (203) 양측의 상기 트렌치 격리막 (206) 이 도 5에서 와 같이, 잘 알려진 CMP 등의 평탄화 식각 공정을 통해 제거된다.
다음, 도 6을 참조하면, 상기 활성 질화막 (202b) 의 인산 스트립 시간을 줄이기 위해 이온 주입 또는 플라즈마 처리를 하여 상기 활성 질화막 (202b) 에 손상을 준다. 이때, 상기 반도체 기판 (200) 에는 손상이 가해지지 않는다. 상기 주입되는 이온은 예를 들면 P, As, B, Ar, 그리고 Si 중 어느 하나이고, 가속 에너지가 약 10 KeV 내지 1000 KeV 의 범위 내에서 수행되며, 이때 주입되는 이온의 도즈 (Dose) 는 약 1×1010cm-2내지 1×1017cm-2범위 내이다. 한편, 상기 플라즈마 처리 이온은 예를 들면 Xe, Kr, 그리고 Ar 중 어느 하나이고, 파우어 (power) 가 약 10 W 내지 5000 W 인 범위 내에서 압력이 약 1×10-4Torr 내지 700Torr 범위 내에서 이루어진다.
마지막으로, 상기 트렌치 마스크층 (202) 을 인산을 사용하여 스트립하면, 도 7 에 나타난 바와 같이, 트렌치 격리 (208) 가 완성된다.
상술한 신규한 트렌치 격리 형성 방법은 도 6 및 도 7에 나타난 바와 같이, 상기 활성 질화막 (202b) 이 스트립 되기 이전에 이온 주입 또는 플라즈마 처리를 하므로써, 상기 활성 질화막 (202b) 에 손상을 주어 그후 스트립 공정에서 스트립 시간을 줄임으로서 종래의 기술이 가지고 있던 활성 질화막이 스트립될 때 산화 방지용 질화막이 덴트되는 현상을 방지할 수 있다.
종래의 트렌치 격리 방법은 산화 방지용 질화막이 덴트되는 문제점을 해결하기 위해 그 두께를 얇게 하여 트렌치 격리를 구현하고 있으나, 이는 덴트 문제는 방지할 수 있으나, 질화막이 너무 얇은 관계로 트렌치 내벽의 산화를 방지하는데는 충분한 역할을 하지 못하는 문제점이 있었다.
이를 위해 상술한 바와 같이, 본 발명은 활성 질화막을 스트립 하기 이전에 이온 주입 또는 플라즈마 처리를 하여 활성 질화막이 손상되도록 하므로써, 활성 질화막의 스트립 시간을 감소시킬 수 있고, 활성 질화막의 스트립시 산화 방지용 질화막이 식각되어 덴트되는 현상을 방지 할 수 있으며, 활성 영역에서의 누설 전류를 방지하여, 트렌치 격리 특성 저하를 방지할 수 있는 효과가 있다.

Claims (9)

  1. 반도체 기판 상에 트렌치 형성 영역을 정의하여 적어도 하나의 활성 질화막을 포함하는 트렌치 마스크층을 형성하는 단계; 상기 트렌치 마스크층을 사용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 형성 과정에서 발생하는 상기 반도체 기판 손상을 제거하기 위해 트렌치 바닥 및 양측 벽에 산화막을 형성하는 단계; 상기 트렌치를 포함하여 상기 활성 질화막 상에 트렌치 내벽의 산화를 방지 하기 위한 산화 방지용 질화막을 형성하는 단계; 상기 트렌치를 완전히 채우도록 트렌치 격리막을 형성하는 단계; 상기 트렌치 격리막을 치밀화 시키기 위해 어닐링 공정을 수행하는 단계; 상기 트렌치 양측의 산화 방지용 질화막의 상부 표면이 노출될 때까지 상기트렌치 격리막을 평탄화 식각하는 단계; 상기 활성 질화막의 Si-N 사이의 결합력을 약화시키기 위해 상기 활성 질화 막에 손상을 주는 단계; 그리고 상기 반도체 기판의 상부 표면이 노출될 때까지 상기 트렌치 마스크층을 습식 식각으로 제거하는 단계를 포함하는 트렌치 격리 형성 방법.
  2. 제1항에 있어서, 상기 활성 질화막에 손상을 주는 단계는, 이온 주입 공정에 의해서 수행되는 트랜치 격리 형성 방법.
  3. 제2항에 있어서, 상기 이온 주입공정은 P, As, B, Ar, 그리고 Si 중 어느 하나의 이온을 사용하여 수행되는 트렌치 격리 형성 방법.
  4. 제2항에 있어서, 상기 이온 주입 공정은, 약 1×1010cm-2내지 1×1017cm-2범위 내의 도즈(dose) 조건에서 수행되는 트렌치 격리 형성 방법.
  5. 제2항에 있어서, 상기 이온 주입 공정은, 10KeV 내지 1000KeV 범위 내의 가속 에너지 조건에서 수행되는 트렌치 격리 형성 방법.
  6. 제1항에 있어서, 상기 활성 질화막에 손상을 주는 단계는, 플라즈마 처리에 의해 수행되는 트랜치 격리 형성 방법.
  7. 제6항에 있어서, 상기 플라즈마 처리는, Xe, Kr, 그리고 Ar 중 어느 하나의 이온을 사용하여 수행되는 트렌치 격리 형성 방법.
  8. 제6항에 있어서, 상기 플라즈마 처리는, 약 10W 내지 5000W 범위 내의 파우어 (power) 조건에서 수행되는 트렌치 격리 형성 방법.
  9. 제6항에 있어서, 상기 플라즈마 처리는, 약 1×10-4Torr 내지 700Torr 범위 내의 압력 조건에서 수행되는 트렌치 격리 형성 방법.
KR1019980022584A 1998-06-16 1998-06-16 트렌치 격리 형성 방법 KR100286736B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980022584A KR100286736B1 (ko) 1998-06-16 1998-06-16 트렌치 격리 형성 방법
TW087112098A TW452927B (en) 1998-06-16 1998-07-24 A method of forming a trench isolation of a semiconductor device
CN98125264A CN1112726C (zh) 1998-06-16 1998-12-11 形成半导体器件槽隔离的方法
US09/323,500 US6329266B1 (en) 1998-06-16 1999-06-01 Methods of forming isolation trenches including damaging a trench isolation mask
JP11168057A JP2000031267A (ja) 1998-06-16 1999-06-15 トレンチ隔離形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022584A KR100286736B1 (ko) 1998-06-16 1998-06-16 트렌치 격리 형성 방법

Publications (2)

Publication Number Publication Date
KR20000002040A KR20000002040A (ko) 2000-01-15
KR100286736B1 true KR100286736B1 (ko) 2001-04-16

Family

ID=19539676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022584A KR100286736B1 (ko) 1998-06-16 1998-06-16 트렌치 격리 형성 방법

Country Status (5)

Country Link
US (1) US6329266B1 (ko)
JP (1) JP2000031267A (ko)
KR (1) KR100286736B1 (ko)
CN (1) CN1112726C (ko)
TW (1) TW452927B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
DE19947539B4 (de) * 1999-10-02 2006-04-20 Bruker Biospin Gmbh Gradientenspulenanordnung mit Dämpfung innerer mechanischer Schwingungen
JP2001118919A (ja) * 1999-10-15 2001-04-27 Seiko Epson Corp 半導体装置およびその製造方法
KR100308793B1 (ko) * 1999-10-18 2001-11-02 윤종용 반도체 소자 제조방법
KR100557943B1 (ko) * 2000-06-30 2006-03-10 주식회사 하이닉스반도체 플라즈마공정에 의한 에스티아이 공정의 특성개선방법
JP4346228B2 (ja) * 2000-09-21 2009-10-21 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US6537917B2 (en) * 2001-03-13 2003-03-25 Macronix International Co., Ltd. Method for fabricating electrically insulating layers
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
JP2003017555A (ja) 2001-06-29 2003-01-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003273206A (ja) 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法
US6746924B1 (en) * 2003-02-27 2004-06-08 International Business Machines Corporation Method of forming asymmetric extension mosfet using a drain side spacer
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
KR100509846B1 (ko) * 2003-08-02 2005-08-23 동부아남반도체 주식회사 반도체 소자를 위한 아이솔레이션 방법
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
KR100600055B1 (ko) * 2004-06-30 2006-07-13 주식회사 하이닉스반도체 리프팅을 방지한 반도체소자의 소자분리 방법
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
JP2006108629A (ja) 2004-09-10 2006-04-20 Toshiba Corp 半導体装置の製造方法
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP5130677B2 (ja) * 2006-08-16 2013-01-30 ヤマハ株式会社 半導体装置の製法
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
US7998832B2 (en) * 2008-08-27 2011-08-16 Advanced Micro Devices, Inc. Semiconductor device with isolation trench liner, and related fabrication methods
US8105956B2 (en) 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
US9318370B2 (en) * 2011-08-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
CN103367226B (zh) * 2012-03-29 2016-06-08 中国科学院微电子研究所 半导体器件制造方法
CN103515234B (zh) * 2012-06-25 2016-12-21 中芯国际集成电路制造(上海)有限公司 形成FinFET的方法
US20160079034A1 (en) * 2014-09-12 2016-03-17 Applied Materials Inc. Flowable film properties tuning using implantation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
KR920022380A (ko) 1991-05-18 1992-12-19 김광호 반도체장치의 소자분리방법
KR960008518B1 (en) 1991-10-02 1996-06-26 Samsung Electronics Co Ltd Manufacturing method and apparatus of semiconductor device
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
KR0147630B1 (ko) 1995-04-21 1998-11-02 김광호 반도체 장치의 소자분리방법
US5679599A (en) 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS
KR100214068B1 (ko) 1995-11-21 1999-08-02 김영환 반도체 장치의 소자분리막 형성방법
KR0179554B1 (ko) 1995-11-30 1999-04-15 김주용 반도체 소자의 소자분리절연막 형성방법
JPH10144785A (ja) 1996-11-06 1998-05-29 Samsung Electron Co Ltd 半導体装置及びその素子分離方法
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US5817566A (en) 1997-03-03 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing oxygen densified gap filling silicon oxide layer formed with low ozone concentration
US5786262A (en) 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US5726090A (en) 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
US5741740A (en) 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
US5837612A (en) 1997-08-01 1998-11-17 Motorola, Inc. Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation
US5811345A (en) 1997-09-18 1998-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow- trench- isolation without chemical mechanical polishing
US6080637A (en) * 1998-12-07 2000-06-27 Taiwan Semiconductor Manufacturing Company Shallow trench isolation technology to eliminate a kink effect
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation

Also Published As

Publication number Publication date
CN1239323A (zh) 1999-12-22
KR20000002040A (ko) 2000-01-15
US6329266B1 (en) 2001-12-11
TW452927B (en) 2001-09-01
JP2000031267A (ja) 2000-01-28
CN1112726C (zh) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100286736B1 (ko) 트렌치 격리 형성 방법
US6844240B2 (en) Semiconductor device having trench isolation
US6093621A (en) Method of forming shallow trench isolation
KR100428768B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100354439B1 (ko) 트렌치 소자 분리막 형성 방법
KR100386946B1 (ko) 트렌치 소자 분리형 반도체 장치의 형성방법
US7041573B2 (en) Method for fabricating semiconductor device having trench isolation
KR20020005851A (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성방법
JP2802600B2 (ja) 半導体装置の製造方法
KR100407567B1 (ko) 덴트 없는 트렌치 격리 형성 방법
KR100286127B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100950749B1 (ko) 반도체소자의 소자분리막 형성방법
KR100317041B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
US6849551B2 (en) Method for forming isolation region in semiconductor device
KR100200751B1 (ko) 반도체장치의 소자분리방법
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR20010019185A (ko) 트렌치 격리 제조 방법
KR100470160B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20000044658A (ko) 반도체 소자의 소자분리막 형성 방법
KR100515037B1 (ko) 트렌치 격리 제조 방법
KR20000039029A (ko) 이중 라이너를 구비한 트렌치 격리 형성 방법
KR100811438B1 (ko) 반도체 소자의 제조 방법
KR100922962B1 (ko) 반도체 소자의 제조방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR20000003880A (ko) 트렌치 격리 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee