KR100286127B1 - 반도체 장치의 트렌치 격리 형성 방법 - Google Patents

반도체 장치의 트렌치 격리 형성 방법 Download PDF

Info

Publication number
KR100286127B1
KR100286127B1 KR1019980023854A KR19980023854A KR100286127B1 KR 100286127 B1 KR100286127 B1 KR 100286127B1 KR 1019980023854 A KR1019980023854 A KR 1019980023854A KR 19980023854 A KR19980023854 A KR 19980023854A KR 100286127 B1 KR100286127 B1 KR 100286127B1
Authority
KR
South Korea
Prior art keywords
trench
liner
film
etching
oxide film
Prior art date
Application number
KR1019980023854A
Other languages
English (en)
Other versions
KR20000002887A (ko
Inventor
남신우
서준
최창원
홍영기
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980023854A priority Critical patent/KR100286127B1/ko
Priority to TW088106724A priority patent/TW559983B/zh
Priority to JP11172619A priority patent/JP2000031261A/ja
Priority to CN99109273A priority patent/CN1239821A/zh
Publication of KR20000002887A publication Critical patent/KR20000002887A/ko
Application granted granted Critical
Publication of KR100286127B1 publication Critical patent/KR100286127B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 라인어 덴트를 방지하는 반도체 장치의 트렌치 격리 형성 방법에 관한 것으로, 반도체 기판이 식각되어 트렌치가 형성된 후, 트렌치 형성시 발생된 표면 손상을 제거하기 위해 상기 트렌치의 양측벽 및 하부면에 열산화막이 형성되고, 제 1 절연막의 양측벽과 열산화막 상에 트렌치 라인어가 형성된다. 그리고 나서, 트렌치를 포함하여 상기 트렌치 라인어 상에 절연막이 형성된 후, 제 1 절연막의 표면이 노출될 때까지 제 2 절연막과 트렌치 라인어가 평탄하게 식각되고, 제 1 절연막과 트렌치 라인어가 건식 식각으로 제거된다. 이와 같은 반도체 장치의 트렌치 격리 형성 방법은, 트렌치 형성용 마스크인 실리콘 리치 질화막과 트렌치 라인어인 실리콘 질화막간의 식각률 차이가 나지 않는 건식 식각을 함으로써, 라인어 덴트를 방지할 수 있고, 트렌치 라인어를 두껍게 형성할 수 있으며 따라서, 소자의 리프레쉬 기능을 향상시킬 수 있다.

Description

반도체 장치의 트렌치 격리 형성 방법(A METHOD OF FORMING TRENCH ISOLATION FOR SEMICONCUCTOR DEVICE)
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 더 구체적으로는 반도체 장치의 트렌치 격리 형성 방법에 관한 것이다.
소자가 집적화되어 가면서 얕은 트렌치 격리(shallow trench isolation:이하 STI)의 적용이 활발히 이루어지고 있으며, 특히 256M급 이상의 소자에서는 STI를 이용한 트랜지스터 형성 방법이 대두되고 있다.
도 1a 내지 도 1d는 종래의 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.
도 1a를 참조하면, 종래의 반도체 장치의 트렌치 격리 형성 방법은, 먼저 반도체 기판(10)상에 절연막으로 제 1 산화막(12)과 질화막(14)이 차례로 형성된다. 상기 제 1 산화막(12)은 열산화막(thermal oxide layer)이고, 상기 질화막(14)은 실리콘 성분이 많이 함유된 실리콘 리치 질화막(Si-rich SiN)이다. 상기 질화막(14) 상에 트렌치 형성 영역을 정의하기 위한 포토레지스트막 패턴이 형성된다.(도면에 미도시)
상기 포토레지스트막 패턴을 마스크로 사용하여 반도체 기판(10)의 표면이 노출될 때까지 상기 질화막(14)과 제 1 산화막(12)이 차례로 식각되어 패터닝된다. 그런 다음, 상기 질화막(14)을 트렌치 형성용 마스크로 사용하여 상기 반도체 기판(10)을 식각함으로써 트렌치(trench)(16)가 형성된다.
도 1b에 있어서, 트렌치 형성을 위한 반도체 기판(10)의 식각시 발생되는 손상을 보상하기 위해 상기 트렌치(16) 양측벽과 하부면에 제 2 산화막(18)이 형성된다. 상기 제 2 산화막(18)은 열산화막이다.
상기 제 1 산화막(12)의 양측벽과 질화막(14)과 제 2 산화막(18) 상에 일정한 두께의 트렌치 라인어(20)가 얇게 형성된다. 상기 트렌치 라인어(20)는 실리콘 질화막으로 형성된다.
상기 트렌치 라인어(20)는 후속 공정에서 트렌치(16)의 측벽과 내부를 산화 물질로 채울 때, 산소가 상기 산화 물질을 통해 트렌치의 양측벽으로 이동하는 것을 방지하기 위한 막으로 사용된다.
다시 말해서, 상기 실리콘 질화막은 트렌치 내부를 산화 물질로 채운 후에 산화(oxidation) 공정으로 인해 트렌치 측벽이 산화함에 따라 산화 물질의 부피 팽창에 따른 누설 전류에 의해 소자의 리프레쉬(refresh) 기능이 저하되는 것을 방지하기 위한 막이다.
상기 트렌치 라인어(20)로 인해 트렌치 형성후, 산화 공정시 트렌치 내부의 산화 물질을 통해 산소가 트렌치 측벽으로 도달하지 못하게 된다.
다음에는, 액티브 영역간의 절연 영역 즉, 트렌치 격리를 형성하기 위해 상기 트렌치 라인어(20) 상에 상기 트렌치(16)를 채우도록 제 3 산화막(22)이 두껍게 형성된다. 상기 제 3 산화막(22)은 USG(undoped silicate glass)막이다.
도 1c를 참조하면, 상기 제 2 산화막(18)의 일부 두께가 노출될 때까지 상기 제 3 산화막(22)이 CMP(chemical mechanical polishing) 공정으로 평탄하게 식각된다.
마지막으로, 도 1d에 있어서, 트렌치 형성용 마스크인 상기 질화막(14)이 습식 식각 공정으로 제거된다. 상기 습식 식각은 인산(H3PO4) 용액으로 수행된다.
상술한 바와 같이, 리프레쉬 기능을 개선하기 위해 트렌치의 양측벽과 바닥에 트렌치 라인어를 형성하는데, 상기 질화막(14)의 식각시 트렌치 형성용 마스크인 질화막(14)과 트렌치 라인어의 일부가 동시에 식각되는 문제가 발생된다.
이는 상기 질화막(14)인 실리콘-리치 질화막이 트렌치 라인어인 실리콘 질화막에 비해 식각률이 1/3 수준으로 작기 때문이다. 즉, 상기 질화막(14)의 습식 식각시 트렌치 라인어가 상기 질화막(14)보다 식각이 3배 정도 빠르게 된다.
따라서, 액티브 영역과 트렌치 격리 사이의 트렌치 라인어가 과식각되어 라인어 덴트(liner dent)(24)가 발생하게 된다.
상기 라인어 덴트(24)와 같은 손상은, 트렌치 격리 형성된 후의 후속 게이트 전극의 형성시 라인어 덴트(24) 부분의 게이트 산화막 성장이 고르지 않으며, 게이트 폴리실리콘의 식각시 폴리실리콘이 상기 라인어 덴트(24) 부분에 일부 남아있게 된다. 그로 인해 게이트 전극 형성 공정시 숏 페일(short fail)이 발생하게 된다.
또한, 트렌치 라인어(18)의 경우 두껍게 증착할수록 소자의 리프레쉬 기능은 향상되는 반면, 라인어 덴트 현상이 심화되는 문제가 발생되기 때문에 라인어 질화막은 60Å 이상의 두께로 형성이 불가능하다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 형성시 발생되는 라인어 덴트의 발생을 최소화하거나 방지할 수 있는 반도체 장치의 트렌치 격리 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래의 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도;
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판 12, 102 : 제 1 산화막
14, 104 : 질화막 16, 106 : 트렌치
18, 108 : 제 2 산화막 20, 110 : 트렌치 라인어
22, 112 : 제 3 산화막 24 : 라인어 덴트
[구성]
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 트렌치 격리 형성 방법은, 반도체 기판 상에 형성된 실리콘 리치 질화막을 식각하여 트렌치 형성 영역을 정의하는 마스크 패턴을 형성하는 단계와; 상기 마스크 패턴을 마스크로 사용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계와; 상기 트렌치 형성시 발생된 표면 손상을 제거하기 위해 상기 트렌치의 양측벽 및 하부면에 열산화막을 형성하는 단계와; 상기 마스크 패턴의 양측벽과 상기 열산화막 상에 트렌치 라인어를 형성하는 단계와; 상기 트렌치를 포함하여 상기 트렌치 라인어 상에 절연막을 형성하는 단계와; 상기 마스크 패턴의 표면이 노출될 때까지 상기 절연막과 트렌치 라인어를 평탄하게 식각하는 단계와; 상기 반도체 기판의 표면이 노출될 때 까지 상기 마스크 패턴과 트렌치 라인어를 제거하되, 건식 식각으로 제거하는 단계를 포함한다.
[작용]
도 2d를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 트렌치 격리 형성 방법은, 반도체 기판이 식각되어 트렌치가 형성된 후, 트렌치 형성시 발생된 표면 손상을 제거하기 위해 상기 트렌치의 양측벽 및 하부면에 열산화막이 형성되고, 마스크 패턴의 양측벽과 열산화막 상에 트렌치 라인어가 형성된다. 그리고 나서, 트렌치를 포함하여 상기 트렌치 라인어 상에 절연막이 형성된 후, 마스크 패턴의 표면이 노출될 때까지 절연막과 트렌치 라인어가 평탄하게 식각되고, 마스크 패턴과 트렌치 라인어가 건식 식각으로 제거된다. 이와 같은 반도체 장치의 트렌치 격리 형성 방법은, 트렌치 형성용 마스크인 실리콘 리치 질화막과 트렌치 라인어인 실리콘 질화막간의 식각률 차이가 나지 않는 건식 식각을 함으로써, 라인어 덴트를 방지할 수 있고, 트렌치 라인어를 두껍게 형성할 수 있으며 따라서, 소자의 리프레쉬 기능을 향상시킬 수 있다.
[실시예]
이하, 도 2a 내지 도 2d를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.
도 2a를 참조하면, 본 발명의 반도체 장치의 트렌치 격리 형성 방법은, 먼저 반도체 기판(100)상에 제 1 산화막(102)이 형성된다. 상기 제 1 산화막(102)은 열산화막(thermal oxide)이고, 160Å 내지 200Å의 두께 범위로 형성된다.
상기 제 1 산화막(102) 상에 질화막(104)이 형성된다. 상기 질화막(104)은 상기 질화막(104)에 의해 액티브 영역이 받는 스트레스를 감소시키기 위해 실리콘 성분이 많이 함유된 실리콘 리치 질화막(Si-rich SiN)으로 형성된다.
그리고 나서, 상기 질화막(104) 상에 트렌치 형성 영역을 정의하기 위한 포토레지스트막 패턴이 형성된다.(도면에 미도시) 상기 포토레지스트막 패턴을 트렌치 형성 영역을 정의하기 위한 마스크로 사용하여 반도체 기판(100)의 표면이 노출될 때까지 상기 질화막(104)과 제 1 산화막(102)이 차례로 식각되어 패터닝된다. 다음에, 상기 포토레지스트막 패턴이 애싱(ashing) 공정으로 제거된다.
상기 질화막(104)을 트렌치 형성용 마스크로 사용하여 상기 반도체 기판(100)을 식각함으로써 트렌치(106)가 형성된다.
도 2b에 있어서, 상기 트렌치(106)의 양측벽과 하부면에 제 2 산화막(108)이 형성된다. 상기 제 2 산화막(108)은 열산화 공정으로 형성된 열산화막(thermal oxidation)이다. 상기 열산화막은 트렌치(106) 식각 공정시 기판에 발생된 손상을 보상하기 위한 막이다.
상기 제 1 산화막(102)의 양측벽과 상기 질화막(104)과 상기 제 2 산화막(108) 상에 트렌치 라인어(110)가 일정한 두께로 형성된다. 상기 트렌치 라인어(110)는 실리콘 질화막으로 형성된다.
상기 트렌치 라인어(110)는 트렌치 격리 형성 후 산화(oxidation) 공정에서 산소(O2)가 트렌치의 내부를 채우는 산화막질을 통해 트렌치 측벽을 산화시키는 것을 방지하기 위한 막이다. 트렌치 측벽에 산화가 발생되면, 이에 따른 트렌치 측벽의 부피 증가로 트렌치 측벽이 스트레스(stress)를 받게 되어 실리콘의 디스로케이션(dislocation)을 유발할 수 있다.
다음으로, 상기 트렌치 라인어(110) 상에 상기 트렌치(106)를 채우도록 제 3 산화막(112)이 형성된다. 상기 제 3 산화막(112)은 USG(undoped silicated glass)막으로 형성된다.
도 2c를 참조하면, 상기 질화막(104)의 표면이 노출될 때까지 상기 제 3 산화막(112)과 트렌치 라인어(110)가 평탄하게 식각된다. 상기 식각은 CMP(chemical mechanical polighing) 공정으로 수행된다. 이때, 상기 질화막(104)의 일부 두께가 제거된다.(도면에 미도시)
그리고, 상기 제 3 산화막(112)은 식각률의 차이에 의해 상기 질화막(104)의 아래 부분까지 식각된다. 이는, 후속 공정에서 상기 질화막(104)의 식각시 식각을 용이하도록 한다.
도 2d에 있어서, 상기 반도체 기판(100)의 표면이 노출될 때까지 상기 질화막(104)과 트렌치 라인어(110)가 액티브 영역의 반도체 기판(100)의 손상(damage)을 방지하기 위해 건식 식각으로 제거된다. 종래에는 습식 식각으로 제거하여 상기 질화막(104)의 제거시 상기 트렌치 라인어(110)가 습식 식각 용액 즉, 인산(H3PO4)에서 상기 질화막(104)에 비해 식각이 빠르게 되어 라인어 텐트가 발생하였다.
그러나, 본 발명에서는 건식 식각으로 제거함으로써 실리콘(Si) 함유량에 따른 실리콘 질화막간의 식각률 차이가 나지 않기 때문에 라인어 덴트가 생기지 않는다. 따라서, 상기 트렌치 라인어(110)의 두께를 종래의 60Å보다 두껍게 형성할 수 있어 리프레쉬 기능을 향상시키게 된다.
상기 건식 식각은 Cl2가스로 수행된다. 이때, 상기 질화막(104)과 반도체 기판(100) 사이의 제 1 산화막(102) 상에서 상기 반도체 기판(100)의 손상 없이 상기 질화막(104)을 제거하기 위해서 상기 제 1 산화막(102)과 질화막(104)의 선택비가 3:1 이상의 조건을 갖는다.
마지막으로, 상기 제 1 산화막(102)이 습식 식각으로 제거되어 트렌치 격리가 형성된다. 이때, 상기 제 3 산화막(112)의 일부는 제거되고, 일부는 남아 있게 된다.
본 발명은 트렌치 형성용 마스크인 실리콘 리치 질화막과 트렌치 라인어인 실리콘 질화막간의 식각률 차이가 나지 않는 건식 식각을 함으로써, 라인어 덴트를 방지할 수 있고, 트렌치 라인어를 두껍게 형성할 수 있으며 따라서, 소자의 리프레쉬 기능을 향상시킬 수 있다.

Claims (5)

  1. 반도체 기판(100) 상에 형성된 실리콘 리치 질화막(104)을 식각하여 트렌치 형성 영역을 정의하는 마스크 패턴을 형성하는 단계와; 상기 마스크 패턴을 마스크로 사용하여 상기 반도체 기판(100)을 식각하여 트렌치(106)를 형성하는 단계와; 상기 트렌치 형성시 발생된 표면 손상을 제거하기 위해 상기 트렌치(106)의 양측벽 및 하부면에 열산화막(108)을 형성하는 단계와; 상기 마스크 패턴(104)의 양측벽과 상기 열산화막(108) 상에 트렌치 라인어(110)를 형성하는 단계와; 상기 트렌치(106)를 포함하여 상기 트렌치 라인어(110) 상에 절연막(112)을 형성하는 단계와; 상기 마스크 패턴(104)의 표면이 노출될 때까지 상기 절연막(112)과 트렌치 라인어(110)를 평탄하게 식각하는 단계와; 상기 반도체 기판(100)의 표면이 노출될 때까지 상기 마스크 패턴(104)과 트렌치 라인어(110)를 제거하되, 건식 식각으로 제거하는 단계를 포함하는 반도체 장치의 트렌치 격리 형성 방법.
  2. 제1항에 있어서, 상기 트렌치 라인어(110)는 실리콘 질화막(SiN)인 반도체 장치의 트렌치 격리 형성 방법.
  3. 제1항에 있어서, 상기 절연막(112)은 USG(undoped silicated glass)막인 반도체 장치의 트렌치 격리 형성 방법.
  4. 제1항에 있어서, 상기 트렌치 라인어(110)는 60Å보다 더 두껍게 형성하는 반도체 장치의 트렌치 격리 형성 방법.
  5. 제1항에 있어서, 상기 건식 식각은 Cl2가스로 수행되는 반도체 장치의 트렌치 격리 형성 방법.
KR1019980023854A 1998-06-24 1998-06-24 반도체 장치의 트렌치 격리 형성 방법 KR100286127B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980023854A KR100286127B1 (ko) 1998-06-24 1998-06-24 반도체 장치의 트렌치 격리 형성 방법
TW088106724A TW559983B (en) 1998-06-24 1999-04-27 Method of forming a trench isolation without a dent thereof
JP11172619A JP2000031261A (ja) 1998-06-24 1999-06-18 半導体装置のトレンチ隔離形成方法
CN99109273A CN1239821A (zh) 1998-06-24 1999-06-24 形成没有凹陷的沟槽隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023854A KR100286127B1 (ko) 1998-06-24 1998-06-24 반도체 장치의 트렌치 격리 형성 방법

Publications (2)

Publication Number Publication Date
KR20000002887A KR20000002887A (ko) 2000-01-15
KR100286127B1 true KR100286127B1 (ko) 2001-04-16

Family

ID=19540599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023854A KR100286127B1 (ko) 1998-06-24 1998-06-24 반도체 장치의 트렌치 격리 형성 방법

Country Status (4)

Country Link
JP (1) JP2000031261A (ko)
KR (1) KR100286127B1 (ko)
CN (1) CN1239821A (ko)
TW (1) TW559983B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698199B1 (ko) * 2001-06-05 2007-03-22 엘지전자 주식회사 전송 안테나 다이버시티 방법
JP2003273206A (ja) 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法
KR100429555B1 (ko) * 2002-06-29 2004-05-03 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
JP2004193585A (ja) 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置
KR100499642B1 (ko) * 2003-09-05 2005-07-05 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 제조 방법
CN1327503C (zh) * 2004-09-08 2007-07-18 上海宏力半导体制造有限公司 增进浅槽隔离结构高度均匀性的方法
US7514336B2 (en) * 2005-12-29 2009-04-07 Agere Systems Inc. Robust shallow trench isolation structures and a method for forming shallow trench isolation structures

Also Published As

Publication number Publication date
CN1239821A (zh) 1999-12-29
KR20000002887A (ko) 2000-01-15
JP2000031261A (ja) 2000-01-28
TW559983B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
KR960016502B1 (ko) 집적 회로 분리 방법
KR100248888B1 (ko) 트랜치 격리의 형성 방법
KR20020005851A (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성방법
KR100286127B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100317041B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100515034B1 (ko) 트렌치 격리 제조 방법
KR100515037B1 (ko) 트렌치 격리 제조 방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
KR100905997B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100487513B1 (ko) 트렌치 격리의 제조 방법
KR960013501B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR19990086745A (ko) 트렌치 격리 제조 방법
KR20050002439A (ko) 반도체소자의 제조방법
KR100277435B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100312983B1 (ko) 반도체장치의소자분리막형성방법
KR20000001910A (ko) 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법
KR20000003880A (ko) 트렌치 격리 제조 방법
KR20000008301A (ko) 트렌치 격리의 제조 방법
KR20000018502A (ko) 트렌치 격리의 제조 방법
KR20020017763A (ko) 반도체 소자의 소자분리막 형성방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR20000009808A (ko) 트렌치 격리의 제조 방법
KR20010066342A (ko) 반도체소자의 소자분리막 형성방법
KR20010109544A (ko) 반도체 장치의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee