KR19990086745A - 트렌치 격리 제조 방법 - Google Patents

Abstract

본 발명은 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지하는 트렌치 격리 제조 방법에 관한 것으로, 반도체 기판 상에 트렌치 식각 마스크가 형성된다. 트렌치 식각 마스크를 사용하여 반도체 기판이 식각 되어 트렌치가 형성된다. 트렌치 양측벽 및 바닥에 열산화막이 형성된다. 열산화막을 포함하여 트렌치 식각 마스크 상에 실리콘 리치(Si-rich) 질화막이 형성된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 실리콘 리치 질화막으로 트렌치 내벽에 라이너(liner)를 형성함으로써, 후속 산화 공정시 트렌치 내벽의 산화를 방지할 수 있고, 트렌치 식각 마스크 제거시 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지할 수 있으며, 따라서 트렌치 격리의 전기적 특성을 개선할 수 있다.

Description

트렌치 격리 제조 방법(A METHOD FOR FABRICATING TRENCH ISOLATION)

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 트렌치 격리 제조 방법에 관한 것이다.

반도체 소자가 고집적화 됨에 따라, 얕은 트렌치 격리(이하 'STI'라 함) 공정의 적용이 활발히 이루어지고 있으며, 특히 256M 급 이상의 소자에서 STI를 이용한 트랜지스터 형성 방법의 개발이 중요한 항목으로 대두되고 있다.

도 1a 및 도 1b는 종래의 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도이다.

도 1a를 참조하면, 반도체 기판(1) 상에 패드 산화막(pad oxide)(2a) 및 실리콘 질화막(이하 'SiN' 이라 함)(2b)이 차례로 형성된다. 트렌치 형성 영역을 정의하여 이 분야에서 잘 알려진 사진 식각 공정을 사용하여 상기 SiN막(2b) 및 패드 산화막(2a)이 패터닝 되어 트렌치 식각 마스크(2)가 형성된다. 상기 트렌치 식각 마스크(2)를 사용하여 반도체 기판(1)이 식각 되어 트렌치(3)가 형성된다.

상기 트렌치 내벽 즉, 트렌치 바닥 및 양측벽에 트렌치(3) 형성을 위한 식각 공정시 발생된 반도체 기판(1)의 손상 부위를 제거하기 위해 열산화막(thermal oxide)(4)이 형성된다. 상기 열산화막(4)을 포함하여 트렌치 식각 마스크(2) 상에 SiN막 라이너(liner)(6)가 증착 된다. 상기 SiN막 라이너(6)는 후속 산화공정에 의해 트렌치 내벽이 산화되는 것을 방지하기 위해 형성된다.

상기 SiN막 라이너(6) 상에 상기 트렌치(3)가 완전히 채워지도록 트렌치 격리막(8)이 증착 된다. 상기 트렌치 격리막(8)은 예를 들어, USG(undoped silicate glass) 등의 산화막으로 형성된다.

상기 SiN막(2b)을 식각 정지층(etch stopping layer)으로 사용하여 상기 트렌치 격리막(8) 및 SiN막 라이너(6)가 CMP 공정으로 평탄화 식각 되어 얕은 트렌치 격리(10)가 형성된다.

마지막으로, 상기 트렌치(3) 양측의 SiN막(2b)이 인산 스트립(H₃PO₄strip) 공정 등으로 제거된다. 그러나, 도 1b에 도시된 바와 같이, 상기 인산 스트립 공정시, SiN막 라이너(6)도 함께 식각 되어 트렌치 격리(10)의 에지 부위에 원하지 않는 덴트(dent) 부위(참조 번호 11)가 발생된다.

여기서, 상기 SiN막 라이너(6)의 두께가 53Å 이상일 때, 상기 덴트 부위(참조 번호 11)가 발생되고, 45Å 이하일 때 산소의 투과를 방지하는 내산화 특성을 갖지 못하여 SiN막 라이너(6)의 사용이 어렵게 된다.

상기 덴트 부위(참조 번호 11)는 후속 공정 즉, 게이트 산화막 형성 및 게이트 폴리(gate poly) 식각 공정 등에 있어서, 게이트 산화막 씨닝(gate oxide thinning) 및 게이트 폴리 브리지(bridge) 등을 발생시킨다.

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지할 수 있는 트렌치 격리 제조 방법을 제공함에 그 목적이 있다.

도 1a 및 도 1b는 종래의 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도;

도 2a 및 도 2b는 본 발명의 실시예에 따른 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도.

* 도면의 주요 부분에 대한 부호의 설명

1, 100 : 반도체 기판 2a, 102a : 패드 산화막

2b, 102b : SiN막 3, 103 : 트렌치

4, 104 : 열산화막 6, 106 : SiN막 라이너

8, 108 : 트렌치 격리막 10, 110 : 트렌치 격리

(구성)

상술한 목적을 달성하기 위한 본 발명에 의하면, 트렌치 격리 제조 방법은, 반도체 기판 상에 트렌치 형성 영역을 정의하여 트렌치 식각 마스크를 형성하는 단계; 상기 트렌치 식각 마스크를 사용하여 반도체 기판을 식각 하여 트렌치를 형성하는 단계; 상기 트렌치 양측벽 및 바닥에 열산화막을 형성하는 단계; 상기 열산화막을 포함하여 트렌치 식각 마스크 상에 실리콘 리치 질화막을 형성하는 단계를 포함한다.

이 방법의 바람직한 실시예에 있어서, 상기 실리콘 리치 질화막 상에 트렌치를 완전히 채우도록 트렌치 격리막을 형성하는 단계; 상기 트렌치 식각 마스크의 상부 표면이 노출될 때까지 트렌치 격리막을 평탄화 식각 하는 단계; 및 상기 트렌치 식각 마스크를 제거하는 단계를 더 포함할 수 있다.

(작용)

도 2b를 참조하면, 본 발명의 실시예에 따른 신규한 트렌치 격리 제조 방법은, 트렌치 양측벽 및 바닥에 열산화막이 형성된 후, 열산화막을 포함하여 트렌치 식각 마스크 상에 실리콘 리치 질화막이 형성된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 실리콘 리치 질화막으로 트렌치 내벽에 라이너(liner)를 형성함으로써, 후속 산화 공정시 트렌치 내벽의 산화를 방지할 수 있고, 트렌치 식각 마스크 제거시 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지할 수 있으며, 따라서 트렌치 격리의 전기적 특성을 개선할 수 있다.

(실시예)

이하, 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.

도 2a 및 도 2b는 본 발명의 실시예에 따른 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도이다.

도 2a를 참조하면, 본 발명의 실시예에 따른 트렌치 격리 제조 방법은 먼저, 반도체 기판(100) 상에 패드 산화막(102a) 및 SiN막(102b)이 차례로 형성된다. 상기 패드 산화막(102a)은 예를 들어, 열산화(thermal oxidation) 방법으로 형성된다. 상기 SiN막(102b) 및 패드 산화막(102a)이 이 분야에서 잘 알려진 사진 식각 공정으로 패터닝 되어 트렌치 식각 마스크(102)가 형성된다.

상기 트렌치 식각 마스크(102)를 사용하여 반도체 기판(100)이 식각 되어 트렌치(103)가 형성된다.

상기 트렌치 식각 공정시 발생된 실리콘 격자 손상 등 누설 소오스(leakage source)로 작용하는 결함(defects)을 제거하기 위해 트렌치(103) 내벽에 열산화막(104)이 형성된다. 상기 열산화막(104)을 포함하여 패드 산화막(102a) 상에 SiN막 라이너(106)가 형성된다. 본 발명에 있어서, 상기 SiN막 라이너(106)는 종래와 달리, 조성비에 있어서 실리콘 성분을 다량 함유한 실리콘 리치(Si-rich) 질화막, Si_(3+α)N₄으로 형성된다. 또한, 상기 SiN막 라이너(106)는 후속 산화 공정시 트렌치 내벽이 산화되는 것을 방지하기에 충분한 두께 예를 들어, 51Å 이상의 두께를 갖도록 형성된다.

상기 SiN막 라이너(106) 상에 트렌치(103)가 완전히 채워지도록 트렌치 격리막(108)이 증착 된다. 상기 트렌치 격리막(108)은 예를 들어, USG(undoped silicate glass) 등의 산화막으로 형성된다. 상기 트렌치(103) 양측의 SiN막(102b)의 상부 표면이 노출될 때까지 상기 트렌치 격리막(108) 및 SiN막 라이너(106)가 CMP 공정 내지 에치 백(etch back) 공정 등으로 평탄화 식각 된다.

마지막으로, 트렌치(103) 양측의 SiN막(102b)이 인산 스트립 공정 등으로 제거되면 도 2b에 도시된 바와 같이, 본 발명에 따른 얕은 트렌치 격리(110)가 완성된다. 이때, 상기 인산 스트립 공정으로 SiN막 라이너(106)도 함께 식각 되나, 종래와 같은 트렌치 격리(110)의 에지 부위의 덴트 현상은 없게 된다.

본 발명은 실리콘 리치 질화막으로 트렌치 내벽에 라이너(liner)를 형성함으로써, 후속 산화 공정시 트렌치 내벽의 산화를 방지할 수 있고, 트렌치 식각 마스크 제거시 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지할 수 있으며, 따라서 트렌치 격리의 전기적 특성을 개선할 수 있는 효과가 있다.

Claims (4)

1. 반도체 기판 상에 트렌치 형성 영역을 정의하여 트렌치 식각 마스크를 형성하는 단계;

   상기 트렌치 식각 마스크를 사용하여 반도체 기판을 식각 하여 트렌치를 형성하는 단계;

   상기 트렌치 양측벽 및 바닥에 열산화막을 형성하는 단계; 및

   상기 열산화막을 포함하여 트렌치 식각 마스크 상에 실리콘 리치(Si-rich) 질화막을 형성하는 단계를 포함하는 트렌치 격리 제조 방법.
2. 제 1 항에 있어서,

   상기 실리콘 리치 질화막은, 적어도 후속 산화 공정시 트렌치 내벽의 산화를 방지하는 기능을 갖는 두께로 형성되는 트렌치 격리 제조 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 실리콘 리치 질화막은, 적어도 51Å 이상의 두께를 갖도록 형성되는 트렌치 격리 제조 방법.
4. 제 1 항에 있어서,

   상기 실리콘 리치 질화막 상에 트렌치를 완전히 채우도록 트렌치 격리막을 형성하는 단계;

   상기 트렌치 식각 마스크의 상부 표면이 노출될 때까지 트렌치 격리막 및 실리콘 리치 질화막을 평탄화 식각 하는 단계; 및

   상기 트렌치 식각 마스크를 제거하는 단계를 더 포함하는 트렌치 격리 제조 방법.