KR100731103B1 - 반도체 소자의 격리막 형성방법 - Google Patents

반도체 소자의 격리막 형성방법 Download PDF

Info

Publication number
KR100731103B1
KR100731103B1 KR1020050133188A KR20050133188A KR100731103B1 KR 100731103 B1 KR100731103 B1 KR 100731103B1 KR 1020050133188 A KR1020050133188 A KR 1020050133188A KR 20050133188 A KR20050133188 A KR 20050133188A KR 100731103 B1 KR100731103 B1 KR 100731103B1
Authority
KR
South Korea
Prior art keywords
trench
forming
film
oxide film
oxide
Prior art date
Application number
KR1020050133188A
Other languages
English (en)
Inventor
전인규
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133188A priority Critical patent/KR100731103B1/ko
Priority to US11/612,632 priority patent/US7645679B2/en
Application granted granted Critical
Publication of KR100731103B1 publication Critical patent/KR100731103B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 격리막 형성시 갭 필 마진(gap fill margin)을 확보할 수 있는 방법으로, 반도체 기판상에 일정 깊이로 형성된 트렌치와 상기 트렌치 부분에 형성된 열산화막과; 상기 열산화막 상에 형성된 산화실리콘막과; 그리고, 상기 산화실리콘막을 포함한 트렌치 부분에 채워진 산화절연막을 포함하여 이루어진 것을 특징으로 한다.
반도체 소자, 격리막, STI, 갭 필 마진(gap fill margin),

Description

반도체 소자의 격리막 형성방법{Method of forming a isolation film of semiconductor device}
도 1a 내지 도 1d는 종래의 반도체 소자의 격리막 형성 방법을 나타낸 공정단면도
도 2는 본 발명의 실시예에 따른 반도체 소자의 격리막 구조를 나타낸 단면도
도 3a 내지 도 3g는 본 발명에 따른 반도체 소자의 격리막 형성방법을 나타낸 공정단면도
＊도면의 주요부분에 대한 부호 설명
301 : 반도체 기판 302 : 트렌치
303 : 열산화막 304 : 산화실리콘막
305 : 산화절연막
본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로, 특히 반도체 소자의 격리막 형성시 갭 필 마진(gap fill margin)을 확보할 수 있는 반도체 소자의 격리막 형성방법에 대한 것이다.
일반적으로 실리콘 기판상에 형성되는 반도체 장치는 각각의 회로 패턴들을 전기적으로 분리하기 위한 소자 분리영역과 각각의 회로 패턴을 형성하기 위한 소자 형성영역으로 구성되어있다.
최근 반도체 소자의 고집적화에 따라 소자 분리영역과 소자 형성영역의 크기를 축소하는 방법들이 제안되고 있다.
특히, 소자 분리영역을 형성하기 위해 가장 일반적으로 사용되는 방법으로는 샬로우 트렌치 격리방법(STI:shallow trench isolation)이 있다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 격리막 형성방법을 자세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 격리막 형성 방법을 나타낸 공정단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(101)상에는 산화막(102)과 질화막(103)이 차례로 증착된다.
그리고, 상기 질화막(103)의 전면에는 감광성 레지스트가 도포된 후, 노광 및 현상공정으로 패터닝(patterning)되어 감광막 패턴(104)이 형성된다.
도 2b에 도시된 바와 같이, 상기 감광막 패턴(104)에 따라 식각공정을 수행함으로써 소정의 깊이를 갖는 트렌치(trench)(105)가 형성된다.
그리고, 상기 트렌치(105) 형성시 이용된 상기 감광막 패턴(104)은 세정공정을 통해 제거되며, 세정공정 이후 노출된 상기 트렌치(105)부분에는 기판 보호를 위해 열산화공정으로 열산화막(thermal oxidation)(106)을 형성한다.
다음으로, 상기 트렌치(105)를 비롯한 상기 열산화막(106)상의 전면에는 절연 물질로써 갭 필(gap fill)공정이 수행된 절연층(107a)이 형성된다.
이때, 상기 절연층(107a) 형성에 사용되는 물질로는 HDP산화막(high density plasma oxide)이 사용된다.
도 1c에 도시된 바와 같이, 상기 절연층(107a)이 형성된 상기 반도체 기판(101)의 전면에는 상기 질화막(103)이 노출되도록 평탄화 공정이 수행된다.
이때, 화학적 기계 연마법(CMP:chemical mechancal polishing)공정으로 상기 반도체 기판(101)을 평탄화되면서, 상기 트렌치(105)의 내부에는 절연막(107)이 형성된다.
도 1d에 도시된 바와 같이, 상기 산화막(102)과 상기 질화막(103)은 습식식각(wet etch)공정 및 전세공정이 수행됨으로써 제거된다.
이로써, 반도체 소자의 소자 분리영역에는 상기 트렌치(105)에 절연물질이 채워진 격리막이 형성된다.
최근들어 반도체 소자의 고집적화 및 소형화에 따라서 반도체 기판에 형성되는 격리막의 깊이가 깊어지고 그 폭이 좁아지고 있다.
즉, 고집적화에 따른 격리막 형성시 깊고 좁게 형성되는 트렌치에는 절연 물질이 마진(margin)을 남기지 않도록 잘 채워져야 한다.
하지만, 종래의 화학 증착방법으로는 갈수록 깊고 좁아지는 트렌치에 채워지는 절연 물질의 갭 필 마진(gap fill margin)을 확보할 수 없는 문제점이 발생한 다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 트렌치에 절연물질을 갭 필(gap fill)하기 전에 1차 평탄화공정을 수행하여 반도체 기판의 두께를 낮춤으로써, 격리막 형성시 갭 필 마진(gap fill margin)을 확보할 수 있는 반도체 소자의 격리막 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 격리막은 반도체 기판상에 일정 깊이로 형성된 트렌치와; 상기 트렌치 부분에 형성된 열산화막과; 상기 열산화막 상에 형성된 산화실리콘막과; 그리고, 상기 산화실리콘막을 포함한 트렌치 부분에 채워진 산화절연막을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 격리막 형성방법은 반도체 기판상에 산화막과 질화막을 차례로 형성하는 단계; 상기 질화막 상에 트렌치를 형성하기 위한 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 따라 소정의 깊이로 트렌치를 형성하는 단계; 상기 트렌치 부분의 기판을 보호하기 위한 열산화막을 형성하는 단계; 1차 평탄화 공정으로 상기 열산화막과 상기 질화막을 제거하는 단계; 상기 트렌치 부분을 포함한 상기 산화막의 전면에 산화실리콘막을 형성하는 단계; 상기 트렌치 부분을 포함한 상기 산화실리콘막의 전면에 갭 필 공정으로 산화절연막을 형성하는 단계; 2차 평탄화 공정으로 상기 산 화절연막을 상기 산화실리콘막 부분까지 제거하는 단계; 습식 식각공정으로 상기 산화실리콘막과 산화절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 격리막을 자세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 격리막 구조를 나타낸 단면도이다.
본 발명에 따른 반도체 소자의 격리막은, 도 2에 도시된 바와 같이, 소자 분리영역과 소자 형성영역으로 나누어진 반도체 기판(301)상에 일정 깊이로 소자 분리영역에 형성된 트렌치(302)와, 상기 트렌치 부분에 적층되어 형성된 열산화막(303)과, 상기 열산화막(303)상에 형성된 산화실리콘막(304)과, 그리고, 상기 산화실리콘막(304)을 포함한 상기 트렌치(302) 부분에 채워진 산화절연막(305)으로 구성되어 있다.
여기서, 상기 산화실리콘막(304)은 HDT산화막(high density plasma oxide)에 산화실리콘(SiH4)물질을 첨가하여 형성된 SRO(silicon rich oxide)로 이루어져 있다.
이는, 화학적 기계 연마법(CMP : chemical mechancal polishing)을 사용하는 2차 평탄화 공정시 상기 기판(301)을 보호하기 위한 정지점(stop point)을 나타내주는 박막이다.
또한, 상기 산화절연막(305)은 반도체 소자의 격리막을 형성하기 위한 물질 로써 HDT산화막을 사용한다.
다음으로, 본 발명에 따른 반도체 소자의 격리막 형성방법을 자세히 설명하면 다음과 같다.
도 3a 내지 도 3g는 본 발명에 따른 반도체 소자의 격리막 형성방법을 나타낸 공정단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(301)상에 산화막(306)과 질화막(307)을 차례로 증착한다.
그리고, 상기 질화막(307)의 전면에는 감광성 레지스트를 도포한 후, 노광 및 현상공정으로 패터닝하여 감광막 패턴(308)을 형성한다.
도 3b에 도시된 바와 같이, 상기 감광막 패턴(308)에 따라 식각공정을 수행함으로써 소정의 깊이를 갖는 트렌치(302)를 형성한다.
그리고, 상기 트렌치(302) 형성시 이용된 상기 감광막 패턴(308)을 세정공정으로 제거하며, 세정공정 이후 노출된 상기 트렌치(302)부분의 기판 보호를 위해 열산화공정으로 열산화막(thermal oxidation)(303)을 형성한다.
상기 열산화막(303)은 상기 트렌치(302)의 식각공정시 양측벽과 하부면이 산화되어 부피가 증가하기 때문에 열산화공정으로 형성하는 박막이다.
도 3c에 도시된 바와 같이, 열산화막(303)이 형성된 상기 반도체 기판(301)의 전면에 상기 신화막(306)이 노출되도록 1차 평탄화 공정을 수행한다.
여기서, 제 1차 평탄화 공정은 화학적 기계 연마법 공정으로 상기 반도체 기판(301)을 평탄화시키면서, 상기 산화막(306)이 노출될 때까지 진행한다.
즉, 상기 트렌치(302)의 깊이를 줄임으로써 이 후 적층될 절연 물질이 깊은 모서리 부위까지 잘 채워져서 마진(margin)을 확보할 수 있도록 한다.
도 4d에 도시된 바와 같이, 상기 트렌치(302) 부분을 포함한 상기 산화막(306)의 전면에 산화실리콘막(304)을 형성한다.
여기서, 상기 산화실리콘막(304)은 HDT산화막에 산화실리콘(SiH4)물질을 첨가하여 형성된 SRO(silicon rich oxide)로 이루어져 있다.
상기 산화실리콘막(304)은 성분특성상 이 후 적층될 산화절연막과 다르게 구분되기 때문에, 화학적 기계 연마법을 사용하는 2차 평탄화 공정시 상기 기판(301)을 보호하기 위한 정지점(stop point)으로 사용된다.
도 5e에 도시된 바와 같이, 상기 트렌치(302)를 비롯한 상기 산화실리콘막(304)상의 전면에 산화절연층(305a)이 형성된다.
이때, 상기 산화절연층(305a)을 형성하는 물질로는 HDP산화막이 사용된다.
도 1f에 도시된 바와 같이, 상기 산화절연층(305a)이 형성된 상기 반도체 기판(301)의 전면에 상기 산화실리콘막(304)이 노출되도록 2차 평탄화 공정을 수행한다.
이때, 화학적 기계 연마법 공정으로 상기 반도체 기판(301)을 평탄화시키면서, 상기 트렌치(302)의 내부에 산화절연막(305)을 형성한다.
도 1g에 도시된 바와 같이, 상기 산화실리콘막(304)과 상기 산화막(306)을 각각 습식식각(wet etch) 및 전세공정을 수행하여 제거한다.
이로써, 반도체 소자의 소자 분리영역에는 상기 트렌치(302)가 상기 산화절 연막(308)으로 채워진 격리막이 형성된다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 격리막 형성방법은 반도체 기판에 형성되는 트렌치의 깊이가 깊어지고 좁아지더라도 절연막이 트렌치 내에 마진을 확보할 수 있다.
본 발명에 따른 반도체 소자의 격리막 형성 방법은 1차 평탄화 공정을 수행하여 트렌치의 깊이를 낮추고 절연막을 형성한다.
따라서, 반도체 기판에 형성되는 트렌치의 깊이가 깊어지고 좁아지더라도 절연막이 트렌치 내에 마진을 확보할 수 있다.
또한, 산화실리콘막을 적층 함으로써 보다 안전하게 평탄화 공정시 반도체 기판을 보호할 수 있다.

Claims (6)

  1. 반도체 기판의 소자분리영역에 소정의 깊이로 형성된 트렌치와;
    상기 트렌치 부분에 형성된 열산화막과;
    상기 트렌치 부분의 열산화막 상에 마진없이 형성된 산화 실리콘막과; 그리고,
    상기 산화 실리콘막을 포함한 상기 트렌치 부분에 마진 없이 형성된 산화절연막을 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 격리막.
  2. 제 1 항에 있어서,
    상기 산화실리콘막은 HDT산화막(high density plasma oxide)에 산화실리콘(SiH4)물질을 첨가하여 형성된 SRO(silicon rich oxide)로 이루어지는 것을 특징으로 하는 반도체 소자의 격리막.
  3. 삭제
  4. 반도체 기판상에 산화막과 질화막을 차례로 형성하는 단계;
    상기 질화막 상에 트렌치를 형성하기 위한 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴에 따라 소정의 깊이로 트렌치를 형성하는 단계;
    상기 트렌치 부분의 기판을 보호하기 위한 열산화막을 형성하는 단계;
    1차 평탄화 공정으로 상기 열산화막과 상기 질화막을 제거하는 단계;
    상기 트렌치 부분을 포함한 상기 산화막의 전면에 산화실리콘막을 형성하는 단계;
    상기 트렌치 부분을 포함한 상기 산화실리콘막의 전면에 갭 필 공정으로 산화절연막을 형성하는 단계;
    2차 평탄화 공정으로 상기 산화절연막을 상기 산화실리콘막 부분까지 제거하는 단계;
    습식 식각공정으로 상기 산화실리콘막과 산화절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 격리막 형성 방법.
  5. 제 4 항에 있어서,
    상기 산화실리콘막은 HDP산화막(high density plasma oxide)에 산화실리콘(SiH4)물질을 첨가하여 형성된 SRO(silicon rich oxide)로 이루어지는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
  6. 제 4 항에 있어서,
    상기 1차 평탄화공정을 수행하여 상기 반도체 소자의 두께를 줄임으로써, 상기 트렌치 부분에 마진없이 산화절연막을 형성하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
KR1020050133188A 2005-12-29 2005-12-29 반도체 소자의 격리막 형성방법 KR100731103B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050133188A KR100731103B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 격리막 형성방법
US11/612,632 US7645679B2 (en) 2005-12-29 2006-12-19 Method for forming isolation layer in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133188A KR100731103B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 격리막 형성방법

Publications (1)

Publication Number Publication Date
KR100731103B1 true KR100731103B1 (ko) 2007-06-21

Family

ID=38263744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133188A KR100731103B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 격리막 형성방법

Country Status (2)

Country Link
US (1) US7645679B2 (ko)
KR (1) KR100731103B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644126B2 (en) * 2009-09-09 2020-05-05 Monterey Research, Llc Varied silicon richness silicon nitride formation
JP2012109378A (ja) 2010-11-17 2012-06-07 Renesas Electronics Corp 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980052493A (ko) * 1996-12-24 1998-09-25 김영환 반도체 소자의 제조방법
KR19990086745A (ko) * 1998-05-29 1999-12-15 윤종용 트렌치 격리 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019871A (ko) 1996-09-04 1998-06-25 김영귀 연료펌프 보조 구동 장치
US6140208A (en) * 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
KR100308793B1 (ko) * 1999-10-18 2001-11-02 윤종용 반도체 소자 제조방법
TW559984B (en) * 2000-10-11 2003-11-01 Macronix Int Co Ltd Method for producing shallow trench isolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980052493A (ko) * 1996-12-24 1998-09-25 김영환 반도체 소자의 제조방법
KR19990086745A (ko) * 1998-05-29 1999-12-15 윤종용 트렌치 격리 제조 방법

Also Published As

Publication number Publication date
US20070166949A1 (en) 2007-07-19
US7645679B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
KR100382728B1 (ko) 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
US20060216878A1 (en) Method for fabricating semiconductor device
JPH10335441A (ja) 半導体装置の製造方法
TW200529317A (en) Semiconductor device with trench isolation structure and method for fabricating the same
KR100731103B1 (ko) 반도체 소자의 격리막 형성방법
JP2003243293A (ja) 半導体装置の製造方法
US6103581A (en) Method for producing shallow trench isolation structure
KR20090066406A (ko) 반도체 소자의 소자 분리막 제조 방법
KR101061173B1 (ko) 반도체 소자의 소자분리막 및 그의 형성방법
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100760908B1 (ko) 반도체 소자의 제조 방법
KR101078720B1 (ko) 반도체 소자의 소자분리막 형성방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR100552847B1 (ko) 반도체 소자의 트랜치 아이솔레이션 형성 방법
KR100422949B1 (ko) 소자분리막 형성 방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR100842490B1 (ko) 반도체 소자의 제조방법
KR100588644B1 (ko) 반도체 소자 및 그 제조방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR20050003013A (ko) 반도체 소자의 소자분리막 형성방법
KR20090056263A (ko) 반도체 소자의 소자 분리막 및 그의 형성 방법
KR20040070648A (ko) Ｓｔｉ 갭필 마진 제조 방법
KR20010077267A (ko) 반도체 장치 제조를 위한 소자 분리 방법
KR20020054666A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee