KR100760908B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100760908B1
KR100760908B1 KR1020050132730A KR20050132730A KR100760908B1 KR 100760908 B1 KR100760908 B1 KR 100760908B1 KR 1020050132730 A KR1020050132730 A KR 1020050132730A KR 20050132730 A KR20050132730 A KR 20050132730A KR 100760908 B1 KR100760908 B1 KR 100760908B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
trench
forming
oxide film
Prior art date
Application number
KR1020050132730A
Other languages
English (en)
Other versions
KR20070069971A (ko
Inventor
장정렬
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132730A priority Critical patent/KR100760908B1/ko
Publication of KR20070069971A publication Critical patent/KR20070069971A/ko
Application granted granted Critical
Publication of KR100760908B1 publication Critical patent/KR100760908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자 분리막의 트렌치(trench)의 공정 마진(margin)을 향상시켜 130nm 이하의 트렌치를 형성할 수 있는 반도체 소자의 제조 방법에 관한 것으로, 액티브 영역과 소자 분리 영역이 정의되는 반도체 기판에 절연막을 형성하는 단계; 상기 소자 분리 영역의 상기 절연막을 식각하는 단계; 상기 절연막의 측면에 제 1 측벽 절연막을 형성하는 단계; 상기 절연막을 소정 두께로 식각하는 단계; 상기 절연막과 상기 제 1 측벽 절연막 측면에 제 2 측벽 절연막을 형성하는 단계; 상기 제 2 측벽 절연막을 마스크로 이용하여 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계; 상기 트렌치내에 소자 분리막을 형성하는 단계를 포함하여 이루어진 것이다.
소자 분리막, 트렌치, 반도체 소자

Description

반도체 소자의 제조 방법{Method for fabricating semiconductor device}
도 1a 내지 도 d는 종래의 반도체 소자의 소자 분리막 형성 공정 단면도
도 2a 내지 2e는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막의 공정 단면도
도면의 주요 부분에 대한 설명
11 : 반도체 기판 12 : 패드 산화막
13 : 질화막 14 : 감광막
15 : 제 1 측벽 산화막 16 : 제 2 측벽 산화막
17 : 트렌치 18 : 소자 분리막
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 소자 분리막(STI; Shallow Trench Isolation)을 형성하기 위한 트렌치(trench)의 공정 마진(margin)을 향상시킨 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 메모리 소자 및 이미지 센서 등의 반도체 소자는 복수개의 단위 소자들이 반도체 기판에 고집적되어 만들어 진다. 이와 같이 복수개의 단위 소자 들을 반도체 기판에 고집적화하기 위해서는 반도체 기판을 상기 복수개의 단위 소자에 상응하도록 복수개의 액티브 영역을 정의하고 나머지 부분은 필드 영역으로 정의하여 상기 필드 영역에 필드 산화막 또는 소자 분리막을 형성하여야 한다.
최근의 반도체 소자 제조 방법에서는 단위 소자들이 고집적화되므로 필드 영역에 필드산화막을 형성하여 액티브 영역 들을 격리시키는 것보다 필드 영역에 트렌치를 형성하고 트렌치내에 TEOS막 등의 절연막을 채우고 상기 트렌치 영역에만 남도록 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 절연막을 제거한다.
이와 같은 종래의 소자 격리막을 형성하는 방법을 설명하면 다음과 같다.
도 1a 내지 1d는 종래의 반도체 소자 중 소자 격리막을 형성하는 공정 단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(1)에 패드 산화막(pad oxide)(2), 질화막(nitride)(3) 및 TEOS(Tetra Ethyl Ortho Silicate) 산화막(4)을 차례로 형성한다. 그리고, 상기 산화막(4)위에 감광막(5)을 증착하고, 액티브 영역과 필드 영역을 정의하는 마스크를 이용하여 노광 및 현상하여 상기 필드 영역의 상기 감광막(5)을 선택적으로 제거한다.
도 1b에 도시한 바와 같이, 상기 패터닝된 감광막(5)을 마스크로 이용하여 상기 필드 영역의 산화막(4) 및 질화막(3)을 제거한다. 그리고, 상기 감광막(5)을 제거한다.
도 1c에 도시한 바와 같이, 전면에 산화막을 증착하고 이방성 식각하여 상기 산화막(4) 및 질화막(3) 측면에 측벽 산화막(6)을 형성한다. 이 때 필드 영역의 상기 패드 산화막(2)이 제거된다.
그리고 상기 측벽 산화막(6) 및 산화막(4) 및 질화막(3)을 마스크로 이용하여 상기 반도체 기판(1)을 소정 깊이(3000Å 이상)로 식각하여 트렌치(trench, 7)을 형성한다.
상기 도 1c에서, 상기 측벽 산화막(6)을 형성하는 이유는, 상기 감광막(5) 패턴을 마스크로 이용하여 상기 산화막(4), 질화막(3) 및 패드 산화막(2)을 식각하고 이를 마스크로 이용하여 트렌치를 형성할 경우, 상기 트렌치의 폭을 150nm 이하로 패터닝할 수 없기 때문이다.
즉, 감광막(5)을 KrF 광원을 이용하여 감광막을 노광 및 현상할 경우, 임계치수(CD)가 150nm 이하의 패턴을 형성할 수 있는 DOF(Dose and focus) 마진이 없기 때문이다. 그리고, 상기 감광막(5)만을 이용하여 깊이가 3000Å 이상인 상기 트렌치를 형성하기 위해서는 상기 감광막(5)의 두께가 5000Å 이상이 요구된다. 만약 감광막(5)의 두께가 5000Å 이상이면 더더욱 150nm 이하로 패터닝할 수 없게 된다.
도 1d에 도시한 바와 같이, 상기 트렌치(7)가 채워지도록 상기 산화막(4), 질화막(3), 측벽 산화막(6)을 포함한 상기 반도체 기판(1) 전면에 O3 TEOS막 등을 형성하고, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치(7) 영역에만 남도록 상기 산화막(4), 질화막(3), 측벽 산화막(6), 패드 산화막(2) 및 O3 TEOS막을 제거하여 소자 분리막(8)을 형성한다.
그리고, 도면에는 도시되지 않았지만, 상기 소자 분리막(8)에 의해 격리된 각 액티브 영역에 단위 소자들을 형성한다.
그러나, 상기와 같은 종래의 반도체 소자 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
상기 150nm 이하의 트렌치 폭을 패터닝하기 위해 측벽 산화막을 형성하고 이를 이용하여 트렌치를 형성하지만, 상기 마스킹 역할을 하는 산화막 및 측벽 산화막이 트렌치를 형성하기 위한 기판 식각이 종료될 때까지 남아 있어야 하므로 상기 트렌치의 깊이가 깊어질수록 상기 마스크의 두께도 더 두께워져야 한다.
따라서, 한번의 측벽 산화막으로는 소자 분리막을 위한 트렌치의 폭을 줄이는데 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 측벽 절연막 공정을 두 번에 걸쳐 실시하여 소자 분리막을 위한 130nm 이하의 트렌치를 형성할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조 방법은, 액티브 영역과 소자 분리 영역이 정의되는 반도체 기판에 절연막을 형성하는 단계; 상기 소자 분리 영역의 상기 절연막을 식각하는 단계; 상기 절연막의 측면에 제 1 측벽 절연막을 형성하는 단계; 상기 절연막을 소정 두께로 식각하는 단계; 상기 절연막과 상기 제 1 측벽 절연막 측면에 제 2 측벽 절연막을 형성하는 단계; 상기 제 2 측벽 절연막을 마스크로 이용하여 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계; 상기 트렌치내에 소자 분리막을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2a 내지 2e는 본 발명의 실시예에 따른 반도체 소자의 공정 단면도이다.
도 2a에 도시한 바와 같이, 액티브 영역(active region)과 필드 영역(field region)이 정의되는 반도체 기판(11)에 패드 산화막(12) 및 질화막(13)을 차례로 형성한다. 그리고, 상기 질화막(13)위에 감광막(14)을 형성하고, 액티브 영역과 필드 영역을 정의하는 마스크를 이용한 노광 및 현상 공정으로 상기 필드 영역의 상기 감광막(14)을 선택적으로 제거한다.
도 2b에 도시한 바와 같이, 상기 패터닝된 감광막(14)을 마스크로 이용하여 상기 필드 영역의 질화막(13)을 제거하고, 상기 기판 전면에 제 1 산화막을 증착하고 상기 제 1 산화막을 이방성 식각하여 상기 절연막(13) 측면에 제 1 측벽 산화막(15)을 형성한다.
도 2c에 도시한 바와 같이, 상기 질화막(13)을 소정 두께 만큼 제거한다.
도 2d에 도시한 바와 같이, 상기 질화막(13)이 소정 두께로 제거된 기판 전면에 제 2 산화막을 증착하고 상기 제 2 산화막을 이방성 식각하여 상기 절연막(13) 상측 및 상기 제 1 측벽 산화막 측면에 제 2 측벽 산화막(16)을 형성한다. 이 때 상기 필드 영역의 패드 산화막(12)도 제거된다.
그리고, 상기 제 2 측벽 산화막(16)을 마스크로 이용하여 상기 반도체 기판(11)을 소정 깊이(3000Å 이상)로 식각하여 트렌치(trench, 17)을 형성한다.
도 2e에 도시한 바와 같이, 상기 제 1, 제 2 측벽 산화막(15, 16) 및 질화막(13)을 제거하고, 상기 패드 산화막(12)만 남도록 한다.
그리고, 상기 트렌치(17)에 충분히 채워지도록 상기 반도체 기판(11) 전면에 O3 TEOS막 또는 HDP(High Density plasma) 산화막 등을 형성하고, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치(17) 영역에만 남도록 상기 O3 TEOS막 또는 HDP(High Density plasma) 산화막을 제거하여 소자 분리막(18)을 형성한다.
물론 상기에서, 제 1, 제 2 측벽 산화막이 제거되지 않는 상태에서 상기 반도체 기판(11) 전면에 O3 TEOS막 또는 HDP(High Density plasma) 산화막 등을 형성하고, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치(17) 영역에만 남도록 상기 O3 TEOS막 또는 HDP(High Density plasma) 산화막을 제거하여 소자 분리막(18)을 형성할 수 있다.
또한, 상기 패드 산화막(12)을 포함한 모든 절연막(질화막, 제 1, 제 2 측벽 산화막)을 제거한 후, 상기 반도체 기판(11) 전면에 O3 TEOS막 또는 HDP(High Density plasma) 산화막 등을 형성하고, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치(17) 영역에만 남도록 상기 O3 TEOS막 또는 HDP(High Density plasma) 산화막을 제거하여 소자 분리막(18)을 형성할 수 있다.
그리고, 도면에는 도시되지 않았지만, 상기 소자 분리막(18)에 의해 격리된 각 액티브 영역에 단위 소자들을 형성한다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
즉, 본 발명의 반도체 소자 제조 방법은, 2차에 걸쳐 측벽 산화막을 형성하고 트렌치를 형성하므로 트렌치 고정 마진을 충분히 확보할 수 있고, 130nm 이하급의 반도체 소자의 소자 분리막을 제공할 수 있다.

Claims (5)

  1. 액티브 영역과 소자 분리 영역이 정의되는 반도체 기판에 절연막을 형성하는 단계;
    상기 소자 분리 영역의 상기 절연막을 식각하는 단계;
    상기 절연막의 측면에 제 1 측벽 절연막을 형성하는 단계;
    상기 절연막을 소정 두께로 식각하는 단계;
    상기 절연막과 상기 제 1 측벽 절연막 측면에 제 2 측벽 절연막을 형성하는 단계;
    상기 제 2 측벽 절연막을 마스크로 이용하여 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치내에 소자 분리막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 절연막과 반도체 기판 사이에 패드 산화막을 형성하는 단계를 더 포함함을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 절연막은 질화막이고, 상기 제 1, 제 2 측벽 절연막은 산화막임을 특징 으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 소자 분리막을 형성하는 단계는, 상기 절연막 및 제 1, 제 2 측벽 절연막을 제거하는 단계와,
    상기 트렌치가 채워지도록 상기 반도체 기판 전면에 산화막을 증착하는 단계와,
    CMP 공정으로 상기 트렌치 내에만 남도록 상기 산화막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 소자 분리막을 형성하는 단계는, 상기 트렌치가 채워지도록 상기 절연막 및 제 1, 제 2 측벽 절연막을 포함한 상기 반도체 기판 전면에 산화막을 증착하는 단계와,
    CMP 공정으로 상기 트렌치 내에만 남도록 상기 산화막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
KR1020050132730A 2005-12-28 2005-12-28 반도체 소자의 제조 방법 KR100760908B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132730A KR100760908B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132730A KR100760908B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070069971A KR20070069971A (ko) 2007-07-03
KR100760908B1 true KR100760908B1 (ko) 2007-09-21

Family

ID=38505528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132730A KR100760908B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100760908B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050069427A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 소자 분리막 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050069427A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 소자 분리막 형성 방법

Also Published As

Publication number Publication date
KR20070069971A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100675282B1 (ko) 미세 패턴 형성 방법, 및 이를 이용한 트렌치 소자분리막형성 방법
US20060216878A1 (en) Method for fabricating semiconductor device
KR100726148B1 (ko) 반도체소자의 제조방법
KR100607330B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100760908B1 (ko) 반도체 소자의 제조 방법
KR100731103B1 (ko) 반도체 소자의 격리막 형성방법
KR20060076498A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100596609B1 (ko) 레지스트 매립 방법 및 반도체 장치의 제조 방법
KR100781872B1 (ko) 소자분리막 형성 방법
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
KR100561513B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리 방법
KR100532839B1 (ko) 반도체 제조공정의 샐로우 트렌치 형성방법
KR100349350B1 (ko) 반도체장치의 소자격리방법
KR100565759B1 (ko) 반도체 소자의 제조방법
KR100826790B1 (ko) 반도체 소자의 트렌치 제조 방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR100620173B1 (ko) 게이트 미세 패턴 형성 방법
KR100779015B1 (ko) 반도체 소자의 제조 방법
KR20040070648A (ko) Ｓｔｉ 갭필 마진 제조 방법
KR20070006058A (ko) 반도체소자의 게이트 하드마스크 제거 방법
KR20070069686A (ko) 반도체 장치의 소자 분리 영역 및 그 형성 방법
KR20060077689A (ko) Ｃｍｏｓ 이미지 센서의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee