KR100781872B1 - 소자분리막 형성 방법 - Google Patents
소자분리막 형성 방법 Download PDFInfo
- Publication number
- KR100781872B1 KR100781872B1 KR1020010037467A KR20010037467A KR100781872B1 KR 100781872 B1 KR100781872 B1 KR 100781872B1 KR 1020010037467 A KR1020010037467 A KR 1020010037467A KR 20010037467 A KR20010037467 A KR 20010037467A KR 100781872 B1 KR100781872 B1 KR 100781872B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- forming
- dti
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000002955 isolation Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 150000004767 nitrides Chemical class 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 소자분리막 형성 방법에 관한 것으로, 특히 에스티아이(Shallow Trench Isolation: STI)용 제 1 트렌치 식각 공정을 디티아이(Deep Trench Isolation: DTI) 영역과 STI 영역에 진행한 후 상기 DTI 영역의 추가 식각 공정으로 DTI용 제 2 트렌치를 형성하므로, 종래 기술인 한 번의 식각 공정으로 DTI용 트렌치를 형성할 경우 발생되는 DTI 마스크용 감광막의 코팅 페일(Coating fail)을 방지하여 CD 편차 및 O/L 리딩 페일(Overlay reading fail)을 억제하므로 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
도 1a 내지 도 1f는 종래 기술에 따른 소자분리막 형성 방법을 나타낸 공정 단면도.
도 2는 과 DTI 영역을 나타낸 평면도.
도 3은 도 2의 A 부위와 B 부위의 CD 값을 나타낸 도면.
도 4는 종래 기술에 따른 감광막의 코팅 페일된 O/L 박스를 나타낸 사진도.
도 5a 내지 도 5f는 본 발명의 실시 예에 따른 소자분리막 형성 방법을 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 41 : 반도체 기판 13, 43 : 패드 산화막
15, 45 : 패드 질화막 17, 47 : 제 2 산화막
19, 49 : 제 1 감광막 21, 51 : 제 1 트렌치
23, 53 : 제 2 감광막 25, 55 : 제 2 트렌치
27, 57 : HDP 산화막 29, 59 : 제 2 감광막
본 발명은 소자분리막 형성 방법에 관한 것으로, 특히 STI용 제 1 트렌치 식각 공정을 DTI 영역과 STI 영역에 진행한 후 상기 DTI 영역의 추가 식각 공정으로 DTI용 제 2 트렌치를 형성하여 소자의 수율 및 신뢰성을 향상시키는 소자분리막 형성 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 되는데 그 중에서 소자 분리가 문제된다.
소자 분리 기술에는 크게 로코스(LOCOS)방법과 기판을 깍아 낸 다음에 CVD산화막으로 채운뒤에 평탄화하는 에스티아이(Shallow Trench Isolation: STI) 방법 그리고 디티아이(Deep Trench Isolation: DTI) 방법이 있다.
도 1a 내지 도 1f는 종래 기술에 따른 소자분리막 형성 방법을 나타낸 공정 단면도이다.
그리고, 도 2는 과 DTI 영역을 나타낸 평면도이고, 도 3은 도 2의 A 부위와 B 부위의 CD 값을 나타낸 도면이며, 도 4는 종래 기술에 따른 감광막의 코팅 페일된 O/L 박스를 나타낸 사진도이다.
종래의 소자분리막 형성 방법은 도 1a에서와 같이, DTI 영역, STI 영역 및 활성영역이 각각 정의된 반도체 기판(11)상에 패드(Pad) 산화막(13), 패드 질화막(15), 하드 마스크(Hard mask) 역할의 제 2 산화막(17) 및 포지티브(Positive)인 제 1 감광막(19)을 순차적으로 형성한다.
그리고, 상기 제 1 감광막(19)을 상기 STI 영역 상측에만 제거되도록 선택적 으로 노광 및 현상한다.
도 1b에서와 같이, 상기 선택적으로 노광 및 현상된 제 1 감광막(19)을 마스크로 상기 제 2 산화막(17), 패드 질화막(15), 패드 산화막(13) 및 반도체 기판(11)을 선택 식각하여 제 1 트렌치(21)를 형성하고, 상기 제 1 감광막(19)을 제거한다.
도 1c에서와 같이, 상기 제 1 트렌치(21)를 포함한 전면에 포지티브인 제 2 감광막(23)을 도포하고, 상기 제 2 감광막(23)을 상기 DTI 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다.
여기서, 상기 제 1 트렌치(21) 형성 공정 시, 상기 제 1 트렌치(21)의 바닥 부위와 상기 제 2 산화막(17) 간에 6500 ∼ 7000Å의 단차가 발생되기 때문에 도 2 및 도 3에서와 같이, 상기 제 2 감광막(23)의 도포 시 상기 DTI 영역의 중심 부위(A)와 DTI 영역의 에지(Edge) 부위(B)간에 상기 제 2 감광막(23)의 코팅 페일(Coating fail)이 발생되어 50 ∼ 70㎚의 CD 편차가 발생된다. 또한, 도 4에서와 같이, 아웃 박스(Out box)와 인너 박스(Inner box)의 오버레이(Overlay) 박스에 있어서 스크라이브(Scribe) 영역과 코아(Core) 영역간에도 상기 제 2 감광막(23)의 코팅 페일(F)이 발생되어 오버레이 리딩 페일(Reading fail)이 발생된다.
도 1d에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(23)을 마스크로 제 2 산화막(17), 패드 질화막(15), 패드 산화막(13) 및 반도체 기판(11)을 선택 식각하여 상기 제 1 트렌치(21)보다 더 깊은 제 2 트렌치(25)를 형성한다.
여기서, 상기 제 2 트렌치(25) 형성 공정 시 상기 패드 질화막(15) 상의 제 2 산화막(17)과 제 2 감광막(23)은 제거된다.
도 1e에서와 같이, 상기 잔존한 제 2 감광막(23)을 제거하고, 상기 제 1, 제 2 트렌치(21,25)를 포함한 전면에 에이치디피(High Density Plasma : HDP) 산화막(27)과 포지티브인 제 3 감광막(29)을 순차적으로 형성한다.
여기서, 상기 제 1, 제 2 트렌치(21,25)간의 형성 깊이의 차에 따른 단차 발생으로 상기 HDP 산화막(27)의 형성 공정 시 상기 제 2 트렌치(25) 상측 부위의 HDP 산화막(27)보다 상기 제 1 트렌치(21) 상측 부위의 HDP 산화막(27)이 더 높게 형성된다.
그리고, 상기 제 3 감광막(29)을 상기 STI 영역 상측의 HDP 산화막(27)이 높게 형성된 부위에만 제거되도록 선택적으로 노광 및 현상한다.
도 1f에서와 같이, 상기 선택적으로 노광 및 현상된 제 3 감광막(29)을 포함한 HDP 산화막(27)을 에치 백(Etch back)하여 평탄화한다.
여기서, 상기 HDP 산화막(27)의 평탄화 공정 시 상기 제 3 감광막(29)은 제거된다.
그러나, 종래의 소자분리막 형성 방법은 STI용 제 1 트렌치를 형성한 후, 한 번의 식각 공정으로 DTI용 제 2 트렌치를 형성하기 때문에 상기 제 1 트렌치 식각 후 발생되는 단차로 DTI 마스크용 감광막의 코팅 페일에 의해 CD 편차 및 O/L 리딩 페일 등이 발생되어 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 STI용 제 1 트렌치 식각 공정을 DTI 영역과 STI 영역에 진행한 후 상기 DTI 영역의 추가 식각 공정으로 DTI용 제 2 트렌치를 형성하므로, 종래 기술인 한 번의 식각 공정으로 DTI용 트렌치를 형성할 경우 발생되는 DTI 마스크용 감광막의 코팅 페일을 방지하여 CD 편차 및 O/L 리딩 페일을 억제하는 소자분리막 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 소자분리막 형성 방법은,
DTI 영역, STI 영역이 정의된 기판 상에 패드 절연막과 하드 마스크층을 순차적으로 형성하는 단계;
상기 DTI 영역과 STI 영역의 하드 마스크층, 패드 절연막 및 기판을 식각함으로써 제 1 트렌치를 형성하는 단계;
상기 DTI 영역의 제 1 트렌치를 식각하여 상기 제 1 트렌치보다 깊은 제 2 트렌치를 형성하는 단계;
상기 제 1, 제 2 트렌치를 매립하는 HDP 산화막을 전체표면상부에 형성하는 단계;
상기 DTI 영역 상측의 상기 HDP 산화막 상부에 감광막을 형성하는 단계; 및
상기 감광막 및 HDP 산화막을 평탄화하여 소자분리막을 형성하는 단계를 포함하는 것과,
상기 제1트렌치 형성 공정은 포지티브형 감광막을 이용하여 소자분리 영역에 형성하는 것과,
상기 제2트렌치 형성 공정은 제1트렌치를 포함한 전면에 네가티브형 감광막을 도포하는 단계; 상기 네가티브형 감광막을 노광 및 현상하여 상기 DTI 영역을 노출시키는 네가티브형 감광막을 형성하는 단계; 및 상기 네가티브형 감광막을 마스크로 하여 DTI 영역을 식각하는 단계를 포함하는 것과,
상기 감광막은 포지티브형 감광막을 사용하는 것을 특징으로 한다.
DTI 영역, STI 영역이 정의된 기판 상에 패드 절연막과 하드 마스크층을 순차적으로 형성하는 단계;
상기 DTI 영역과 STI 영역의 하드 마스크층, 패드 절연막 및 기판을 식각함으로써 제 1 트렌치를 형성하는 단계;
상기 DTI 영역의 제 1 트렌치를 식각하여 상기 제 1 트렌치보다 깊은 제 2 트렌치를 형성하는 단계;
상기 제 1, 제 2 트렌치를 매립하는 HDP 산화막을 전체표면상부에 형성하는 단계;
상기 DTI 영역 상측의 상기 HDP 산화막 상부에 감광막을 형성하는 단계; 및
상기 감광막 및 HDP 산화막을 평탄화하여 소자분리막을 형성하는 단계를 포함하는 것과,
상기 제1트렌치 형성 공정은 포지티브형 감광막을 이용하여 소자분리 영역에 형성하는 것과,
상기 제2트렌치 형성 공정은 제1트렌치를 포함한 전면에 네가티브형 감광막을 도포하는 단계; 상기 네가티브형 감광막을 노광 및 현상하여 상기 DTI 영역을 노출시키는 네가티브형 감광막을 형성하는 단계; 및 상기 네가티브형 감광막을 마스크로 하여 DTI 영역을 식각하는 단계를 포함하는 것과,
상기 감광막은 포지티브형 감광막을 사용하는 것을 특징으로 한다.
상기와 같은 본 발명에 따른 소자분리막 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 5a 내지 도 5f는 본 발명의 실시 예에 따른 소자분리막 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 소자분리막 형성 방법은 도 5a에서와 같이, DTI 영역, STI 영역 및 활성영역이 각각 정의된 반도체 기판(41)상에 패드 산화막(43), 패드 질화막(45), 하드 마스크 역할의 제 2 산화막(47) 및 포지티브인 제 1 감광막(49)을 순차적으로 형성한다.
그리고, 상기 제 1 감광막(49)을 상기 DTI 영역과 STI 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다.
도 5b에서와 같이, 상기 선택적으로 노광 및 현상된 제 1 감광막(49)을 마스크로 상기 제 2 산화막(47), 패드 질화막(45), 패드 산화막(43) 및 반도체 기판(41)을 선택 식각하여 제 1 트렌치(51)를 형성하고, 상기 제 1 감광막(49)을 제거한다.
도 5c에서와 같이, 상기 제 1 트렌치(51)를 포함한 전면에 네가티브(Negative)인 제 2 감광막(53)을 도포하고, 상기 제 2 감광막(53)을 상기 DTI 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다.
도 5d에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(53)을 마스크로 반도체 기판(41)을 선택 식각하여 상기 제 1 트렌치(51)보다 더 깊은 제 2 트렌치(55)를 형성한다.
여기서, 상기 제 2 트렌치(55) 형성 공정 시 상기 패드 질화막(45) 상의 제 2 산화막(47)과 제 2 감광막(53)은 제거된다.
도 5e에서와 같이, 상기 잔존한 제 2 감광막(53)을 제거하고, 상기 제 1, 제 2 트렌치(51,55)를 포함한 전면에 HDP 산화막(57)과 포지티브인 제 3 감광막(59)을 순차적으로 형성한다.
여기서, 상기 제 1, 제 2 트렌치(51,55)간의 형성 깊이의 차에 따른 단차 발생으로 상기 HDP 산화막(57)의 형성 공정 시 상기 제 2 트렌치(55) 상측 부위의 HDP 산화막(57)보다 상기 제 1 트렌치(51) 상측 부위의 HDP 산화막(57)이 더 높게 형성된다.
그리고, 상기 제 3 감광막(59)을 상기 STI 영역 상측의 HDP 산화막(57)이 높게 형성된 부위에만 제거되도록 선택적으로 노광 및 현상한다.
여기서, 상기 제 2 감광막(53)을 네가티브형 감광막을 사용하기 때문에 하나의 레티클(Reticle)을 사용하여 상기 제 2 감광막(53)과 제 3 감광막(59)을 각각 선택 노광 및 현상할 수 있다.
도 5f에서와 같이, 상기 선택적으로 노광 및 현상된 제 3 감광막(59)을 포함한 HDP 산화막(57)을 에치 백하여 평탄화한다.
여기서, 상기 HDP 산화막(57)의 평탄화 공정 시 상기 제 3 감광막(59)은 제거된다.
본 발명의 소자분리막 형성 방법은 STI용 제 1 트렌치 식각 공정을 DTI 영역과 STI 영역에 진행한 후 상기 DTI 영역의 추가 식각 공정으로 DTI용 제 2 트렌치를 형성하므로, 종래 기술인 한 번의 식각 공정으로 DTI용 트렌치를 형성할 경우 발생되는 DTI 마스크용 감광막의 코팅 페일을 방지하여 CD 편차 및 O/L 리딩 페일을 억제하므로 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (4)
- DTI 영역, STI 영역이 정의된 기판 상에 패드 절연막과 하드 마스크층을 순차적으로 형성하는 단계;상기 DTI 영역과 STI 영역의 하드 마스크층, 패드 절연막 및 기판을 식각함으로써 제 1 트렌치를 형성하는 단계;상기 DTI 영역의 제 1 트렌치를 식각하여 상기 제 1 트렌치보다 깊은 제 2 트렌치를 형성하는 단계;상기 제 1, 제 2 트렌치를 매립하는 HDP 산화막을 전체표면상부에 형성하는 단계;상기 DTI 영역 상측의 상기 HDP 산화막 상부에 감광막을 형성하는 단계; 및상기 감광막 및 HDP 산화막을 평탄화하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 소자분리막 형성 방법.
- 제 1 항에 있어서,상기 제1트렌치 형성 공정은 포지티브형 감광막을 이용하여 소자분리 영역에 형성하는 것을 특징으로 하는 소자분리막 형성 방법.
- 제 1 항에 있어서,상기 제2트렌치 형성 공정은 제1트렌치를 포함한 전면에 네가티브형 감광막을 도포하는 단계;상기 네가티브형 감광막을 노광 및 현상하여 상기 DTI 영역을 노출시키는 네가티브형 감광막을 형성하는 단계; 및상기 네가티브형 감광막을 마스크로 하여 DTI 영역을 식각하는 단계를 포함하는 것을 특징으로 하는 소자분리막 형성 방법.
- 제 1 항에 있어서,상기 감광막은 포지티브형 감광막을 사용하는 것을 특징으로 하는 소자분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037467A KR100781872B1 (ko) | 2001-06-28 | 2001-06-28 | 소자분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037467A KR100781872B1 (ko) | 2001-06-28 | 2001-06-28 | 소자분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030001780A KR20030001780A (ko) | 2003-01-08 |
| KR100781872B1 true KR100781872B1 (ko) | 2007-12-05 |
Family
ID=27711778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037467A KR100781872B1 (ko) | 2001-06-28 | 2001-06-28 | 소자분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100781872B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10014285B2 (en) | 2015-08-05 | 2018-07-03 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870323B1 (ko) * | 2007-06-29 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990056729A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체 장치의 트렌치 분리막 형성 방법 |
-
2001
- 2001-06-28 KR KR1020010037467A patent/KR100781872B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990056729A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체 장치의 트렌치 분리막 형성 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10014285B2 (en) | 2015-08-05 | 2018-07-03 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030001780A (ko) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369050A (en) | Method of fabricating semiconductor device | |
| US5937286A (en) | Method for manufacturing semiconductor device | |
| KR100781872B1 (ko) | 소자분리막 형성 방법 | |
| US7645679B2 (en) | Method for forming isolation layer in semiconductor devices | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20050028618A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030002709A (ko) | 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법 | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100598349B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100422949B1 (ko) | 소자분리막 형성 방법 | |
| KR100478265B1 (ko) | 반도체 제조 공정에서의 모트 마스크 디자인 방법 | |
| KR100338948B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
| KR20060076498A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP3114062B2 (ja) | 半導体装置の隔離膜形成方法 | |
| KR20010093668A (ko) | 얕은 트렌치 분리 소자 형성 방법 | |
| KR100562327B1 (ko) | 반도체 소자의 트랜치 소자 분리막 형성 방법 | |
| KR100760908B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030002702A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100281140B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101022672B1 (ko) | 트렌치형 소자분리를 갖는 반도체소자 및 그의 제조 방법 | |
| KR20040070648A (ko) | Ｓｔｉ 갭필 마진 제조 방법 | |
| JP2002050682A (ja) | 半導体装置の製造方法およびレチクルマスク | |
| KR20070069686A (ko) | 반도체 장치의 소자 분리 영역 및 그 형성 방법 | |
| JP2004335869A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |