KR100562327B1 - 반도체 소자의 트랜치 소자 분리막 형성 방법 - Google Patents

반도체 소자의 트랜치 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100562327B1
KR100562327B1 KR1020040113150A KR20040113150A KR100562327B1 KR 100562327 B1 KR100562327 B1 KR 100562327B1 KR 1020040113150 A KR1020040113150 A KR 1020040113150A KR 20040113150 A KR20040113150 A KR 20040113150A KR 100562327 B1 KR100562327 B1 KR 100562327B1
Authority
KR
South Korea
Prior art keywords
hard mask
layer pattern
mask layer
forming
trench
Prior art date
Application number
KR1020040113150A
Other languages
English (en)
Inventor
김병호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040113150A priority Critical patent/KR100562327B1/ko
Application granted granted Critical
Publication of KR100562327B1 publication Critical patent/KR100562327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 트랜치 소자 분리막의 형성 방법은, 반도체 기판 위에 하드 마스크막을 형성하는 단계와, 상기 하드 마스크막을 패터닝하여 트랜치 영역의 반도체 기판 표면을 노출시키는 하드 마스크막 패턴을 형성하되, 상기 하드 마스크막 패턴이 상기 트랜치 영역을 두 개 이상의 영역으로 분리시키는 추가 하드 마스크막 패턴을 포함하도록 상기 하드 마스크막 패턴을 형성하는 단계와, 하드 마스크막 패턴을 식각마스크로 한 식각공정으로 반도체 기판의 노출부분을 일정깊이로 식각하여 추가 하드 마스크막 패턴에 의해 남아있는 부분에 의해 분리되는 트랜치를 형성하는 단계와, 그리고 분리된 트랜치가 매립되도록 매립 절연막을 형성하는 단계를 포함한다.
트랜치 소자 분리막, 보이드, 게이트 브리지

Description

반도체 소자의 트랜치 소자 분리막 형성 방법{Method of fabricating a trench isolation layer in semiconductor device}
도 1은 종래의 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도이다.
도 2 및 도 3은 종래의 트랜치 소자 분리막 형성 방법의 문제점을 설명하기 위하여 나타내 보인 도면들이다.
도 4 내지 도 7은 본 발명에 따른 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자의 트랜치 소자 분리막 형성 방법에 관한 것이다.
도 1은 종래의 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도이다. 그리고 도 2 및 도 3은 종래의 트랜치 소자 분리막 형성 방법의 문제점을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 1을 참조하면, 반도체 기판(100) 위에 트랜치(120)를 한정하는 하드 마스크막 패턴(110)을 형성한다. 하드 마스크막 패턴(110)은 산화막 패턴(111) 및 질화막 패턴(112)이 순차적으로 적층된 구조로 형성한다. 다음에 이 하드 마스크막 패턴(110)을 식각마스크로 한 식각공정으로 반도체 기판(100)을 일정 깊이까지 제거하여 트랜치(120)를 형성한다. 다음에 갭필(gap fill)공정을 수행하여 트랜치(120)가 매립되도록 절연막(130)을 형성한다. 다음에 도면에 나타내지는 않았지만, 절연막(130)에 대해 통상의 평탄화공정을 수행하여 하드 마스크막 패턴(110)을 노출시킨다. 그리고 하드 마스크막 패턴(110)을 제거하면 트랜치 소자 분리막이 만들어진다.
그런데 상기 절연막(130)을 형성하는 갭필공정을 수행하는데 있어서, 트랜치(120)의 종횡비가 증가함에 따라 갭필 마진 부족으로 보이드(void)(140, 150)가 발생될 수 있다. 이때 절연막(130) 하부의 트랜치(120) 내부에 배치되는 보이드(140)의 경우, 후속 공정인 게이트 도전막 형성 공정시에 브리지를 발생시키지 않는 반면에, 절연막(130) 상부의 트랜치(120) 위에 배치되는 보이드(150)의 경우, 후속 공정인 게이트 도전막 형성 공정시에 브리지를 발생시키는 원인으로 작용한다.
보다 상세하게 설명하면, 도 2 및 도 3에 도시된 바와 같이, 트랜치 소자 분리막(132)에 의해 분리된 영역에 각각 제1 게이트 도전막(160a), 제2 게이트 도전막(160b)이 상호 마주보도록 배치되고, 제3 게이트 도전막(170a) 및 제4 게이트 도전막(170b)이 상호 마주보도록 배치된다. 각 게이트 도전막 하부에는 게이트 절연막이 배치되는데, 예컨대 도2의 선 A-A'를 따라 절단하여 나타내 보인 도 3에 도시된 바와 같이, 제1 게이트 도전막(160a) 및 제2 게이트 도전막(160b) 하부에는 각 각 제1 게이트 절연막(161a) 및 제2 게이트 절연막(161b)이 배치된다.
이와 같은 게이트 도전막들을 형성하는데 있어서, 도 1의 보이드(150)의 경우 트랜치 소자 분리막(132)의 상부에 홈이 남으며, 이 홈에 게이트 도전막질이 매립되어 제3 게이트 도전막(170a)과 제4 게이트 도전막(170b) 사이에 전기적인 단락(short)을 유발하는 브리지(180)가 발생하게 된다. 이와 같은 브리지(180)는 인접한 소자의 게이트 도전막들을 단락시켜 오동작을 유발시키는 등의 문제점을 발생시킨다.
본 발명이 이루고자 하는 기술적 과제는, 후속 공정인 게이트 도전막 형성시에 인접한 게이트 도전막 사이에 브리지가 발생되지 않도록 하는 트랜치 소자 분리막의 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 트랜치 소자 분리막의 형성 방법은,
반도체 기판 위에 하드 마스크막을 형성하는 단계;
상기 하드 마스크막을 패터닝하여 트랜치 영역의 반도체 기판 표면을 노출시키는 하드 마스크막 패턴을 형성하되, 상기 하드 마스크막 패턴이 상기 트랜치 영역을 두 개 이상의 영역으로 분리시키는 추가 하드 마스크막 패턴을 포함하도록 상기 하드 마스크막 패턴을 형성하는 단계;
상기 하드 마스크막 패턴을 식각마스크로 한 식각공정으로 상기 반도체 기판 의 노출부분을 일정깊이로 식각하여 상기 추가 하드 마스크막 패턴에 의해 남아있는 부분에 의해 분리되는 트랜치를 형성하는 단계; 및
상기 분리된 트랜치가 매립되도록 매립 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 하드 마스크막 패턴은 산화막 패턴 및 질화막 패턴이 순차적으로 적층되는 구조로 형성할 수 있다.
상기 추가 하드 마스크막 패턴은 상기 트랜치 영역의 중심부에 배치되도록 할 수 있다.
상기 매립 절연막을 형성하는 단계는, 상기 분리된 트랜치의 하부에 보이드가 만들어지도록 수행하는 것이 바람직하다.
상기 매립 절연막을 형성하는 단계는, 상기 트랜치가 형성된 결과물 전면에 절연막을 형성하는 단계와, 그리고 상기 절연막에 대한 평탄화공정을 상기 하드 마스크막 패턴이 노출될 때까지 수행하는 단계를 포함할 수 있다.
이 경우 상기 노출된 하드 마스크막 패턴을 제거하는 단계를 더 포함할 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 4 내지 도 7은 본 발명에 따른 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 4를 참조하면, 실리콘 기판과 같은 반도체 기판(200) 위에 하드 마스크막을 위한 산화막(211) 및 질화막(212)을 순차적으로 적층한다.
다음에 도 5를 참조하면, 질화막(212) 위에 하드 마스크막 패턴 형성을 위한 식각 마스크막 패턴으로서, 트랜치 영역의 질화막(212)을 노출시키는 개구부를 갖는 포토레지스트막 패턴(220)을 형성한다. 이 포토레지스트막 패턴(220)은 트랜치 영역 내의 질화막(212) 위에 배치되는 추가 포토레지스트막 패턴(222)을 포함한다. 이 추가 포토레지트막 패턴(222)에 의해 트랜치 영역은 제1 트랜치 영역(220a) 및 제2 트랜치 영역(220b)으로 분리된다. 추가 포토레지스트막 패턴(222)은 트랜치 영역의 중앙부에 위치되도록 한다.
다음에 도 6을 참조하면, 추가 포토레지스트막 패턴(222)을 포함하는 포토레지스트막 패턴(220)을 식각마스크로 한 식각공정을 수행하여 제1 트랜치 영역(220a)의 반도체 기판(200) 및 제2 트랜치 영역(220b)의 반도체 기판(200)을 노출시키는 하드 마스크막 패턴(210)을 형성한다. 하드 마스크막 패턴(210)은 산화막 패턴(213) 및 질화막 패턴(214)이 순차적으로 적층되는 구조를 갖는다. 제1 트랜치 영역(220a) 및 제2 트랜치 영역(220b)의 한정은 추가 하드 마스크막 패턴(미도시)에 의해 이루어진다. 추가 포토레지스트막 패턴(222)은 트랜치 영역의 중앙부에 위치하는 경우, 추가 하드 마스크막 패턴도 트랜치 영역의 중앙부에 위치한다.
다음에 상기 추가 하드 마스크막 패턴을 포함하는 하드 마스크막 패턴(210)을 식각마스크로 한 식각공정을 수행하여 반도체 기판(200)의 노출부분을 일정깊이 로 제거한다. 그러면 추가 하드 마스크막 패턴에 의해 식각되지 않은 반도체 기판(200)의 일부(200a)에 의해 분리되는 제1 트랜치(230a) 및 제2 트랜치(230b)가 만들어진다.
다음에 전면에 절연막(240)을 형성한다. 이때 절연막(240)은 제1 트랜치(230a) 및 제2 트랜치(230b)가 완전히 채워지도록 형성한다. 이때 갭필 과정에서 제1 트랜치(230a) 및 제2 트랜치(230b)내에 각각 발생될 수 있는 제1 보이드(250a) 및 제2 보이드(250b)는 상기 제1 및 제2 트랜치(230a,230b)의 종횡비가 증가됨으로 인해 상기 제1 및 제2 트랜치(230a,230b)의 하부에 형성된다.
다음에 도 7을 참조하면, 질화막 패턴(214)의 상부면이 노출될 때까지 절연막(240)에 대한 평탄화공정을 수행하여 제1 트랜치(230a) 및 제2 트랜치(230b)를 각각 매립하는 매립 절연막으로 이루어지는 트랜치 소자 분리막(242)을 형성한다. 트랜치 소자 분리막(242)을 형성한 후에는 질화막 패턴(214) 및 산화막 패턴(213)을 순차적으로 제거한다.
지금까지 설명한 바와 같이, 본 발명에 따른 트랜치 소자 분리막 형성 방법에 의하면, 트랜치 영역을 분리시켜 각 트랜치의 종횡비를 더 증가시킴으로써 보이드가 표면쪽에 발생하지 않고 트랜치 내부의 깊은 부분에 발생되도록 함으로써, 후속 공정에서의 게이트 도전막 형성 공정에 의해 인접한 게이트 도전막 사이의 보이드가 발생되지 않도록 할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (6)

  1. 반도체 기판 위에 하드 마스크막을 형성하는 단계;
    상기 하드 마스크막을 패터닝하여 트랜치 영역의 반도체 기판 표면을 노출시키는 하드 마스크막 패턴을 형성하되, 상기 하드 마스크막 패턴이 상기 트랜치 영역을 두 개 이상의 영역으로 분리시키는 추가 하드 마스크막 패턴을 포함하도록 상기 하드 마스크막 패턴을 형성하는 단계;
    상기 하드 마스크막 패턴을 식각마스크로 한 식각공정으로 상기 반도체 기판의 노출부분을 일정깊이로 식각하여 상기 추가 하드 마스크막 패턴에 의해 남아있는 부분에 의해 분리되는 트랜치를 형성하는 단계; 및
    상기 분리된 트랜치가 매립되도록 매립 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 트랜치 소자 분리막 형성 방법.
  2. 제 1항에 있어서,
    상기 추가 하드 마스크막 패턴을 이용하여 트랜치의 종횡비를 증가시킴으로써, 상기 분리된 트랜치의 하부에 보이드가 형성되도록 하는 것을 특징으로 하는 트랜치 소자 분리막 형성 방법.
  3. 제 1항에 있어서,
    상기 추가 하드 마스크막 패턴은 상기 트랜치 영역의 중심부에 배치되도록 하는 것을 특징으로 하는 트랜치 소자 분리막 형성 방법.
  4. 제 1항 내지 제 3항중 어느 한 항에 있어서,
    상기 하드 마스크막 패턴은 산화막 패턴 및 질화막 패턴이 순차적으로 적층되는 구조로 형성하는 것을 특징으로 하는 트랜치 소자 분리막 형성 방법.
  5. 제 1항 내지 제 3항중 어느 한 항에 있어서, 상기 매립 절연막을 형성하는 단계는,
    상기 트랜치가 형성된 결과물 전면에 절연막을 형성하는 단계; 및
    상기 절연막에 대한 평탄화공정을 상기 하드 마스크막 패턴이 노출될 때까지 수행하는 단계를 포함하는 것을 특징으로 하는 트랜치 소자 분리막 형성 방법.
  6. 제 5항에 있어서,
    상기 노출된 하드 마스크막 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 트랜치 소자 분리막 형성 방법.
KR1020040113150A 2004-12-27 2004-12-27 반도체 소자의 트랜치 소자 분리막 형성 방법 KR100562327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113150A KR100562327B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 트랜치 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113150A KR100562327B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 트랜치 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR100562327B1 true KR100562327B1 (ko) 2006-03-22

Family

ID=37179760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113150A KR100562327B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 트랜치 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100562327B1 (ko)

Similar Documents

Publication Publication Date Title
KR100237222B1 (ko) 반도체 소자 분리 방법
KR100562327B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100289661B1 (ko) 반도체 소자의 제조방법
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100781872B1 (ko) 소자분리막 형성 방법
KR100286901B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20020072984A (ko) 서로 다른 크기를 갖는 트렌치 격리 구조 및 이를형성하는 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100598174B1 (ko) 반도체 소자의 제조 방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
KR20010005303A (ko) 자기정렬적인 콘택 형성방법
KR100681207B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100568789B1 (ko) 반도체 소자 제조방법
KR100422949B1 (ko) 소자분리막 형성 방법
KR100923764B1 (ko) Ｓｔｉ 에지 모트 방지방법
KR100237013B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR100729072B1 (ko) 트렌치형 소자 분리막 형성 방법
KR19990057376A (ko) 반도체 소자의 소자분리막 형성방법
KR20020004374A (ko) 반도체소자의 제조방법
KR20040070648A (ko) Ｓｔｉ 갭필 마진 제조 방법
KR19990055780A (ko) 반도체 소자의 제조방법
KR20040021371A (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee