JPH01151245A - 半導体装置における溝分離の手段と方法 - Google Patents
半導体装置における溝分離の手段と方法Info
- Publication number
- JPH01151245A JPH01151245A JP63271060A JP27106088A JPH01151245A JP H01151245 A JPH01151245 A JP H01151245A JP 63271060 A JP63271060 A JP 63271060A JP 27106088 A JP27106088 A JP 27106088A JP H01151245 A JPH01151245 A JP H01151245A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- forming
- trench
- oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000002955 isolation Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000000926 separation method Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 25
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 14
- 239000000377 silicon dioxide Substances 0.000 abstract description 14
- 239000000203 mixture Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、一般に、半導体装置に関し、更に詳細には、
集積半導体装置の構造あるいは回路の一つの部分を他か
ら電気的に分離する絶縁分離壁（ｉｎｓｕｌａｔｉｎｇ
１ｓｏｌａｔｉｏｎ ｗａｌｌ）を形成する手段と方
法とに関する。分離壁は半導体基板に設けられた溝（ｔ
ｒｅｎＣｈ）に形成される。
集積半導体装置の構造あるいは回路の一つの部分を他か
ら電気的に分離する絶縁分離壁（ｉｎｓｕｌａｔｉｎｇ
１ｓｏｌａｔｉｏｎ ｗａｌｌ）を形成する手段と方
法とに関する。分離壁は半導体基板に設けられた溝（ｔ
ｒｅｎＣｈ）に形成される。
［従来の技術］
集積回路、特にバイポーラ集積回路において隣接する装
置間または装置領域間に分離壁を設けることは普通のこ
とである。従来の技術ではこれら分離壁は二酸化シリコ
ンまたは二酸化シリコンと多結晶シリコンとの組合せの
ような誘電体から形成されている。分離壁に熱成長二酸
化シリコンを使用することの欠点は酸化物の成長が垂直
方向の他に横方向にも進行し、横方向の寸法を小さくす
ることおよび寸法を精密に制御することが一層困難にな
るということである。加えて、酸化物を使用するとき、
特にその深さがその幅以上である溝において、ボイドが
内部に形成されることが甚だ多い。この内部にボイドが
形成されるのは望ましくない。
置間または装置領域間に分離壁を設けることは普通のこ
とである。従来の技術ではこれら分離壁は二酸化シリコ
ンまたは二酸化シリコンと多結晶シリコンとの組合せの
ような誘電体から形成されている。分離壁に熱成長二酸
化シリコンを使用することの欠点は酸化物の成長が垂直
方向の他に横方向にも進行し、横方向の寸法を小さくす
ることおよび寸法を精密に制御することが一層困難にな
るということである。加えて、酸化物を使用するとき、
特にその深さがその幅以上である溝において、ボイドが
内部に形成されることが甚だ多い。この内部にボイドが
形成されるのは望ましくない。
更に、二酸化シリコンは、溝再充填材料として最も普通
に使用されているが、成長したものであろうと付着した
ものであろうと、その熱膨張係数が大部分の半導体基板
と異なっている。その結果、半導体ウェー八を処理中に
加熱冷却するとき、基板の分離壁の熱彫版、熱収縮が異
なることから半導体基板内に大きな応力が誘起される可
能性がある。このため分離壁に隣接する基板内に欠陥が
生ずることになるが、これは望ましくない。
に使用されているが、成長したものであろうと付着した
ものであろうと、その熱膨張係数が大部分の半導体基板
と異なっている。その結果、半導体ウェー八を処理中に
加熱冷却するとき、基板の分離壁の熱彫版、熱収縮が異
なることから半導体基板内に大きな応力が誘起される可
能性がある。このため分離壁に隣接する基板内に欠陥が
生ずることになるが、これは望ましくない。
従来技術で分離壁の誘電体の部分を基板と同じ材料の多
結晶半導体装置き換えることが知られている。多結晶領
域は分離壁溝の側面の薄い酸化物領域により基板から分
離されるか、あるいは単結晶半導体基板材料とＰＮ接合
を形成するようにドープされるか、またはその両方が行
われる。分離壁にこのような多結晶プラグを使用すれば
彫版が異なるための不釣合いは減少するが、当業者には
周知の別の問題が生ずる。
結晶半導体装置き換えることが知られている。多結晶領
域は分離壁溝の側面の薄い酸化物領域により基板から分
離されるか、あるいは単結晶半導体基板材料とＰＮ接合
を形成するようにドープされるか、またはその両方が行
われる。分離壁にこのような多結晶プラグを使用すれば
彫版が異なるための不釣合いは減少するが、当業者には
周知の別の問題が生ずる。
［発明が解決しようとする課題］
従来技術の多数の制約を克服する１つの手段は分離溝を
埋める主材料として酸窒化シリコン（Ｓｔ ｌ １ｃｏ
ｎ ０Ｘｙ−ｎｉｔｒｉｄｅ）を使用することである。
埋める主材料として酸窒化シリコン（Ｓｔ ｌ １ｃｏ
ｎ ０Ｘｙ−ｎｉｔｒｉｄｅ）を使用することである。
このプロセスでは溝は半導体基板内にエッチされ、低応
力の酸窒化物（ｏｘｙ−ｎｉｔｒｉｄｅ）で埋められる
。
力の酸窒化物（ｏｘｙ−ｎｉｔｒｉｄｅ）で埋められる
。
次に酸窒化物は、たとえば、フォトレジストで平坦化さ
れ、半導体表面までエッチし戻される（ｅｔｃｈ ｂａ
ｃｋ）。しかしながら、このプロセスと構造とは溝材料
の平面化エツチング中基板表面を保護し、あるいは溝充
填材料の基板表面に対する高さを容易に調節できるよう
にするエッチ停止層が設けられていないという制限があ
る。従って、溝内の酸窒化物は過剰エッチされ、甚だし
くえぐられて基板表面が損傷することがある。
れ、半導体表面までエッチし戻される（ｅｔｃｈ ｂａ
ｃｋ）。しかしながら、このプロセスと構造とは溝材料
の平面化エツチング中基板表面を保護し、あるいは溝充
填材料の基板表面に対する高さを容易に調節できるよう
にするエッチ停止層が設けられていないという制限があ
る。従って、溝内の酸窒化物は過剰エッチされ、甚だし
くえぐられて基板表面が損傷することがある。
従って、本発明の目的は半導体装置および集積回路の分
離壁の改良された手段と方法とを提供することである。
離壁の改良された手段と方法とを提供することである。
本発明の別の目的はエッチ除去および再充填により形成
される半導体装置および集積回路の分離壁の、エッチ停
止層を設けてエッチバックと平面化プロセスとの制御を
向上する、改良された手段と方法とを提供することであ
る。
される半導体装置および集積回路の分離壁の、エッチ停
止層を設けてエッチバックと平面化プロセスとの制御を
向上する、改良された手段と方法とを提供することであ
る。
本発明の更に他の目的は壁材料の熱ＷＢ脹係数が半導体
基板に対して有利に制御され、かつ付着したままの壁材
料の横方向ボイドまたはエッチに敏感な領域が除去され
て耐エッチ誘電体と置き換えられている、半導体装置お
よび集積回路の分離壁の改良された手段および方法を提
供することである。
基板に対して有利に制御され、かつ付着したままの壁材
料の横方向ボイドまたはエッチに敏感な領域が除去され
て耐エッチ誘電体と置き換えられている、半導体装置お
よび集積回路の分離壁の改良された手段および方法を提
供することである。
チ停止層を設けることである。
［課題を解決するための手段］
前述の、および他の、目的および利点は、主面（ｐｒｉ
ｎｃｉｐａｌ ５ｕｒｆａｃｅ） 、を有する半導体基
板を準備し、基板に対して別々にエッチ可能な第１（随
意（Ｏｐｔ ｉ Ｏｎａ ｌ ） ）層を基板表面に設
け、第１層に対して別々にエッチ可能な第２層を第１層
上に設け、中に開口を有し第２層まで延びるマスキング
材料を第２層上に設ける、本発明の手段および方法によ
り提供される。マスクの開口を使用して、第２層の下層
部分、第１層、および基板の一部をエッチし去って基板
内に延びる渦を形成する。第２層に対して別々にエッチ
可能な材料の第３層を溝の中に、第２層の上方に順応し
て付着させる。この第３層の厚さは溝が埋まるよう充分
な厚さにすべきである。第２層上方に延びる第３層の部
分を除去して溝の中の第３の部分を所定位置に残す。
ｎｃｉｐａｌ ５ｕｒｆａｃｅ） 、を有する半導体基
板を準備し、基板に対して別々にエッチ可能な第１（随
意（Ｏｐｔ ｉ Ｏｎａ ｌ ） ）層を基板表面に設
け、第１層に対して別々にエッチ可能な第２層を第１層
上に設け、中に開口を有し第２層まで延びるマスキング
材料を第２層上に設ける、本発明の手段および方法によ
り提供される。マスクの開口を使用して、第２層の下層
部分、第１層、および基板の一部をエッチし去って基板
内に延びる渦を形成する。第２層に対して別々にエッチ
可能な材料の第３層を溝の中に、第２層の上方に順応し
て付着させる。この第３層の厚さは溝が埋まるよう充分
な厚さにすべきである。第２層上方に延びる第３層の部
分を除去して溝の中の第３の部分を所定位置に残す。
この点で、溝を埋めるとぎ成長する第３層の対向面が、
同時に接合される溝の中心に存在する可能性のめるエッ
チ敏感材料を除去するように、構造をわずかエッチする
のが便利である。このエツチング段階で発生した溝材科
内の間隙は、間隙内の第２層に対して別々にエッチ可能
な材料の第４層を、溝の上および露出した第２層の上に
付着することによって埋められる。第２層上の第４層の
部分は溝内の間隙内の第４層の部分を残して除去する。
同時に接合される溝の中心に存在する可能性のめるエッ
チ敏感材料を除去するように、構造をわずかエッチする
のが便利である。このエツチング段階で発生した溝材科
内の間隙は、間隙内の第２層に対して別々にエッチ可能
な材料の第４層を、溝の上および露出した第２層の上に
付着することによって埋められる。第２層上の第４層の
部分は溝内の間隙内の第４層の部分を残して除去する。
溝と間隙を充填する材料の高さを第１層あるいは基板表
面とほぼ同じ水準になるまでエツチングによって低くす
る。第２層を除去する。基板表面に残っている第１層の
部分も除去することができる。ただし、第１層を設ける
ことは随意である。
面とほぼ同じ水準になるまでエツチングによって低くす
る。第２層を除去する。基板表面に残っている第１層の
部分も除去することができる。ただし、第１層を設ける
ことは随意である。
たとえば基板の熱酸化により形成された二酸化シリコン
（ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ）は第１層として使
用するに好適な材料の一例である。化学蒸着あるいは当
業者に周知の他の標準的な手法により形成された多結晶
シリコン（ｐ０１ｙｃｒｌ／５ｔａｌ ！ ｉｎｅ Ｓ
ｉ Ｉ １ｃｏｎ）は、第２層材料として好適な材料の
一例である。
（ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ）は第１層として使
用するに好適な材料の一例である。化学蒸着あるいは当
業者に周知の他の標準的な手法により形成された多結晶
シリコン（ｐ０１ｙｃｒｌ／５ｔａｌ ！ ｉｎｅ Ｓ
ｉ Ｉ １ｃｏｎ）は、第２層材料として好適な材料の
一例である。
酸窒化シリコン（ｓｉｌｉｃｏｎ ０Ｘｙ−ｎｉｔｒｉ
ｄｅ）は第３層として好適な材料の一例である。窒化シ
リコン（Ｓｉｌｉｃｏｎ ｎ１ｔｒｉｄｅ）は好適な第
４層材料の一例である。二酸化シリコン、酸窒化シリコ
ン、窒化シリコン、および多結晶シリコンを形成する手
段および方法は当業者に加知であり、あるいはここに述
べである。ＬＰＣＶＤは好適な技法の一例である。
ｄｅ）は第３層として好適な材料の一例である。窒化シ
リコン（Ｓｉｌｉｃｏｎ ｎ１ｔｒｉｄｅ）は好適な第
４層材料の一例である。二酸化シリコン、酸窒化シリコ
ン、窒化シリコン、および多結晶シリコンを形成する手
段および方法は当業者に加知であり、あるいはここに述
べである。ＬＰＣＶＤは好適な技法の一例である。
本発明はその別の利点と共に付図と関連して行う下記の
説明により一層完全に理解することができる。
説明により一層完全に理解することができる。
［実施例］
第１図乃至第８図は本発明による制作の各段階での半導
体装置の分離壁部分の簡略概要断面図である。便宜のた
めおよび例示により、第１図〜第８図は典型的な半導体
材料（たとえば、シリコン）および典型的な誘電体層（
たとえば、酸化シリコン、酸窒化シリコン、多結晶シリ
コン、および窒化シリコン）によって示しであるが、当
業者はこれは単に説明の目的であって、当業者に周知で
かつ記述した性質を有する、別の半導体材料および別の
誘電体も使用することができることを理解するであろう
。
体装置の分離壁部分の簡略概要断面図である。便宜のた
めおよび例示により、第１図〜第８図は典型的な半導体
材料（たとえば、シリコン）および典型的な誘電体層（
たとえば、酸化シリコン、酸窒化シリコン、多結晶シリ
コン、および窒化シリコン）によって示しであるが、当
業者はこれは単に説明の目的であって、当業者に周知で
かつ記述した性質を有する、別の半導体材料および別の
誘電体も使用することができることを理解するであろう
。
表面１１を有する、たとえば、シリコンの半導体基板１
０はその上に、たとえば、熱成長二酸化シリコンの随意
選択（ｏｐｔ ｒ ｏｎａ ＋ ）の誘電体層１２を備
えている。層１２は基板１０に対して別々にエッチでき
ることが望ましい。二酸化シリコンは別々にエッチ可能
な誘電体材料の一例である。その他の別々にエッチ可能
な誘電体材料も知られており、使用することができる。
０はその上に、たとえば、熱成長二酸化シリコンの随意
選択（ｏｐｔ ｒ ｏｎａ ＋ ）の誘電体層１２を備
えている。層１２は基板１０に対して別々にエッチでき
ることが望ましい。二酸化シリコンは別々にエッチ可能
な誘電体材料の一例である。その他の別々にエッチ可能
な誘電体材料も知られており、使用することができる。
層１２の表面１３は、たとえば、多結晶シリコンの層１
４で覆われている。層１４は層１２に対して別々にエッ
チできることが重要でおる。多結晶シリコンは二酸化シ
リコンに対して別々にエッチ可能な材料の一例であるが
、当業者に既知の、他の別々にエッチ可能な材料も使用
することができる。例は、二三を挙げれば、多結晶ゲル
マニウム（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｇｅｒｍ
ａｎｉｕｍ） 、ケイ化物（ｓｉｌｉｃｉｄｅｓ） 、
金属間化合物（ｉｎｔｅｒｍｅｔａｌ ｌ １ｃｓ）、
その他の誘電体である。多結晶シリコンは当業者に周知
の手法である低圧化学蒸着（ＬＰＧＶＤ）によって便利
に付着される。
４で覆われている。層１４は層１２に対して別々にエッ
チできることが重要でおる。多結晶シリコンは二酸化シ
リコンに対して別々にエッチ可能な材料の一例であるが
、当業者に既知の、他の別々にエッチ可能な材料も使用
することができる。例は、二三を挙げれば、多結晶ゲル
マニウム（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｇｅｒｍ
ａｎｉｕｍ） 、ケイ化物（ｓｉｌｉｃｉｄｅｓ） 、
金属間化合物（ｉｎｔｅｒｍｅｔａｌ ｌ １ｃｓ）、
その他の誘電体である。多結晶シリコンは当業者に周知
の手法である低圧化学蒸着（ＬＰＧＶＤ）によって便利
に付着される。
マスク層１６は層１４の表面１５に付着される。
得られる構造を第１図に示す。マスク層１６は、たとえ
ば、適当な耐エッチ材料で作ることができる。例はフォ
トレジストおよびシリコンその他の材料の酸化物あるい
は窒化物のような耐火（ｒｅｆｒａｃｔｏｒｙ（処理し
にくい））誘電体である。
ば、適当な耐エッチ材料で作ることができる。例はフォ
トレジストおよびシリコンその他の材料の酸化物あるい
は窒化物のような耐火（ｒｅｆｒａｃｔｏｒｙ（処理し
にくい））誘電体である。
このような酸化物および窒化物は当業者に周知のＬＰＧ
ＶＤ法で便利に形成される。
ＶＤ法で便利に形成される。
当業者に周知の技法を使用して、マスク層１６に開口を
設け、この開口を通して層１４．１２および基板１０の
下層部分をエッチして基板１０に溝１８を設けるように
する。結果を第２図に示す。
設け、この開口を通して層１４．１２および基板１０の
下層部分をエッチして基板１０に溝１８を設けるように
する。結果を第２図に示す。
ここでマスク１６はフォトレジストまたは他の低温有機
材料から成るものであり、この点で除去されるべきであ
る。
材料から成るものであり、この点で除去されるべきであ
る。
次に構造を酸窒化層２０で覆う。酸窒化層２０は層１６
の表面１７と溝１８の内部とに同時に付着されて酸窒化
層２０の部分２２が溝１８を埋め、酸窒化層２０の部分
２４が層１６の表面１７に付着する。結果を第３図に示
す。層１６の部分は第３図で残っているように示しであ
るが、これは随意である。しばしば、溝１８の中の誘電
体２２のいは非常にわずかしかエッチされなければ、溝
１８の中で酸窒化物層２０の内側に向って成長する部分
の対向面が合体する継目２８が見つかることがある。こ
れを第３図に示しである。
の表面１７と溝１８の内部とに同時に付着されて酸窒化
層２０の部分２２が溝１８を埋め、酸窒化層２０の部分
２４が層１６の表面１７に付着する。結果を第３図に示
す。層１６の部分は第３図で残っているように示しであ
るが、これは随意である。しばしば、溝１８の中の誘電
体２２のいは非常にわずかしかエッチされなければ、溝
１８の中で酸窒化物層２０の内側に向って成長する部分
の対向面が合体する継目２８が見つかることがある。こ
れを第３図に示しである。
平面化層３０を層２０の表面２７に施し、次に、後に述
べる手段を用いて、平面化層３０と酸窒化物層２０との
組合せをエッチして溝１８の内部の誘電体２２を除去せ
ずにノツチ２６を除去するようにする。層１４の表面１
５の上に残っているマスク層１６の部分をこのプロセス
で除去する。結果を第４図に示す。
べる手段を用いて、平面化層３０と酸窒化物層２０との
組合せをエッチして溝１８の内部の誘電体２２を除去せ
ずにノツチ２６を除去するようにする。層１４の表面１
５の上に残っているマスク層１６の部分をこのプロセス
で除去する。結果を第４図に示す。
層２０の酸窒化物材料の利点は、層１４の多結晶シリコ
ンに対して別々にエッチできるということである。従っ
て、層１４は、溝１８の酸窒化物材料２２の表′面２９
を露出させ、層１４の表面１５を露出させる平面化エッ
チバック段階の期間中エッチ停止層の役目をする。この
結果を第４図に示す。
ンに対して別々にエッチできるということである。従っ
て、層１４は、溝１８の酸窒化物材料２２の表′面２９
を露出させ、層１４の表面１５を露出させる平面化エッ
チバック段階の期間中エッチ停止層の役目をする。この
結果を第４図に示す。
継目２８は本来かつそれだけでは構造に無害であるが、
第４図の構造をその後の処理中にエツチング段階にさら
す場合に、継目２８に隣接する酸窒化物２２の部分が材
料２２の残りの部分よりエッチに敏感になることがある
。その結果プロセスのこの点で第４図の構造をわざとエ
ツチング段階にかけて継目２８に関連するエッチ敏感材
料を除去することが望ましい。継目２８がエッチ敏感で
ある場合、この手順により第５図に示すように間隙必る
いは裂は目３２が生ずる。このエツチング段階は望まし
い予防措置である。
第４図の構造をその後の処理中にエツチング段階にさら
す場合に、継目２８に隣接する酸窒化物２２の部分が材
料２２の残りの部分よりエッチに敏感になることがある
。その結果プロセスのこの点で第４図の構造をわざとエ
ツチング段階にかけて継目２８に関連するエッチ敏感材
料を除去することが望ましい。継目２８がエッチ敏感で
ある場合、この手順により第５図に示すように間隙必る
いは裂は目３２が生ずる。このエツチング段階は望まし
い予防措置である。
裂は目あるいは間隙３２は次に層１４の表面１５の上方
と間隙あるいは裂は目３２の中に材料３４を付着するこ
とにより埋めるのが望ましい。
と間隙あるいは裂は目３２の中に材料３４を付着するこ
とにより埋めるのが望ましい。
層３４には表面１５と２９との上に部分３８があり、裂
は目３２を埋める部分３６がある。層３４の材料は層１
４の材料に対して別々にエッチできることおよび後の装
置形成段階（図示せず）で基ることができる。
は目３２を埋める部分３６がある。層３４の材料は層１
４の材料に対して別々にエッチできることおよび後の装
置形成段階（図示せず）で基ることができる。
層３４と間隙あるいは裂は目のプラグ３６および酸窒化
物情材料２２の上部とをエッチして、第７図に示すよう
に、溝１８の上方に酸窒化物２２と窒化物３６との表面
３９を露出するようにする。
物情材料２２の上部とをエッチして、第７図に示すよう
に、溝１８の上方に酸窒化物２２と窒化物３６との表面
３９を露出するようにする。
多結晶シリコン層１４はこのエツチング段階中基板１０
の残りを保護する。シリコンと比較して窒化シリコンと
酸窒化シリコンとを別々にエッチする方法については後
程説明する。表面３９は基板１０の表面１１の平面にま
たはこれに近接して設置することが望ましい。結果を第
７図に示す。
の残りを保護する。シリコンと比較して窒化シリコンと
酸窒化シリコンとを別々にエッチする方法については後
程説明する。表面３９は基板１０の表面１１の平面にま
たはこれに近接して設置することが望ましい。結果を第
７図に示す。
次に多結晶シリコン層１４を第８図に示すように層１２
の表面１３から除去する。層１４が多結晶シリコンであ
り基板１０もシリコンでおる場合、層１２は別々にエッ
チ停止層となる機能を行うので、層１４を基板１０の上
方から除去することができる。ただし、層１４が基板１
０と同じ材料ではなく他の、基板１０に対して別々にエ
ッチ可能な材料から成る場合、層１２を使用する必要は
ない。酸窒化誘電体２２と裂は目３２の中の窒化物３６
とで埋められた溝１８を備える基板１０から成る第８図
に示す構造は、特定の装置領域を形成するため従来どお
りの装置処理に今のところ好適である。装置領域を形成
する手段と方法とは当業者に周知であり、本発明の範囲
外である。層１２は所定位置に残しておくことができ、
あるいは除去して他の材料と置き換えることができる。
の表面１３から除去する。層１４が多結晶シリコンであ
り基板１０もシリコンでおる場合、層１２は別々にエッ
チ停止層となる機能を行うので、層１４を基板１０の上
方から除去することができる。ただし、層１４が基板１
０と同じ材料ではなく他の、基板１０に対して別々にエ
ッチ可能な材料から成る場合、層１２を使用する必要は
ない。酸窒化誘電体２２と裂は目３２の中の窒化物３６
とで埋められた溝１８を備える基板１０から成る第８図
に示す構造は、特定の装置領域を形成するため従来どお
りの装置処理に今のところ好適である。装置領域を形成
する手段と方法とは当業者に周知であり、本発明の範囲
外である。層１２は所定位置に残しておくことができ、
あるいは除去して他の材料と置き換えることができる。
当業者にはわかるとおり、充填した溝の表面３９と基板
の表面１１との高ざの差は第７図に示すエツチングの量
を変えることにより調節することができる。構造全体を
処理中のウェーハ全体にわたりてきる限り平坦かつ滑ら
かにするのが望ましい。
の表面１１との高ざの差は第７図に示すエツチングの量
を変えることにより調節することができる。構造全体を
処理中のウェーハ全体にわたりてきる限り平坦かつ滑ら
かにするのが望ましい。
例
従来どおりのシリコンウェー八基板１０を熱酸化して厚
さの範囲が０．０２から０．０５μｍで、代表的な厚さ
が約０．０３μｍである表面二酸化シリコン層１２を設
けた。厚さが約０．３から０．５μｍＦ］０．４μｍの
厚さが代表的である多結晶シリコン層１４を層１２の表
面１３に伝統的な低圧化学＠管法を利用して付着した。
さの範囲が０．０２から０．０５μｍで、代表的な厚さ
が約０．０３μｍである表面二酸化シリコン層１２を設
けた。厚さが約０．３から０．５μｍＦ］０．４μｍの
厚さが代表的である多結晶シリコン層１４を層１２の表
面１３に伝統的な低圧化学＠管法を利用して付着した。
多結晶層１４にはドープしなかったが、これは、不可欠
なことではない。より厚いおよびより薄い多結晶シリコ
ン層や多結晶シリコン以外の別々にエッチ可能な材料も
使用することができる。
なことではない。より厚いおよびより薄い多結晶シリコ
ン層や多結晶シリコン以外の別々にエッチ可能な材料も
使用することができる。
マスク層１６は従来どおりの技法を利用して低温二酸化
シリコンの付着により形成した。二酸化 。
シリコンの付着により形成した。二酸化 。
シリコンを形成する他の技法や他のハードマスク層も使
用することができる。０．２から０．５μｍの厚さが便
利で約０．４μｍが代表的でおる。
用することができる。０．２から０．５μｍの厚さが便
利で約０．４μｍが代表的でおる。
層１６まで延びる開口を設けるようにフォトレジストを
施し、マスクした。層１６をこの開口を通してエッチし
、多結晶層１４の上面１５を露出させた。エツチング・
プロセスを同じ開口を通して開口の下になる層１４と層
１２との材料が除去されて基板１０の上面１１が露出す
るまで、望ましくは同じ反応器（たとえば、アプライド
・マテリアルズ（Ａｐｐｌｉｅｄ ）ｌａｔｅｒｉａｌ
ｓ）の８１１０型）で続けた。基板１０を、たとえばア
プライド・マテリアルズ８２１０型反応器を使用して、
同じ開口を通してエッチし、第２図に示すとおり溝１８
を形成した。反応性イオンエツチングは上述のエツチン
グ段階を行う便利な手段である。当業者は酸化物、多結
晶シリコン、および単結晶シリコンをエッチするため反
応性イオンエツチャー内のガス組成を変える方法を理解
するであろう。それ故このような方法と器具は当業者に
は周知である。次に酸窒化物層２０を当業者には既知の
方法を用いて表面１７の上と溝１８の中とに同時に付着
させた。結果を第３図に示す。
施し、マスクした。層１６をこの開口を通してエッチし
、多結晶層１４の上面１５を露出させた。エツチング・
プロセスを同じ開口を通して開口の下になる層１４と層
１２との材料が除去されて基板１０の上面１１が露出す
るまで、望ましくは同じ反応器（たとえば、アプライド
・マテリアルズ（Ａｐｐｌｉｅｄ ）ｌａｔｅｒｉａｌ
ｓ）の８１１０型）で続けた。基板１０を、たとえばア
プライド・マテリアルズ８２１０型反応器を使用して、
同じ開口を通してエッチし、第２図に示すとおり溝１８
を形成した。反応性イオンエツチングは上述のエツチン
グ段階を行う便利な手段である。当業者は酸化物、多結
晶シリコン、および単結晶シリコンをエッチするため反
応性イオンエツチャー内のガス組成を変える方法を理解
するであろう。それ故このような方法と器具は当業者に
は周知である。次に酸窒化物層２０を当業者には既知の
方法を用いて表面１７の上と溝１８の中とに同時に付着
させた。結果を第３図に示す。
伝統的なフォトレジストの平面化層３０を当業者に周知
の手段により設けた。フォトレジスト層３０と酸窒化物
層２０との組合せをカリフォルニヤ州サンタクララの７
プライド・マテリアルズ社の製造した８１１０型反応器
で、ＣＨＦ３と０２との約５０〜６０：２５〜３５３Ｃ
ＣＭ流れ、望ましくは５６ ： ２９、の比率の混合物
から成るガスを用い、約４０−．６０ミリトール、望ま
しくは５５ミリトールの圧力で、かつ８００〜１２００
ワツト、望ましくは約１１００ワツト、のＲＦ電力で、
実質上すべてのレジストと表面上の大部分の酸窒化物が
除去されるまでエッチした。次にエッチガスの組成を変
えて酸素含有量を下げた。ＣＨＦ３：０２の比率を便利
に約７０〜９０：５〜１１０５ＣＣ流れに、望ましくは
約８０ニアに変え、圧力と電力の設定値は同じとした。
の手段により設けた。フォトレジスト層３０と酸窒化物
層２０との組合せをカリフォルニヤ州サンタクララの７
プライド・マテリアルズ社の製造した８１１０型反応器
で、ＣＨＦ３と０２との約５０〜６０：２５〜３５３Ｃ
ＣＭ流れ、望ましくは５６ ： ２９、の比率の混合物
から成るガスを用い、約４０−．６０ミリトール、望ま
しくは５５ミリトールの圧力で、かつ８００〜１２００
ワツト、望ましくは約１１００ワツト、のＲＦ電力で、
実質上すべてのレジストと表面上の大部分の酸窒化物が
除去されるまでエッチした。次にエッチガスの組成を変
えて酸素含有量を下げた。ＣＨＦ３：０２の比率を便利
に約７０〜９０：５〜１１０５ＣＣ流れに、望ましくは
約８０ニアに変え、圧力と電力の設定値は同じとした。
最初のエッチガスの組成は平面化を行うが、第２のもの
は、酸窒化物層２０とともに有る平面化層３０と下層の
ポリシリコン層１４との組合せの間を一層良く別々にエ
ッチする。そのため、ポリシリコン層１４はプロセスに
対するエッチ停止として働き、酸窒化物が平面化される
。この平面化段階の結果を第４図に示す。
は、酸窒化物層２０とともに有る平面化層３０と下層の
ポリシリコン層１４との組合せの間を一層良く別々にエ
ッチする。そのため、ポリシリコン層１４はプロセスに
対するエッチ停止として働き、酸窒化物が平面化される
。この平面化段階の結果を第４図に示す。
第４図の構造を次に緩衛ＨＦで浸漬（ｄ ｉ ｐ）エッ
ヂし、継目２８に関連するエッチ敏感材料を除去して第
５図に示す裂は目あるいは間隙３２を生ずるようにした
。窒化シリコン層３４を第５図の構造の上に付着して裂
は目３２を埋めた。この付着はジクロロシランとアンモ
ニアとの混合物を用いて伝統的な低圧化学蒸着により行
った。層３４の厚さは０．１から０．３μｍの範囲にす
るのが便利であり約０．２μｍが代表的である。次に窒
化物層を、カリフォルニヤ州サンタクララのアプライド
・マテリアルズ社の製造に成る８１１０型プラズマ反応
器で、ＣＨＦ３とＣＯ２の約５０〜７０：１０〜２０
（ＳＣＣＭ ＣＨＦ３ ：ＣＯ２＞、望ましくは約６
０ ： １５の比率の混合物から成るエッチガスを用い
、約１５〜２５ミリトール、望ましくは約２０ミリトー
ルで、約９００〜１２００ワツト、望ましくは約１１０
０ワツト、のＲＦ電力でエッチし、第７図に示すように
層１４を露出させるようにした。
ヂし、継目２８に関連するエッチ敏感材料を除去して第
５図に示す裂は目あるいは間隙３２を生ずるようにした
。窒化シリコン層３４を第５図の構造の上に付着して裂
は目３２を埋めた。この付着はジクロロシランとアンモ
ニアとの混合物を用いて伝統的な低圧化学蒸着により行
った。層３４の厚さは０．１から０．３μｍの範囲にす
るのが便利であり約０．２μｍが代表的である。次に窒
化物層を、カリフォルニヤ州サンタクララのアプライド
・マテリアルズ社の製造に成る８１１０型プラズマ反応
器で、ＣＨＦ３とＣＯ２の約５０〜７０：１０〜２０
（ＳＣＣＭ ＣＨＦ３ ：ＣＯ２＞、望ましくは約６
０ ： １５の比率の混合物から成るエッチガスを用い
、約１５〜２５ミリトール、望ましくは約２０ミリトー
ルで、約９００〜１２００ワツト、望ましくは約１１０
０ワツト、のＲＦ電力でエッチし、第７図に示すように
層１４を露出させるようにした。
次に多結晶シリコン層１４をカリフォルニヤ州サンタク
ララのアプライド・マテリアルズ社が製造する８１２０
型プラズマ反応器で、Ｃ１２とＨ２とから成る混合ガス
中で伝統的な圧力と電力レベルで剥離した。たとえばＨ
ＣＩのような他の混合ガスも使用することができる。（
この同じ反応器と混合ガスとを単結晶シリコン基板１０
に溝１８をエッチするのにも使用することができる。）
ポリシリコン（および単結晶シリコン）のプラズマエツ
チングの方法は当業者には良く知られている。結果を第
８図に示す。これで第８図の構造は個々の装置領域を作
るため更に処理するための早漏が整っている。このよう
なこれ以上の処理は当業者にとって周知である。
ララのアプライド・マテリアルズ社が製造する８１２０
型プラズマ反応器で、Ｃ１２とＨ２とから成る混合ガス
中で伝統的な圧力と電力レベルで剥離した。たとえばＨ
ＣＩのような他の混合ガスも使用することができる。（
この同じ反応器と混合ガスとを単結晶シリコン基板１０
に溝１８をエッチするのにも使用することができる。）
ポリシリコン（および単結晶シリコン）のプラズマエツ
チングの方法は当業者には良く知られている。結果を第
８図に示す。これで第８図の構造は個々の装置領域を作
るため更に処理するための早漏が整っている。このよう
なこれ以上の処理は当業者にとって周知である。
このように本発明について説明してきたが、当業者には
本発明の精神および範囲の中で各種修正を行うことがで
きることが明らかであろう。たとえば、層１２は、層１
４と基板１０とが別々にエッチ可能でないとき、たとえ
ば、両者とも同じ材料から成る場合に必要であり、そう
でない場合は省略することができる。層１４と層１０と
が同じ材料から成ると仮定すれば、層１４を層１２に対
して別々にエッチできること、および層１２を基板１０
に対して別々にエッチできることが重要である。
本発明の精神および範囲の中で各種修正を行うことがで
きることが明らかであろう。たとえば、層１２は、層１
４と基板１０とが別々にエッチ可能でないとき、たとえ
ば、両者とも同じ材料から成る場合に必要であり、そう
でない場合は省略することができる。層１４と層１０と
が同じ材料から成ると仮定すれば、層１４を層１２に対
して別々にエッチできること、および層１２を基板１０
に対して別々にエッチできることが重要である。
層２０と３４は望ましくは酸窒化物と窒化物あるいは類
似の材料から成るものである。窒化物はポリ層１４と酸
化物層１２との両者に対して別々にエッチ可能である。
似の材料から成るものである。窒化物はポリ層１４と酸
化物層１２との両者に対して別々にエッチ可能である。
従って、窒化物に関する限り二つのエッチ停止層が存在
する。酸窒化物の工ッチ選択性はポリシリコンに対して
高いがｉｌ？！酸化物に対しては無視し得るから、酸窒
化物層、特に酸素に富む酸窒化物をエッチするときはポ
リ層あるいは同等のものが必要である。窒化物をエッチ
するとき、ポリシリコンあるいは酸化物のいずれかがエ
ッチ停止として作用することができる。
する。酸窒化物の工ッチ選択性はポリシリコンに対して
高いがｉｌ？！酸化物に対しては無視し得るから、酸窒
化物層、特に酸素に富む酸窒化物をエッチするときはポ
リ層あるいは同等のものが必要である。窒化物をエッチ
するとき、ポリシリコンあるいは酸化物のいずれかがエ
ッチ停止として作用することができる。
層１６はハードマスクとして働き、低温酸化物を使用す
るのが好適だが、他の耐エッチ・マスキング材料も使用
することができる。更に、第１図〜第３図に示す段階で
は層１６の一部が溝１８をエッチした後もその場所に残
っているように示しであるが、これは不可欠なことでは
ない。層１６は溝１８をエッチしやすくするために設け
られているに過ぎず、その後では何時でも除去すること
ができる。特に層１６は酸窒化物２０の付着前に除去す
ることができる。層１６に、たとえば二酸化シリコンの
ようなハードマスク材料を使用するのは、酸化物や窒化
物のようなハードマスク材料が溝エツチング段階中手導
体基板をエッチする試薬やガスに対してすぐれた耐性を
示すので望ましいことである。
るのが好適だが、他の耐エッチ・マスキング材料も使用
することができる。更に、第１図〜第３図に示す段階で
は層１６の一部が溝１８をエッチした後もその場所に残
っているように示しであるが、これは不可欠なことでは
ない。層１６は溝１８をエッチしやすくするために設け
られているに過ぎず、その後では何時でも除去すること
ができる。特に層１６は酸窒化物２０の付着前に除去す
ることができる。層１６に、たとえば二酸化シリコンの
ようなハードマスク材料を使用するのは、酸化物や窒化
物のようなハードマスク材料が溝エツチング段階中手導
体基板をエッチする試薬やガスに対してすぐれた耐性を
示すので望ましいことである。
酸窒化物層は、たとえば、米国特許３．８８３．８８９
号に述べられている手順で作ることができる。その他に
、層１４に対して別々にエッチ可能な他の材料も使用す
ることができる。ただし、酸窒化物は好ましい材料であ
る。
号に述べられている手順で作ることができる。その他に
、層１４に対して別々にエッチ可能な他の材料も使用す
ることができる。ただし、酸窒化物は好ましい材料であ
る。
基板１０の溝の壁は溝に酸窒化物混合物２０を詰める前
に薄い誘電体で覆うことができる。熱酸化または他の酸
化物形成法で作ることができるような二酸化シリコンは
、このような別の誘電体の一例である。この層は溝充填
材料の平均膨張係数がなお酸窒化物充填に支配されるよ
うに酸窒化物充填材に比較して薄くすべきである。溝充
填材料としての酸窒化物の利点は酸窒化物のシリコンに
対する熱膨張係数を酸窒化物の組成を変えることにより
調節できるということである。溝側壁に使用する熱成長
酸化物の代表的厚さは０．００５〜０．０２μｍの範囲
にあり、約０．０１μｍが便利である。
に薄い誘電体で覆うことができる。熱酸化または他の酸
化物形成法で作ることができるような二酸化シリコンは
、このような別の誘電体の一例である。この層は溝充填
材料の平均膨張係数がなお酸窒化物充填に支配されるよ
うに酸窒化物充填材に比較して薄くすべきである。溝充
填材料としての酸窒化物の利点は酸窒化物のシリコンに
対する熱膨張係数を酸窒化物の組成を変えることにより
調節できるということである。溝側壁に使用する熱成長
酸化物の代表的厚さは０．００５〜０．０２μｍの範囲
にあり、約０．０１μｍが便利である。
層３４は継目２８の周りにエッチされた裂は目あるいは
間隙３２を埋める機能を行う。窒化シリコンは好ましい
材料であるが、誘電体２２に良く接合しかつ後続の処理
段階、特にエツチング段階に耐える他の材料も使用する
ことができる。層３４の材料は層１４に対して別々にエ
ッチ可能であることが重要である。
間隙３２を埋める機能を行う。窒化シリコンは好ましい
材料であるが、誘電体２２に良く接合しかつ後続の処理
段階、特にエツチング段階に耐える他の材料も使用する
ことができる。層３４の材料は層１４に対して別々にエ
ッチ可能であることが重要である。
当業者にはわかるように、本発明の構造および方法に使
用する材料および層の別の組合せに関連してエッチ停止
層１４を設けることにより充填溝１８の上の表面３９の
高さを基板１００表面１１の平面に対して調節し、望み
どおり表面１１（または表面１３）の平面近くに配置す
ることができるようになる。これは装置の構成に対する
特別な利点である。
用する材料および層の別の組合せに関連してエッチ停止
層１４を設けることにより充填溝１８の上の表面３９の
高さを基板１００表面１１の平面に対して調節し、望み
どおり表面１１（または表面１３）の平面近くに配置す
ることができるようになる。これは装置の構成に対する
特別な利点である。
ウェーハに施す処理の変動のため、ウェーハの一つの部
分のある溝充填の表面３９は基板表面１１（または酸化
物表面１３）のわずか上になることがあり、ウェーハの
他の部分のそれはわずか低くなることがある。ここに述
べる技法は表面３９を最適な望みの場所に調節すること
を可能にするものである。たとえば、表面３９の平均位
置は、変動が表面の上下にほぼ均等に分かれるような表
面となるように調節することができる。これにより分離
壁を横切る典型的な段差の高さが最小となる。これは利
点である。
分のある溝充填の表面３９は基板表面１１（または酸化
物表面１３）のわずか上になることがあり、ウェーハの
他の部分のそれはわずか低くなることがある。ここに述
べる技法は表面３９を最適な望みの場所に調節すること
を可能にするものである。たとえば、表面３９の平均位
置は、変動が表面の上下にほぼ均等に分かれるような表
面となるように調節することができる。これにより分離
壁を横切る典型的な段差の高さが最小となる。これは利
点である。
エッチ停止層１４の存在により溝充填の表面３９の基板
表面１１または誘電体層表面１３に対する高さを、表面
１３または１１を溝充填材料のエツチングに使用する試
薬にさらすことなく、調節することができる。これは、
エッチ停止層が無いとしたときに生ずる可能性のある溝
充填材料の平面化エッチバック中のこれら表面の損傷が
減ることとなり、有利である。表面３９の高さを表面１
３または１１に対して調節することができるようにしな
がらこのような損傷を回避することは特に望ましいこと
である。
表面１１または誘電体層表面１３に対する高さを、表面
１３または１１を溝充填材料のエツチングに使用する試
薬にさらすことなく、調節することができる。これは、
エッチ停止層が無いとしたときに生ずる可能性のある溝
充填材料の平面化エッチバック中のこれら表面の損傷が
減ることとなり、有利である。表面３９の高さを表面１
３または１１に対して調節することができるようにしな
がらこのような損傷を回避することは特に望ましいこと
である。
好ましい実施例では、エッチ停止１１１４は層３８の付
着およびエツチングの間所定場所に残っている。ただし
、本発明の別の実施例では、エッチ停止層１４は第４図
に示す段階の後何時でも、すなわち酸窒化物層２０の平
面化の後、窒化物層３２を付着する前の何時でも除去さ
れる。このような状況下で平面化中に酸窒化物プラグ２
２の表面２９を、層１４の除去前に、表面１３または１
１に、たとえば第７図の表面３９の位置に一層近く近づ
けるように、エッチし続けることが望ましい。層１４を
除去してから、たとえば窒化シリコンの層３４を前のよ
うに付着し、エッチして第８図に示すように間隙３２に
プラグ部分３６を残す。層１４はもはや存在しないので
、酸化物層１２は窒化物層３４のエツチング中エッチ停
止として便利に働く。基板１０の表面１１はエレチング
中なお保護されている。ただし、層１２は必要不可欠の
ものではない。たとえば、基板１０がシリコンでプラグ
２２が酸窒化シリコンで間隙プラグ３６が窒化物である
場合、酸窒化物２２と間隙プラグ３６とは基板１０に対
して別々にエッチ可能である。従って、プラグ２２．３
６はたとえ層１２を省略した場合でもエッチ停止層１４
を除去した後なおエッチすることができる。ただし、こ
れはこのようなエツチングにより表面１１が損傷を受け
るような状況のもとではあまり望ましいことではない。
着およびエツチングの間所定場所に残っている。ただし
、本発明の別の実施例では、エッチ停止層１４は第４図
に示す段階の後何時でも、すなわち酸窒化物層２０の平
面化の後、窒化物層３２を付着する前の何時でも除去さ
れる。このような状況下で平面化中に酸窒化物プラグ２
２の表面２９を、層１４の除去前に、表面１３または１
１に、たとえば第７図の表面３９の位置に一層近く近づ
けるように、エッチし続けることが望ましい。層１４を
除去してから、たとえば窒化シリコンの層３４を前のよ
うに付着し、エッチして第８図に示すように間隙３２に
プラグ部分３６を残す。層１４はもはや存在しないので
、酸化物層１２は窒化物層３４のエツチング中エッチ停
止として便利に働く。基板１０の表面１１はエレチング
中なお保護されている。ただし、層１２は必要不可欠の
ものではない。たとえば、基板１０がシリコンでプラグ
２２が酸窒化シリコンで間隙プラグ３６が窒化物である
場合、酸窒化物２２と間隙プラグ３６とは基板１０に対
して別々にエッチ可能である。従って、プラグ２２．３
６はたとえ層１２を省略した場合でもエッチ停止層１４
を除去した後なおエッチすることができる。ただし、こ
れはこのようなエツチングにより表面１１が損傷を受け
るような状況のもとではあまり望ましいことではない。
当業者がここの説明かられかるように、表面３９の表面
１１または表面１３を超す高さはいずれの実施例の場合
でも、たとえば、酸窒化物の平面化および／または窒化
物の平面化および／またはそれ以上のエツチング段階中
に、行われるエツチングの量を変えることにより調節す
ることができる。第８図に示す表面１１および１３の上
になっている表面３９の位置は単に例を示したものに過
ぎない。エツチング時間を調節することにより、前に説
明したウェーハに対する処理の変動を考慮して、表面３
９は実質上表面１１または１３と同じレベルにまでエッ
チすることができる。
１１または表面１３を超す高さはいずれの実施例の場合
でも、たとえば、酸窒化物の平面化および／または窒化
物の平面化および／またはそれ以上のエツチング段階中
に、行われるエツチングの量を変えることにより調節す
ることができる。第８図に示す表面１１および１３の上
になっている表面３９の位置は単に例を示したものに過
ぎない。エツチング時間を調節することにより、前に説
明したウェーハに対する処理の変動を考慮して、表面３
９は実質上表面１１または１３と同じレベルにまでエッ
チすることができる。
本発明の方法および構造について特にシリコン基板に適
用するものとして説明したが、当業者には方法および構
造は複合基板および他の半導体材料の基板を含む、シリ
コン以外の別の基板に使用できることが明らかであろう
。ここに記した教示に基いて当業者に考えられるような
これらの、および他の変形案は特許請求の範囲に含める
つもりである。
用するものとして説明したが、当業者には方法および構
造は複合基板および他の半導体材料の基板を含む、シリ
コン以外の別の基板に使用できることが明らかであろう
。ここに記した教示に基いて当業者に考えられるような
これらの、および他の変形案は特許請求の範囲に含める
つもりである。
［発明の効果］
以上の説明から明らかなとおり、半導体装置および集積
回路の分離壁について、エッチ停止層を設けてエッチバ
ックと平面化プロセスとの制御を向上するとともに、壁
材料の半導体基板に対する熱膨張係数を制御して半導体
基板内に大きな応力の生ずることが防止される改良され
た手段と方法とが提供される。
回路の分離壁について、エッチ停止層を設けてエッチバ
ックと平面化プロセスとの制御を向上するとともに、壁
材料の半導体基板に対する熱膨張係数を制御して半導体
基板内に大きな応力の生ずることが防止される改良され
た手段と方法とが提供される。
第１図から第８図までは本発明による分離壁を含む半導
体基板の一部を通る、製造の異なる段階における、簡略
断面図を示す。 １０・・・半導体基板、 １１・・・基板表面、１２・
・・誘電体層、 １４・・・多結晶シリコン層、１６・
・・マスク層、 １８・・・溝、２０・・・酸窒化物層
、 ２２・・・溝充填材料、２８・・・継目、 ３０・
・・平面化層、 ３２・・・間隙。
体基板の一部を通る、製造の異なる段階における、簡略
断面図を示す。 １０・・・半導体基板、 １１・・・基板表面、１２・
・・誘電体層、 １４・・・多結晶シリコン層、１６・
・・マスク層、 １８・・・溝、２０・・・酸窒化物層
、 ２２・・・溝充填材料、２８・・・継目、 ３０・
・・平面化層、 ３２・・・間隙。
Claims (1)
- 【特許請求の範囲】 １、半導体装置に分離壁を形成する方法であって、 主面を有する半導体基板を準備し、 主面上に誘電体層を形成し、 誘電体層上に多結晶半導体層を形成し、 多結晶層上に開口を有するマスキング層を形成し、 多結晶層と誘電体層との一部と開口の下の基板とを除去
して多結晶層と誘電体層とを貫いて基板内に延びる溝を
形成し、 溝内に酸窒化シリコンを含む第１の材料を付着して溝を
実質上少なくとも多結晶層まで埋め、多結晶層上方の第
１の材料を除去して溝内に第１の材料の第１の上面を露
出し、 溝内の第１の材料をエッチャントに暴露させ、溝内の第
１の材料に形成された間隙を多結晶層上方に延びる窒化
シリコンを含む第２の材料で埋め、 第２の材料をエッチして多結晶層と第１の材料の第１の
上面と間隙内の第２の材料の第２の上面とを露出させ、 多結晶層を除去する ことを特徴とする分離壁の形成方法。 ２、半導体基板内に延びる誘電体充填溝を設ける方法で
あって、 主面を有する半導体基板を準備し、 基板表面に第１の層を形成し、該第１の層を基板に対し
て別々にエッチできるようにし、 第１の層上に第２の層を形成し、該第２の層を第１の層
に対して別々にエッチできるようにし、第２の層の上方
にマスキング層を設け、これに第２の層まで延びる第１
の開口を形成し、 第１の開口を通して、第２の層と第１の層との下層部分
をエッチして基板の下層部分を露出させ、基板の下層部
分をエッチしてそこに基板内に延びる溝を形成し、 溝内に第２層の上に延びる第３層を付着し、該第３層を
第２層に対して別々にエッチできるようにし、 第２層の上に延びる第３層を除去して第３層の一部を溝
内に残し、 少なくとも一部が溝内の第３層の中に延びる第２の開口
を形成し、 第２の開口を第２層の上に延びる第４層で埋め、該第４
層は第２層に対して別々にエッチできるようにし、 第２の開口の中の第４層を残して、第２層上の第４層を
除去し、 第２層を除去する、 ことを特徴とする誘電体充填溝の形成方法。 ３、半導体装置内に充填分離溝を設ける方法であって、 主面を有する基板を準備し、 主面にエッチ停止層を施し、 エッチ停止層にマスク層を設け、 マスク層をパターンニングしてエッチ停止層まで延びる
開口を設け、 マスク層の開口を通して、エッチ停止層の下層部分を除
去し、 エッチ停止層の開口を通して、基板の一部を除去して基
板に溝を形成し、 溝を、第１の部分を溝内に有し、第２の部分が主面上方
に延びている酸窒化誘電体で埋め、酸窒化物層の第１の
部分を残して酸窒化物層の第２の部分を除去し、第１の
部分が主面にあるいは主面上方に露出面を有するように
し、 酸窒化物の第１の部分の表面をエッチャントに暴露させ
、 酸窒化物の第１の部分に前の段階でエッチされた間隙を
、第１の部分を間隙内に有し、第２の部分が主面上方に
延びている窒化物で埋め、 窒化物層の第２の部分を除去し、 エッチ停止層を除去する、 ことを特徴とする充填分離溝の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US122,094 | 1987-11-17 | ||
| US07/122,094 US4791073A (en) | 1987-11-17 | 1987-11-17 | Trench isolation method for semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01151245A true JPH01151245A (ja) | 1989-06-14 |
Family
ID=22400569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271060A Pending JPH01151245A (ja) | 1987-11-17 | 1988-10-28 | 半導体装置における溝分離の手段と方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4791073A (ja) |
| EP (1) | EP0316550A3 (ja) |
| JP (1) | JPH01151245A (ja) |
| KR (1) | KR890008957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573583B2 (en) | 2000-12-27 | 2003-06-03 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960727A (en) * | 1987-11-17 | 1990-10-02 | Motorola, Inc. | Method for forming a dielectric filled trench |
| US4982263A (en) * | 1987-12-21 | 1991-01-01 | Texas Instruments Incorporated | Anodizable strain layer for SOI semiconductor structures |
| US5416354A (en) * | 1989-01-06 | 1995-05-16 | Unitrode Corporation | Inverted epitaxial process semiconductor devices |
| US5017999A (en) * | 1989-06-30 | 1991-05-21 | Honeywell Inc. | Method for forming variable width isolation structures |
| US5556501A (en) * | 1989-10-03 | 1996-09-17 | Applied Materials, Inc. | Silicon scavenger in an inductively coupled RF plasma reactor |
| US6068784A (en) * | 1989-10-03 | 2000-05-30 | Applied Materials, Inc. | Process used in an RF coupled plasma reactor |
| JP2932552B2 (ja) * | 1989-12-29 | 1999-08-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5094972A (en) * | 1990-06-14 | 1992-03-10 | National Semiconductor Corp. | Means of planarizing integrated circuits with fully recessed isolation dielectric |
| US5413966A (en) * | 1990-12-20 | 1995-05-09 | Lsi Logic Corporation | Shallow trench etch |
| US5177028A (en) * | 1991-10-22 | 1993-01-05 | Micron Technology, Inc. | Trench isolation method having a double polysilicon gate formed on mesas |
| US5254873A (en) * | 1991-12-09 | 1993-10-19 | Motorola, Inc. | Trench structure having a germanium silicate region |
| US5190889A (en) * | 1991-12-09 | 1993-03-02 | Motorola, Inc. | Method of forming trench isolation structure with germanium silicate filling |
| US5425845A (en) * | 1993-06-09 | 1995-06-20 | Texas Instruments Incorporated | Method for selective removal of hard trench masks |
| US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
| US6083852A (en) | 1997-05-07 | 2000-07-04 | Applied Materials, Inc. | Method for applying films using reduced deposition rates |
| US6127262A (en) * | 1996-06-28 | 2000-10-03 | Applied Materials, Inc. | Method and apparatus for depositing an etch stop layer |
| US5804490A (en) * | 1997-04-14 | 1998-09-08 | International Business Machines Corporation | Method of filling shallow trenches |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| US6001704A (en) * | 1998-06-04 | 1999-12-14 | Vanguard International Semiconductor Corporation | Method of fabricating a shallow trench isolation by using oxide/oxynitride layers |
| US6599812B1 (en) * | 1998-10-23 | 2003-07-29 | Stmicroelectronics S.R.L. | Manufacturing method for a thick oxide layer |
| KR100308793B1 (ko) * | 1999-10-18 | 2001-11-02 | 윤종용 | 반도체 소자 제조방법 |
| DE10138510B4 (de) | 2001-08-06 | 2006-08-10 | Infineon Technologies Ag | Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation |
| DE10145724A1 (de) * | 2001-09-17 | 2003-04-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur |
| ITTO20011038A1 (it) * | 2001-10-30 | 2003-04-30 | St Microelectronics Srl | Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el |
| US20050023631A1 (en) * | 2003-07-31 | 2005-02-03 | Varghese Ronnie P. | Controlled dry etch of a film |
| US7396769B2 (en) * | 2004-08-02 | 2008-07-08 | Lam Research Corporation | Method for stripping photoresist from etched wafer |
| US8187481B1 (en) * | 2005-05-05 | 2012-05-29 | Coho Holdings, Llc | Random texture anti-reflection optical surface treatment |
| US7442584B2 (en) * | 2005-11-21 | 2008-10-28 | Stmicroelectronics, Inc. | Isolated vertical power device structure with both N-doped and P-doped trenches |
| US8124516B2 (en) * | 2006-08-21 | 2012-02-28 | Lam Research Corporation | Trilayer resist organic layer etch |
| US8030215B1 (en) * | 2008-02-19 | 2011-10-04 | Marvell International Ltd. | Method for creating ultra-high-density holes and metallization |
| FR2979750A1 (fr) * | 2011-09-07 | 2013-03-08 | St Microelectronics Crolles 2 | Procede de realisation d'une tranchee d'isolation |
| US11120997B2 (en) * | 2018-08-31 | 2021-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Surface treatment for etch tuning |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4307180A (en) * | 1980-08-22 | 1981-12-22 | International Business Machines Corp. | Process of forming recessed dielectric regions in a monocrystalline silicon substrate |
| JPS5864044A (ja) * | 1981-10-14 | 1983-04-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS593946A (ja) * | 1982-06-29 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59182538A (ja) * | 1983-04-01 | 1984-10-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS59193044A (ja) * | 1983-04-15 | 1984-11-01 | Matsushita Electric Ind Co Ltd | 半導体基板の製造方法 |
| JPS60124841A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4484979A (en) * | 1984-04-16 | 1984-11-27 | At&T Bell Laboratories | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer |
| US4631219A (en) * | 1985-01-31 | 1986-12-23 | International Business Machines Corporation | Growth of bird's beak free semi-rox |
| US4626317A (en) * | 1985-04-03 | 1986-12-02 | Advanced Micro Devices, Inc. | Method for planarizing an isolation slot in an integrated circuit structure |
-
1987
- 1987-11-17 US US07/122,094 patent/US4791073A/en not_active Expired - Lifetime
-
1988
- 1988-09-29 EP EP19880116117 patent/EP0316550A3/en not_active Withdrawn
- 1988-10-28 JP JP63271060A patent/JPH01151245A/ja active Pending
- 1988-11-16 KR KR1019880015052A patent/KR890008957A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573583B2 (en) | 2000-12-27 | 2003-06-03 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6881633B2 (en) | 2000-12-27 | 2005-04-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device with an L-shaped/reversed L-shaped gate side-wall insulating film |
| US6956276B2 (en) | 2000-12-27 | 2005-10-18 | Kabushiki Kaisha Toshiba | Semiconductor device with an L-shaped/reversed L-shaped gate side-wall insulating film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890008957A (ko) | 1989-07-13 |
| US4791073A (en) | 1988-12-13 |
| EP0316550A2 (en) | 1989-05-24 |
| EP0316550A3 (en) | 1991-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01151245A (ja) | 半導体装置における溝分離の手段と方法 | |
| JP3079011B2 (ja) | 分離部材を形成する方法 | |
| US4604162A (en) | Formation and planarization of silicon-on-insulator structures | |
| KR100258653B1 (ko) | 집적 회로의 실리콘층 내에 매립된 분리 부재 및 그의 형성 방법 | |
| US6825097B2 (en) | Triple oxide fill for trench isolation | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US4755477A (en) | Overhang isolation technology | |
| US5470781A (en) | Method to reduce stress from trench structure on SOI wafer | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPS6199352A (ja) | 平面化された接点を有する半導体デバイスの製造方法 | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| JP2003297916A (ja) | シャロートレンチアイソレーション方法 | |
| JPS631753B2 (ja) | ||
| US6071793A (en) | Locos mask for suppression of narrow space field oxide thinning and oxide punch through effect | |
| KR100374455B1 (ko) | 평면 트렌치의 제조 방법 | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH11260903A (ja) | 無空洞トレンチ隔離を形成する方法 | |
| JP2000183317A (ja) | Ｓｏｉウェハ―の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| US6579777B1 (en) | Method of forming local oxidation with sloped silicon recess | |
| US6350657B1 (en) | Inexpensive method of manufacturing an SOI wafer | |
| JPH0823027A (ja) | 半導体装置の製造方法 | |
| JP2002343856A (ja) | 絶縁分離型半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| EP0146613A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURES. |