JPH0823027A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0823027A JPH0823027A JP15555594A JP15555594A JPH0823027A JP H0823027 A JPH0823027 A JP H0823027A JP 15555594 A JP15555594 A JP 15555594A JP 15555594 A JP15555594 A JP 15555594A JP H0823027 A JPH0823027 A JP H0823027A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- element isolation
- mask
- teos
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ構造の半導体装置において、トレンチ
に酸化物系の充填材を充填して、絶縁耐圧を低下させる
ことなく結晶欠陥の発生を防止する。 【構成】 酸化膜１２をその内部に有してなるシリコン
基板１１にマスク１４〜１６を形成してパターンニング
し、このマスク１４〜１６を用いて異方性エッチングを
行い、底部より開口部の方が大きくなる角度で酸化膜１
２に到るまでのトレンチ１７を形成する。そして、この
トレンチ１７の内側壁に、TEOS-SiO2 １９を、薄い熱酸
化膜１８を介して埋め込み形成する。
に酸化物系の充填材を充填して、絶縁耐圧を低下させる
ことなく結晶欠陥の発生を防止する。 【構成】 酸化膜１２をその内部に有してなるシリコン
基板１１にマスク１４〜１６を形成してパターンニング
し、このマスク１４〜１６を用いて異方性エッチングを
行い、底部より開口部の方が大きくなる角度で酸化膜１
２に到るまでのトレンチ１７を形成する。そして、この
トレンチ１７の内側壁に、TEOS-SiO2 １９を、薄い熱酸
化膜１８を介して埋め込み形成する。
Description
【０００１】
【産業上の利用分野】本発明は、貼り合わせＳＯＩ（(S
ilicon On Insulator)基板に素子間分離溝（トレンチ）
を形成して素子間分離した半導体装置及びその製造方法
に関する。
ilicon On Insulator)基板に素子間分離溝（トレンチ）
を形成して素子間分離した半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】従来より、モノリシックな半導体集積回
路に用いられる素子間分離として、素子間を絶縁体で分
離するようにしたものが知られている。例えば、特開昭
６１−５９８５２号公報には、貼り合わせＳＯＩ基板に
分離溝を形成して素子間分離を行うようにしている。
路に用いられる素子間分離として、素子間を絶縁体で分
離するようにしたものが知られている。例えば、特開昭
６１−５９８５２号公報には、貼り合わせＳＯＩ基板に
分離溝を形成して素子間分離を行うようにしている。
【０００３】この方法は、図３に示すように、シリコン
基板２１に、他のシリコン基板２３を絶縁層２２を介し
て接合してＳＯＩ基板を得（図３（ａ））、このＳＯＩ
基板の一方の主面から基板内の絶縁層２２に達するまで
のトレンチ２７を形成（図３（ｂ））した後、熱酸化等
によりトレンチ２７の内壁面を含むＳＯＩ基板表面に熱
酸化膜２８を形成（図３（ｃ））し、多結晶シリコン２
９でトレンチ２７を埋設した後に、基板表面においてト
レンチ２７からはみ出た熱酸化膜２８や多結晶シリコン
２９を除去（図３（ｄ））して、各素子領域を基板か
ら、あるいは素子間を絶縁体により電気的に完全に分離
するものである。
基板２１に、他のシリコン基板２３を絶縁層２２を介し
て接合してＳＯＩ基板を得（図３（ａ））、このＳＯＩ
基板の一方の主面から基板内の絶縁層２２に達するまで
のトレンチ２７を形成（図３（ｂ））した後、熱酸化等
によりトレンチ２７の内壁面を含むＳＯＩ基板表面に熱
酸化膜２８を形成（図３（ｃ））し、多結晶シリコン２
９でトレンチ２７を埋設した後に、基板表面においてト
レンチ２７からはみ出た熱酸化膜２８や多結晶シリコン
２９を除去（図３（ｄ））して、各素子領域を基板か
ら、あるいは素子間を絶縁体により電気的に完全に分離
するものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記方
法では、トレンチ２７内は多結晶シリコン２９といった
導電性の物質で充填されるため、絶縁耐圧を得るために
は、内側壁の熱酸化膜２８を十分厚くする必要がある。
また、厚い熱酸化膜を得るためには、シリコン基板２１
のトレンチ２７の内側壁を、直接、長時間かけて熱酸化
する必要がある。この場合、トレンチ２７の内側壁は、
酸化膜となる際に体積膨張するため、トレンチ２７の内
側壁上端部や下端部に応力が集中し、その結果、結晶欠
陥が発生するという問題が発生する。
法では、トレンチ２７内は多結晶シリコン２９といった
導電性の物質で充填されるため、絶縁耐圧を得るために
は、内側壁の熱酸化膜２８を十分厚くする必要がある。
また、厚い熱酸化膜を得るためには、シリコン基板２１
のトレンチ２７の内側壁を、直接、長時間かけて熱酸化
する必要がある。この場合、トレンチ２７の内側壁は、
酸化膜となる際に体積膨張するため、トレンチ２７の内
側壁上端部や下端部に応力が集中し、その結果、結晶欠
陥が発生するという問題が発生する。
【０００５】また、この種の素子間分離溝に充填する充
填材としては、上記多結晶シリコン以外に、特開平２ー
１９８３３９号公報、あるいは特開平４ー３２０３５４
号公報に、絶縁物であるTEOS(Tetra-Etyl-Ortho-Silica
te) 酸化膜を用いたものが開示されている。しかしなが
ら、このTEOS酸化膜は、その膜質との関係から、一般に
絶縁耐圧の低い、浅い分離溝に形成される場合に用いら
れるものと考えられている。
填材としては、上記多結晶シリコン以外に、特開平２ー
１９８３３９号公報、あるいは特開平４ー３２０３５４
号公報に、絶縁物であるTEOS(Tetra-Etyl-Ortho-Silica
te) 酸化膜を用いたものが開示されている。しかしなが
ら、このTEOS酸化膜は、その膜質との関係から、一般に
絶縁耐圧の低い、浅い分離溝に形成される場合に用いら
れるものと考えられている。
【０００６】従って、上記ＳＯＩ構造のトレンチ２７の
ような深い分離溝の場合には、単に多結晶シリコンに換
えてTEOS酸化膜のような酸化物系の充填材をそのまま適
用しようといてもその分離溝内にうまく堆積させること
ができない。本発明は上記問題に鑑みてなされたもので
あり、ＳＯＩ構造の半導体装置において、素子間分離溝
に酸化物系の充填材を充填して、絶縁耐圧を低下させる
ことなく結晶欠陥の発生を防止するようにすることを目
的とする。
ような深い分離溝の場合には、単に多結晶シリコンに換
えてTEOS酸化膜のような酸化物系の充填材をそのまま適
用しようといてもその分離溝内にうまく堆積させること
ができない。本発明は上記問題に鑑みてなされたもので
あり、ＳＯＩ構造の半導体装置において、素子間分離溝
に酸化物系の充填材を充填して、絶縁耐圧を低下させる
ことなく結晶欠陥の発生を防止するようにすることを目
的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため、請求項１に記載の発明においては、絶縁層
（１２）をその内部に有してなるシリコン基板（１１）
にマスク（１４〜１６）を形成する工程と、前記マスク
をパターンニングする工程と、このパターニングされた
マスクを用いて異方性エッチングを行い、底部より開口
部の方が大きくなる角度で前記絶縁層に到るまでの素子
間分離溝（１７）を形成する工程と、この素子間分離溝
の内側壁に、酸化物系の充填材（１９）を、直接あるい
は、薄い熱酸化膜（１８）を介して埋め込む工程とを有
することを特徴としている。
するため、請求項１に記載の発明においては、絶縁層
（１２）をその内部に有してなるシリコン基板（１１）
にマスク（１４〜１６）を形成する工程と、前記マスク
をパターンニングする工程と、このパターニングされた
マスクを用いて異方性エッチングを行い、底部より開口
部の方が大きくなる角度で前記絶縁層に到るまでの素子
間分離溝（１７）を形成する工程と、この素子間分離溝
の内側壁に、酸化物系の充填材（１９）を、直接あるい
は、薄い熱酸化膜（１８）を介して埋め込む工程とを有
することを特徴としている。
【０００８】請求項２に記載の発明では、請求項１に記
載の発明において、前記素子間分離溝を形成したシリコ
ン基板表面を平坦化する工程を有することを特徴として
いる。請求項３に記載の発明では、請求項２に記載の発
明において、前記マスクを形成する工程は、前記酸化物
系の充填材と同一材料のマスク（１６）を形成する工程
を含み、前記平坦化工程は、前記酸化物系の充填材およ
び同一材料のマスクをエッチバックにより除去する工程
を含むものであることを特徴としている。
載の発明において、前記素子間分離溝を形成したシリコ
ン基板表面を平坦化する工程を有することを特徴として
いる。請求項３に記載の発明では、請求項２に記載の発
明において、前記マスクを形成する工程は、前記酸化物
系の充填材と同一材料のマスク（１６）を形成する工程
を含み、前記平坦化工程は、前記酸化物系の充填材およ
び同一材料のマスクをエッチバックにより除去する工程
を含むものであることを特徴としている。
【０００９】請求項４に記載の発明では、請求項１乃至
３のいずれか１つに記載の発明において、前記素子間分
離溝を形成する工程は、複数のガスを用いた異方性ドラ
イエッチングにより行うものであって、前記素子間分離
溝の内側壁の角度を、溝底部に比べて溝開口部の方が大
きくなるように前記複数のガスの混合比を制御して行う
ものであることを特徴としている。
３のいずれか１つに記載の発明において、前記素子間分
離溝を形成する工程は、複数のガスを用いた異方性ドラ
イエッチングにより行うものであって、前記素子間分離
溝の内側壁の角度を、溝底部に比べて溝開口部の方が大
きくなるように前記複数のガスの混合比を制御して行う
ものであることを特徴としている。
【００１０】請求項５に記載の発明では、請求項１乃至
４のいずれか１つに記載の発明において、前記酸化物系
の充填材埋め込む工程は、TEOS-SiO2 （１９）を埋め込
む工程であることを特徴としている。請求項６に記載の
発明では、請求項５に記載の発明において、前記TEOS-S
iO2を埋め込む工程は、前記TEOS-SiO2 を数回に分けて
前記素子間分離溝内に充填し、充填の度にアニール処理
を行う工程であることを特徴としている。
４のいずれか１つに記載の発明において、前記酸化物系
の充填材埋め込む工程は、TEOS-SiO2 （１９）を埋め込
む工程であることを特徴としている。請求項６に記載の
発明では、請求項５に記載の発明において、前記TEOS-S
iO2を埋め込む工程は、前記TEOS-SiO2 を数回に分けて
前記素子間分離溝内に充填し、充填の度にアニール処理
を行う工程であることを特徴としている。
【００１１】なお、上記各手段のカッコ内の符号は、後
述する実施例記載の具体的手段との対応関係を示すもの
である。
述する実施例記載の具体的手段との対応関係を示すもの
である。
【００１２】
【発明の作用効果】請求項１に記載の発明においては、
絶縁層をその内部に有してなるシリコン基板にマスクを
形成してパターンニングし、このマスクを用いて異方性
エッチングを行い、底部より開口部の方が大きくなる角
度で絶縁層に到るまでの素子間分離溝を形成する。そし
て、この素子間分離溝の内側壁に、酸化物系の充填材
を、直接あるいは、薄い熱酸化膜を介して埋め込むよう
にしている。
絶縁層をその内部に有してなるシリコン基板にマスクを
形成してパターンニングし、このマスクを用いて異方性
エッチングを行い、底部より開口部の方が大きくなる角
度で絶縁層に到るまでの素子間分離溝を形成する。そし
て、この素子間分離溝の内側壁に、酸化物系の充填材
を、直接あるいは、薄い熱酸化膜を介して埋め込むよう
にしている。
【００１３】従って、素子間分離溝を底部より開口部の
方が大きくなる角度で絶縁層に到るまで形成しているか
ら、素子間分離溝に酸化物系の充填材を良好に形成する
ことができ、このような酸化物系の充填材を用いること
により、絶縁耐圧を低下させることなく結晶欠陥の発生
を防止することができる。なお、酸化物系の充填材とシ
リコン基板の間に薄い酸化膜を形成した場合には、シリ
コン酸化膜と酸化物系の充填材間の密着性を良好にする
とともに、その部分に生じるストレスを緩和することが
できる。
方が大きくなる角度で絶縁層に到るまで形成しているか
ら、素子間分離溝に酸化物系の充填材を良好に形成する
ことができ、このような酸化物系の充填材を用いること
により、絶縁耐圧を低下させることなく結晶欠陥の発生
を防止することができる。なお、酸化物系の充填材とシ
リコン基板の間に薄い酸化膜を形成した場合には、シリ
コン酸化膜と酸化物系の充填材間の密着性を良好にする
とともに、その部分に生じるストレスを緩和することが
できる。
【００１４】請求項２に記載の発明においては、素子間
分離溝を形成したシリコン基板表面を平坦化する工程を
有している。ここで、請求項３に記載の発明のように、
マスクを酸化物系の充填材と同一材料とし、上記平坦化
工程を、酸化物系の充填材および同一材料のマスクをエ
ッチバックにより除去するようにすることにより、同一
工程にてその両者の除去を行うことができ、その平坦化
工程を簡略化することができる。
分離溝を形成したシリコン基板表面を平坦化する工程を
有している。ここで、請求項３に記載の発明のように、
マスクを酸化物系の充填材と同一材料とし、上記平坦化
工程を、酸化物系の充填材および同一材料のマスクをエ
ッチバックにより除去するようにすることにより、同一
工程にてその両者の除去を行うことができ、その平坦化
工程を簡略化することができる。
【００１５】また、上記の素子間分離溝を形成するため
に、請求項４に記載の発明においては、複数のガスを用
いた異方性ドライエッチングを用い、素子間分離溝の内
側壁の角度を、溝底部に比べて溝開口部の方が大きくな
るように複数のガスの混合比を制御して行うようにして
いる。また、酸化物系の充填材としては請求項５に記載
のように、TEOS-SiO2 を用いることができ、その場合、
請求項６に記載のように、TEOS-SiO2 を数回に分けて素
子間分離溝内に充填し、充填の度にアニール処理を行う
工程を用いることにより、膜応力の発生を抑制しつつ、
従ってボイドを形成することなく充填を行うことができ
る。
に、請求項４に記載の発明においては、複数のガスを用
いた異方性ドライエッチングを用い、素子間分離溝の内
側壁の角度を、溝底部に比べて溝開口部の方が大きくな
るように複数のガスの混合比を制御して行うようにして
いる。また、酸化物系の充填材としては請求項５に記載
のように、TEOS-SiO2 を用いることができ、その場合、
請求項６に記載のように、TEOS-SiO2 を数回に分けて素
子間分離溝内に充填し、充填の度にアニール処理を行う
工程を用いることにより、膜応力の発生を抑制しつつ、
従ってボイドを形成することなく充填を行うことができ
る。
【００１６】
【実施例】以下、本発明を図に示す実施例について説明
する。まず、図１（ａ）に示すように、２つのシリコン
基板１１、１３を酸化膜（絶縁層）１２を介して直接接
合法により接合してＳＯＩ基板を構成する。このＳＯＩ
基板の一方のシリコン基板１１の主面に、３層のマスク
を形成する。すなわち、熱酸化膜１４を４２５Å形成
し、続いてシリコン窒化膜１５をＣＶＤ法により１５０
０Å成膜し、さらにTEOS-SiO2 １６を約１．３μｍ成膜
する。
する。まず、図１（ａ）に示すように、２つのシリコン
基板１１、１３を酸化膜（絶縁層）１２を介して直接接
合法により接合してＳＯＩ基板を構成する。このＳＯＩ
基板の一方のシリコン基板１１の主面に、３層のマスク
を形成する。すなわち、熱酸化膜１４を４２５Å形成
し、続いてシリコン窒化膜１５をＣＶＤ法により１５０
０Å成膜し、さらにTEOS-SiO2 １６を約１．３μｍ成膜
する。
【００１７】その後、図１（ｂ）に示すように、フォト
リソグラフィの技術と異方性ドライエッチングの技術に
より、パターンを形成し、約２〜３μｍ幅のトレンチの
開口部を形成する。そして、異方性ドライエッチングに
より、深さ約１６μｍでＳＯＩ基板の絶縁層１２まで到
達する高アスペクト比（溝の深さ／溝の幅）なトレンチ
１７を形成する。
リソグラフィの技術と異方性ドライエッチングの技術に
より、パターンを形成し、約２〜３μｍ幅のトレンチの
開口部を形成する。そして、異方性ドライエッチングに
より、深さ約１６μｍでＳＯＩ基板の絶縁層１２まで到
達する高アスペクト比（溝の深さ／溝の幅）なトレンチ
１７を形成する。
【００１８】この異方性ドライエッチングのエッチング
ガスは、六フッ化硫黄（ＳＦ6 ）、臭化水素（ＨＢ
ｒ）、四フッ化シリコン（ＳｉＦ4 ）、ヘリウムを含む
酸素ガス（Ｈｅ・Ｏ2 ）の混合ガスからなり、トレンチ
１７の内側壁の角度が（トレンチ１７の開口部寸法）＞
（トレンチ１７の低部寸法）となるように、それらのガ
スの混合比が制御されている。
ガスは、六フッ化硫黄（ＳＦ6 ）、臭化水素（ＨＢ
ｒ）、四フッ化シリコン（ＳｉＦ4 ）、ヘリウムを含む
酸素ガス（Ｈｅ・Ｏ2 ）の混合ガスからなり、トレンチ
１７の内側壁の角度が（トレンチ１７の開口部寸法）＞
（トレンチ１７の低部寸法）となるように、それらのガ
スの混合比が制御されている。
【００１９】その後、図１（ｃ）に示すように、トレン
チ１７の内側壁のダメージ部分の処理を行った後、その
内側壁に約１０００Åの熱酸化膜１８を形成する。絶縁
耐圧がそれほど高くない場合には、この処理は省略可能
である。そして、ＣＶＤ法により、TEOS-SiO2 １９を約
１．３μｍの膜厚で成膜する。さらに、１０５０°Ｃで
１５分のアニール処理を行い、シリコン基板１１とTEOS
-SiO2 １９間の膜応力の増加を防ぐ。
チ１７の内側壁のダメージ部分の処理を行った後、その
内側壁に約１０００Åの熱酸化膜１８を形成する。絶縁
耐圧がそれほど高くない場合には、この処理は省略可能
である。そして、ＣＶＤ法により、TEOS-SiO2 １９を約
１．３μｍの膜厚で成膜する。さらに、１０５０°Ｃで
１５分のアニール処理を行い、シリコン基板１１とTEOS
-SiO2 １９間の膜応力の増加を防ぐ。
【００２０】この成膜およびアニール処理を更に２回繰
り返し、図１（ｃ）に示すように、トレンチ１７内にTE
OS-SiO2 １９をボイドを形成することなく充填する。TE
OS-SiO2 の膜応力が充分小さい場合、途中でのアニール
処理は省略可能であり、埋め込みは１回でも可能であ
る。その後、図１（ｅ）に示すように、ドライエッチン
グにより、トレンチ１７よりはみ出たTEOS-SiO2 １９と
マスクのTEOS-SiO2 １６をその下にあるシリコン窒化膜
１５をストッパーにしてドライエッチングまたは、ウェ
ットエッチングにより除去し、さらにシリコン窒化膜１
５、酸化膜１４をウェットエッチングにより順次除去
し、トレンチ１７上部を平坦化する。
り返し、図１（ｃ）に示すように、トレンチ１７内にTE
OS-SiO2 １９をボイドを形成することなく充填する。TE
OS-SiO2 の膜応力が充分小さい場合、途中でのアニール
処理は省略可能であり、埋め込みは１回でも可能であ
る。その後、図１（ｅ）に示すように、ドライエッチン
グにより、トレンチ１７よりはみ出たTEOS-SiO2 １９と
マスクのTEOS-SiO2 １６をその下にあるシリコン窒化膜
１５をストッパーにしてドライエッチングまたは、ウェ
ットエッチングにより除去し、さらにシリコン窒化膜１
５、酸化膜１４をウェットエッチングにより順次除去
し、トレンチ１７上部を平坦化する。
【００２１】このようにして構成された素子間分離溝で
囲まれた領域にＭＯＳトランジスタ等の素子が形成され
る。上記の実施例によれば、異方性ドライエッチングに
用いるエッチングガスの混合比を制御して、トレンチ１
７の内側壁の角度を（トレンチ１７の開口部寸法）＞
（トレンチ１７の低部寸法）としているから、TEOS-SiO
2 １９の埋め込み性を良好にすることができるととも
に、トレンチ１７の下部にかかる応力を上方向に逃がし
て緩和することができる。
囲まれた領域にＭＯＳトランジスタ等の素子が形成され
る。上記の実施例によれば、異方性ドライエッチングに
用いるエッチングガスの混合比を制御して、トレンチ１
７の内側壁の角度を（トレンチ１７の開口部寸法）＞
（トレンチ１７の低部寸法）としているから、TEOS-SiO
2 １９の埋め込み性を良好にすることができるととも
に、トレンチ１７の下部にかかる応力を上方向に逃がし
て緩和することができる。
【００２２】また、トレンチ１７の内側壁角度を制御す
ることにより、アスペクト比の高いトレンチ１７に、TE
OS-SiO2 １９をボイドを形成することなく充填すること
ができる。また、TEOS-SiO2 はステップカバレッジがよ
く、この点でもボイドの形成なく充填することができ
る。また、トレンチ１７の内側壁に、応力のかからない
程度の薄い酸化膜１８を形成することにより、必要最小
限の絶縁耐圧を得、その後、絶縁物であるTEOS-SiO 2 １
９を充填することによって、さらに絶縁耐圧を向上させ
ることができる。
ることにより、アスペクト比の高いトレンチ１７に、TE
OS-SiO2 １９をボイドを形成することなく充填すること
ができる。また、TEOS-SiO2 はステップカバレッジがよ
く、この点でもボイドの形成なく充填することができ
る。また、トレンチ１７の内側壁に、応力のかからない
程度の薄い酸化膜１８を形成することにより、必要最小
限の絶縁耐圧を得、その後、絶縁物であるTEOS-SiO 2 １
９を充填することによって、さらに絶縁耐圧を向上させ
ることができる。
【００２３】また、絶縁層１２に対してさらに、TEOS-S
iO2 １９が埋め込みまれるので、絶縁層１２でのリーク
電流を抑制することができる。また、従来のように、充
填材に多結晶シリコンを用いたものでは、一度に充填す
ると、結晶が大きく成長するため表面が粗くなり、その
後、この多結晶シリコンをエッチバックする工程で、エ
ッチングむらが生じ平坦性が悪くなるため、十数回に分
けて充填を行う必要があり、工程数が多くなってスルー
プット（生産効率）が低下するのに対し、上記のTEOS-S
iO2 １９を用いた場合には、膜表面が粗くならないの
で、数回の充填でよく、工程数を低減し、スループット
を向上させることができる。
iO2 １９が埋め込みまれるので、絶縁層１２でのリーク
電流を抑制することができる。また、従来のように、充
填材に多結晶シリコンを用いたものでは、一度に充填す
ると、結晶が大きく成長するため表面が粗くなり、その
後、この多結晶シリコンをエッチバックする工程で、エ
ッチングむらが生じ平坦性が悪くなるため、十数回に分
けて充填を行う必要があり、工程数が多くなってスルー
プット（生産効率）が低下するのに対し、上記のTEOS-S
iO2 １９を用いた場合には、膜表面が粗くならないの
で、数回の充填でよく、工程数を低減し、スループット
を向上させることができる。
【００２４】なお、本実施例における３層のマスクにお
いて、第１層目のマスクとしてのパッド酸化膜１４は、
シリコン基板１１とシリコン窒化膜１５の密着性を良好
にするために用いられている。第２層目のマスクとして
のシリコン窒化膜１５は、異方性ドライエッチング時の
横方向の拡がりを押さえてその大きさを正確にするとと
もに、エッチバック時のエッチングストッパーとして機
能させるために用いられている。第３層目のTEOS-SiO2
１６は、深いトレンチ１９を形成する時にマスクとして
十分耐えるだけの選択比を有するものとして用いられて
いる。また、充填剤としてのTEOS-SiO2 １９と同一材料
にすることにより、エッチバック工程が簡略化でき、工
数を低減できる。
いて、第１層目のマスクとしてのパッド酸化膜１４は、
シリコン基板１１とシリコン窒化膜１５の密着性を良好
にするために用いられている。第２層目のマスクとして
のシリコン窒化膜１５は、異方性ドライエッチング時の
横方向の拡がりを押さえてその大きさを正確にするとと
もに、エッチバック時のエッチングストッパーとして機
能させるために用いられている。第３層目のTEOS-SiO2
１６は、深いトレンチ１９を形成する時にマスクとして
十分耐えるだけの選択比を有するものとして用いられて
いる。また、充填剤としてのTEOS-SiO2 １９と同一材料
にすることにより、エッチバック工程が簡略化でき、工
数を低減できる。
【００２５】また、トレンチ１７内への充填材は、TEOS
-SiO2 のみでなく、図２に示すように、第１層目にTEOS
-SiO2 １９を充填した後、残りの空洞部に多結晶シリコ
ン１１０などを充填することも可能である。なお、酸化
物系の充填材としては、上記TEOS-SiO2 以外にＣＶＤ−
ＳｉＯ2 を用いることができる。
-SiO2 のみでなく、図２に示すように、第１層目にTEOS
-SiO2 １９を充填した後、残りの空洞部に多結晶シリコ
ン１１０などを充填することも可能である。なお、酸化
物系の充填材としては、上記TEOS-SiO2 以外にＣＶＤ−
ＳｉＯ2 を用いることができる。
【図１】本発明の一実施例を示す工程図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】ＳＯＩ基板に素子間分離溝を形成する従来の製
造方法を示す工程図である。
造方法を示す工程図である。
１１ シリコン基板 １２ 絶縁層としての酸化膜 １４ パッド酸化膜 １５ シリコン窒化膜 １６ マスクとしてのTEOS-SiO2 １７ トレンチ １８ 酸化膜 １９ 充填材としてのTEOS-SiO2
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 憲司 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (6)
- 【請求項１】 絶縁層をその内部に有してなるシリコン
基板にマスクを形成する工程と、 前記マスクをパターンニングする工程と、 このパターニングされたマスクを用いて異方性エッチン
グを行い、底部より開口部の方が大きくなる角度で前記
絶縁層に到るまでの素子間分離溝を形成する工程と、 この素子間分離溝の内側壁に、酸化物系の充填材を、直
接あるいは、薄い熱酸化膜を介して埋め込む工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記素子間分離溝を形成したシリコン基
板表面を平坦化する工程を有することを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項３】 前記マスクを形成する工程は、前記酸化
物系の充填材と同一材料のマスクを形成する工程を含
み、 前記平坦化工程は、前記酸化物系の充填材および同一材
料のマスクをエッチバックにより除去する工程を含むも
のであることを特徴とする請求項２に記載の半導体装置
の製造方法。 - 【請求項４】 前記素子間分離溝を形成する工程は、複
数のガスを用いた異方性ドライエッチングにより行うも
のであって、前記素子間分離溝の内側壁の角度を、溝底
部に比べて溝開口部の方が大きくなるように前記複数の
ガスの混合比を制御して行うものであることを特徴とす
る請求項１乃至３のいずれか１つに記載の半導体装置の
製造方法。 - 【請求項５】 前記酸化物系の充填材埋め込む工程は、
TEOS-SiO2 を埋め込む工程であることを特徴とする請求
項１乃至４のいずれか１つに記載の半導体装置の製造方
法。 - 【請求項６】 前記TEOS-SiO2 を埋め込む工程は、前記
TEOS-SiO2 を数回に分けて前記素子間分離溝内に充填
し、充填の度にアニール処理を行う工程であることを特
徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15555594A JPH0823027A (ja) | 1994-07-07 | 1994-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15555594A JPH0823027A (ja) | 1994-07-07 | 1994-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823027A true JPH0823027A (ja) | 1996-01-23 |
Family
ID=15608627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15555594A Pending JPH0823027A (ja) | 1994-07-07 | 1994-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823027A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058803A (ja) * | 1998-08-03 | 2000-02-25 | St Microelectron Srl | Ｓｏｉウエハの安価な製造方法 |
| KR100245081B1 (ko) * | 1996-12-31 | 2000-03-02 | 김영환 | 반도체 소자의 소자분리절연막 형성방법 |
| KR100448232B1 (ko) * | 1997-12-27 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 장치의 소자 분리막 형성방법 |
| US6838356B2 (en) | 2000-09-21 | 2005-01-04 | Nec Electronics Corporation | Method of forming a trench isolation |
| KR100533380B1 (ko) * | 1999-10-01 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
| JP2009164384A (ja) * | 2008-01-08 | 2009-07-23 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1994
- 1994-07-07 JP JP15555594A patent/JPH0823027A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100245081B1 (ko) * | 1996-12-31 | 2000-03-02 | 김영환 | 반도체 소자의 소자분리절연막 형성방법 |
| KR100448232B1 (ko) * | 1997-12-27 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 장치의 소자 분리막 형성방법 |
| JP2000058803A (ja) * | 1998-08-03 | 2000-02-25 | St Microelectron Srl | Ｓｏｉウエハの安価な製造方法 |
| KR100533380B1 (ko) * | 1999-10-01 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
| US6838356B2 (en) | 2000-09-21 | 2005-01-04 | Nec Electronics Corporation | Method of forming a trench isolation |
| US6872631B2 (en) | 2000-09-21 | 2005-03-29 | Nec Electronics Corporation | Method of forming a trench isolation |
| JP2009164384A (ja) * | 2008-01-08 | 2009-07-23 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811315A (en) | Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure | |
| JP3311044B2 (ja) | 半導体装置の製造方法 | |
| US5455194A (en) | Encapsulation method for localized oxidation of silicon with trench isolation | |
| US6110793A (en) | Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits | |
| US5895254A (en) | Method of manufacturing shallow trench isolation structure | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JPH0661342A (ja) | トレンチ素子分離膜製造方法 | |
| JP2003188251A (ja) | トレンチ素子分離構造を有する半導体素子及びその製造方法 | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| JP3670455B2 (ja) | 浅いトレンチ分離法を用いて製造された半導体装置及びその製造方法 | |
| US6649488B2 (en) | Method of shallow trench isolation | |
| JPH0823027A (ja) | 半導体装置の製造方法 | |
| US6872631B2 (en) | Method of forming a trench isolation | |
| JPH04209551A (ja) | 半導体装置の製造方法 | |
| JP4660964B2 (ja) | 絶縁分離型半導体装置の製造方法 | |
| JP3972486B2 (ja) | 半導体装置の製造方法 | |
| JPH07176607A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| KR100214530B1 (ko) | 트렌치 소자격리구조 형성방법 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JPH05190565A (ja) | 半導体装置の製造方法 | |
| KR100653704B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| JPH07106413A (ja) | 溝分離半導体装置及びその製造方法 | |
| KR100245090B1 (ko) | 반도체 소자의 소자분리절연막 형성방법 |