KR100245081B1 - 반도체 소자의 소자분리절연막 형성방법 - Google Patents

반도체 소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR100245081B1
KR100245081B1 KR1019960080250A KR19960080250A KR100245081B1 KR 100245081 B1 KR100245081 B1 KR 100245081B1 KR 1019960080250 A KR1019960080250 A KR 1019960080250A KR 19960080250 A KR19960080250 A KR 19960080250A KR 100245081 B1 KR100245081 B1 KR 100245081B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
forming
semiconductor device
device isolation
Prior art date
Application number
KR1019960080250A
Other languages
English (en)
Other versions
KR19980060883A (ko
Inventor
이승무
고재홍
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960080250A priority Critical patent/KR100245081B1/ko
Publication of KR19980060883A publication Critical patent/KR19980060883A/ko
Application granted granted Critical
Publication of KR100245081B1 publication Critical patent/KR100245081B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 패드절연막과 제 1 절연막을 형성하고 상기 제 1 절연막과 패드절연막 그리고 일정 두께의 반도체기판을 식각하여 트렌치를 형성한 다음, 상기 트렌치를 포함한 전체 표면 상부에 실리콘막을 형성하고 상기 실리콘막을 산화시켜 열산화막을 형성한 다음, 상기 열산화막을 플라즈마 처리하고 상기 트렌치를 매립하는 제 2 절연막을 형성하는 공정으로 완전히 트렌치를 매립하되 균일하고 재현성을 갖는 소자분리절연막을 형성함으로써 후속공정을 용이하게 하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 소자분리절연막 형성방법
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여, 트렌치 형성공정후 트렌치 표면에 산화막을 형성하고 플라즈마 처리한 다음, 상기 트렌치를 매립하여 후속공정을 용이하게 하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 소자분리절연막 형성방법을 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 소자분리절연막 형성방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11, 41 : 반도체기판13, 43 : 패드산화막
15, 45 : 질화막17, 47 : 트렌치
19 : 실리콘막21 : 열산화막
23 : N2/NH2플라즈마25 : 플라즈마처리된 열산화막
27 : O3-TEOS USG49 : 산화막
ⓐ : 턱짐현상
본 발명은 반도체 소자의 소자분리절연막 형성방법에 관한 것으로, 특히 반도체 소자의 소자 분리 기술의 하나인 얕은 트렌치를 형성하고 이를 매립하는 소자분리방법에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역(isolation region)의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
소자분리절연막을 제조하는 종래 기술로는 절연물 분리방식의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS라 함) 방법, 실리콘기판 상부에 산화막, 다결정실리콘층, 질화막순으로 적층한 구조의 피.비.엘. (Poly - Buffed LOCOS, 이하에서 PBL이라 함) 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치(trench) 방법 등이 있다.
그러나, 상기 LOCOS 방법으로 소자분리산화막을 미세화할 때 공정상 또는 전기적인 문제가 발생한다. 그중의 하나는, 소자분리절연막만으로는 전기적으로 소자를 완전히 분리할 수 없다는 것이다.
그리고, 상기 PBL을 사용하는 경우, 필드산화시에 산소의 측면확산에 의하여 버즈빅이 발생한다. 즉, 활성영역이 작아져 활성영역을 효과적으로 활용하지 못하며, 필드산화막의 두께가 두껍기 때문에 단차가 형성되어 후속공정에 어려움을 준다. 그리고, 기판상부의 다결정실리콘층으로 인하여 필드산화시 기판 내부로 형성되는 소자분리절연막이 타기법에 비하여 상대적으로 작기 때문에 타기법에 비해 신뢰성을 약화시킬 수 있다.
이상에서 설명한 LOCOS 방법과 PBL 방법은 반도체기판 상부로 볼록한 소자분리절연막을 형성하여 단차를 갖게 됨으로써 후속공정을 어렵게 하는 단점이 있다.
이러한 단점을 해결하기 위하여, 반도체기판을 식각하여 트렌치를 형성하고 상기 트렌치를 매립한 다음, CMP 방법을 이용하여 상부면을 평탄화시키고 후속공정을 평탄화시킴으로써 후속공정을 용이하게 실시할 수 있도록 하였다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 소자분리절연막 형성방법을 도시한 단면도로서, 트렌치를 형성하고 이를 매립하는 소자분리방법으로 턱짐현상이 발생되는 경우를 도시한다.
먼저, 반도체기판(41) 상부에 패드산화막(43)을 형성하고, 상기 패드산화막(43) 상부에 질화막(45)을 형성한다.
그리고, 소자분리마스크(도시안됨)을 이용한 식각공정으로 상기 질화막(45)과 패드산화막(43) 및 일정 두께의 반도체기판(41)을 식각하여 상기 반도체기판(41)에 트렌치(37)를 형성한다.
그 다음에, 상기 트렌치(47)를 매립하는 산화막(49)을 형성하고, 상기 산화막(49)을 CMP 하여 상부면을 평탄하게 형성한다. (도 1a)
그리고, 상기 질화막(45)을 제거한다. 이때, 상기 질화막(45)은 인산용액을 이용한 습식방법으로 제거한다. (도 1b)
그 다음에, 상기 패드산화막(43)을 제거하는 습식세정공정을 실시하고, 상기 패드산화막(43)이 제거된 반도체기판(41) 상부에 게이트산화막(도시안됨)을 형성하기 위하여 습식세정공정을 실시한다.
이때, 상기 산화막(49)과 반도체기판(41)의 경계부에 위치한 상기 산화막(49)이 상기 트렌치(47) 안쪽으로 ⓐ와 같이 식각되는 턱짐현상이 발생하여 후속공정을 어렵게 할 뿐만 아니라 반도체기판의 누설전류를 유발시킴으로써 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다. (도 1c)
여기서, 상기 도 1a의 트렌치(47) 형성공정시 상기 패드산화막(43)의 일부분이 측면식각되어 상기 트렌치(47)에 산화막(49)을 매립하는 공정시 완전한 매립을 형성할 수 없어 후속공정을 어렵게 한다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 소자분리절연막 형성방법은, 반도체기판 상부에 패드절연막과 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막과 패드절연막 그리고 일정 두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치를 포함한 전체 표면 상부에 실리콘막을 형성하는 공정과, 상기 실리콘막을 산화시켜 열산화막을 형성하는 공정과, 상기 열산화막을 플라즈마 처리하는 공정과, 상기 트렌치를 매립하는 제 2 절연막을 형성하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, O3-TEOS USG를 매립 절연막으로 증착할 때 증착을 정상적으로 하기 위하여 트렌치 표면을 하나의 재료로 만들어 주기 위하여, 표면에 실리콘막을 증착하고 이를 산화시켜 산화막을 형성한 다음, N2/NH2플라즈마 처리를 균일하게 하고 후속 O3-TEOS USG를 증착하여 상기 트렌치를 균일하고 재현성 있게 매립할 수 있도록 한다. 또한, 후속 공정 진행시 매립된 절연막이 손실되는 문제를 단차피복성이 우수한 실리콘막을 트렌치 표면에 형성하고 이를 산화시켜 막질을 치밀하게 형성하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 소자분리절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 패드산화막(13), 질화막(15)을 순차적으로 형성한다. 이때, 상기 패드산화막(13)은 50 ~ 200Å 정도의 두께로 증착하고, 상기 질화막(15)은 1500 ~ 2500Å 정도의 증착한다.
그 다음에, 소자분리마스크를 이용한 식각공정으로 트렌치(17)를 형성한다.
그리고, 상기 트렌치(17)의 측벽의 산화시켜 산화막(도시안됨)을 형성한다. 이때, 상기 산화막은 트렌치 형성공정시 발생되는 응력 및 결함을 제거하기 위하여 100 ~ 200Å 정도의 두께로 형성한다.
그 다음에, 상기 산화막을 습식방법으로 제거하여 상기 트렌치 형성시 발생한 결함 및 오염을 제거한다. 이때, 상기 패드산화막(13)이 일부 측면식각된다. (도 2a)
그리고, 상기 트렌치(17)의 표면을 포함한 전체 표면 상부에 실리콘막(19)을 일정 두께 형성한다. 이때, 상기 실리콘막(19)은 폴리실리콘이나 비정질 실리콘으로 형성한다.
여기서, 상기 실리콘막(19)을 폴리실리콘으로 형성하는 경우는 50 ~ 200Å 정도의 두께로 형성하되, SiH4또는 Si2H6가스를 사용하며, 600 ~ 800℃ 정도의 온도, 100 ~ 500 mTorr 정도의 압력에서 형성한다.
그리고, 상기 실리콘막(19)을 상기 비정질 실리콘으로 형성하는 경우는 50 ~ 200Å 정도의 두께로 증착하되, Si2H6가스를 사용하며 450 ~ 600℃ 정도의 온도, 100 ~ 500 mTorr 정도의 압력에서 형성한다. (도 2b)
그 다음에, 상기 실리콘막(19)을 열산화시켜 열산화막(21)을 형성한다. 이때, 상기 열산화공정은 수소 및 산소를 혼합한 습식 산화 방법을 이용하여 형성한다. (도 2c)
그리고, 열산화막(21)을 N2/NH2플라즈마 처리(23)를 실시한다. 이때, 상기 플라즈마 처리공정은 N2/NH3가스를 각각 1 ~ 3 SLM / 3 ~ 10 SLM의 유량, HF / LF를 각각 0.1 ~ 1.0 kW / 0.1 ~ 1.0 kw 정도의 전력, 300 ~ 400℃ 정도의 온도, 1.0 ~ 3.0 Torr 정도의 압력, 50 ~ 200초 정도의 시간으로 한다. (2d)
그 다음에, 상기 플라즈마 처리된 열산화막(23)이 형성된 반도체기판(11) 상부에 상기 트렌치(17)를 매립할 수 있는 O3-TEOS USG 막(27)을 형성한다. 이때, 상기 O3-TEOS USG 막(27)은 고밀도 플라즈마 산화막으로 대신 형성할 수도 있다.
여기서, 상기 O3-TEOS USG 막(27)의 증착 조건은, N215 ~ 25 SLM, TEOS 플로우 N21 ~ 3 SLM, 350 ~ 450 ℃ 정도의 온도, O3농도 100 ~ 150g/㎥ 정도 조건에서 6000Å ~ 8000Å 정도의 두께로 형성한다.
또한, 고밀도 플라즈마 산화막을 형성하는 경우는, SiH4와 산소의 혼합가스를 이용하며 50 ~ 100 sccm 정도의 가스유량으로 하고, 온도 600 ~ 700 ℃ 정도, 압력 1 ~ 100 mTorr 정도, 플라즈마 발생 전력 1000 ~ 3000 와트, 기판에 인가되는 바이어스 전력은 500 ~ 2000 와트 정도의 조건에서 5000 ~ 8000Å 정도의 두께로 형성한다. (도 2e)
위와 같은 방법으로 상기 트렌치(17)를 매립하고 CMP 및 후속 공정을 완료하여 소자분리절연막을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 소자분리절연막 형성방법은, 트렌치를 완전히 매립하되 균일하게 재현성을 가지고 함으로써 후속공정을 용이하게 하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (19)

  1. 반도체기판 상부에 패드절연막과 제1절연막을 순차적으로 형성하는 공정과,
    소자분리마스크를 식각마스크로 사용하여 상기 제 1 절연막과 패드절연막 그리고 일정 두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과,
    전체표면 상부에 상기 트렌치가 매립되지 않도록 실리콘막을 형성하는 공정과,
    상기 실리콘막을 산화시켜 열산화막을 형성하는 공정과,
    상기 열산화막을 플라즈마 처리하는 공정과,
    상기 트렌치를 매립하는 제 2 절연막을 형성하는 공정을 포함하는 반도체 소자의 소자분리절연막 형성방법.
  2. 청구항 1에 있어서,
    상기 제 1 절연막은 1500 ~ 2500Å의 두께로 형성된 질화막인 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  3. 청구항 1에 있어서,
    상기 실리콘막은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  4. 청구항 3에 있어서,
    상기 폴리실리콘은 SiH4또는 Si2H6가스를 사용하여 50 ~ 200 Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 폴리실리콘은 600 ~ 800℃의 온도, 100 ~ 500 mTorr의 압력에서 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  6. 제 1 항에 있어서,
    상기 실리콘막은 비정질 실리콘으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  7. 청구항 6에 있어서,
    상기 비정질 실리콘은 Si2H6가스를 사용하여 50 ~ 200 Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 비정질 실리콘은 450 ~ 600℃ 정도의 온도, 100 ~ 500 mTorr의 압력에서 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  9. 청구항 1에 있어서,
    상기 열산화막은 수소와 산소를 혼합한 습식 산화 방법을 이용하여 상기 실리콘막을 산화시켜 형성되는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  10. 청구항 1 또는 청구항 9에 있어서,
    상기 열산화막은 750 ~ 1100 ℃의 온도, 상압하에서 상기 실리콘막을 산화시켜 형성되는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  11. 청구항 1에 있어서,
    상기 플라즈마처리공정은 N2/NH3혼합가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  12. 청구항 11에 있어서,
    상기 플라즈마 처리공정은 N2/NH3가스를 각각 1 ~ 3 SLM / 3 ~ 10 SLM의 유량, HF / LF를 각각 0.1 ~ 1.0 kW / 0.1 ~ 1.0 kw 의 전력, 300 ~ 400℃ 의 온도, 1.0 ~ 3.0 Torr 의 압력, 50 ~ 200초의 시간으로 실시하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  13. 청구항 1에 있어서,
    상기 제 2 절연막은 O3-TEOS USG 막이나 고밀도 플라즈마 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  14. 청구항 13에 있어서,
    상기 O3-TEOS USG 막은 N215 ~ 25 SLM, TEOS 플로우 N21 ~ 3 SLM, 350 ~ 450 ℃의 온도, O3농도 100 ~ 150g/㎥ 의 조건에서 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  15. 청구항 13 또는 청구항 14에 있어서,
    상기 O3-TEOS USG 막은 6000 ~ 8000 Å 의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  16. 청구항 1, 청구항 13 또는 청구항 14에 있어서,
    상기 O3-TEOS USG 막은 900 ~ 1100 ℃ 의 질소 분위기나 100 mTorr 이하의 감압 분위기에서 열처리하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  17. 청구항 13에 있어서,
    상기 고밀도 플라즈마 산화막은 SiH4와 산소가스를 이용하여 5000 ~ 8000 Å 의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  18. 청구항 13에 있어서,
    상기 고밀도 플라즈마 산화막은 SiH4와 산소의 혼합가스를 이용하며 50 ~ 100 sccm 의 가스유량으로 하고, 온도 600 ~ 700 ℃ 정도, 압력 1 ~ 100 mTorr, 플라즈마 발생 전력 1000 ~ 3000W, 기판에 인가되는 바이어스 전력은 500 ~ 2000W의 조건에서 형성하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  19. 청구항 13, 청구항 17 또는 청구항 18에 있어서,
    상기 고밀도 플라즈마 산화막은 900 ~ 1100 ℃ 의 질소 분위기나 100 mTorr 이하의 감압 분위기에서 열처리하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
KR1019960080250A 1996-12-31 1996-12-31 반도체 소자의 소자분리절연막 형성방법 KR100245081B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080250A KR100245081B1 (ko) 1996-12-31 1996-12-31 반도체 소자의 소자분리절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080250A KR100245081B1 (ko) 1996-12-31 1996-12-31 반도체 소자의 소자분리절연막 형성방법

Publications (2)

Publication Number Publication Date
KR19980060883A KR19980060883A (ko) 1998-10-07
KR100245081B1 true KR100245081B1 (ko) 2000-03-02

Family

ID=19493502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080250A KR100245081B1 (ko) 1996-12-31 1996-12-31 반도체 소자의 소자분리절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100245081B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639182B1 (ko) * 2000-12-21 2006-10-31 매그나칩 반도체 유한회사 반도체장치의 소자격리방법
KR20020071063A (ko) * 2001-03-02 2002-09-12 삼성전자 주식회사 덴트 없는 트렌치 격리 구조 및 그 형성 방법
KR100873357B1 (ko) * 2002-10-31 2008-12-10 매그나칩 반도체 유한회사 반도체소자의 소자분리막 제조방법
WO2013048872A1 (en) * 2011-09-26 2013-04-04 Applied Materials, Inc. Pretreatment and improved dielectric coverage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823027A (ja) * 1994-07-07 1996-01-23 Nippondenso Co Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823027A (ja) * 1994-07-07 1996-01-23 Nippondenso Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980060883A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US6261921B1 (en) Method of forming shallow trench isolation structure
US7413987B2 (en) Method for manufacturing a semiconductor device
US20070105337A1 (en) Selective nitride liner formation for shallow trench isolation
US7176104B1 (en) Method for forming shallow trench isolation structure with deep oxide region
JP4598421B2 (ja) Ｏｎｏ構造上に酸化物を形成するための方法
KR100315441B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP3414590B2 (ja) 半導体装置の製造方法
US5371036A (en) Locos technology with narrow silicon trench
KR100823703B1 (ko) 소자 분리 구조물, 이의 형성 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
KR100245081B1 (ko) 반도체 소자의 소자분리절연막 형성방법
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
KR100294776B1 (ko) 소자분리영역의 형성 방법
JP2953447B2 (ja) 溝分離型半導体装置の製造方法
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100381849B1 (ko) 트렌치 소자분리 방법
KR100327604B1 (ko) 트렌치 격리영역 형성방법
KR100712984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100336567B1 (ko) 반도체장치의소자분리방법
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
KR100905997B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100672761B1 (ko) 콘택 플러그 형성방법
KR100252850B1 (ko) 반도체 소자의 산화막 형성방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee