JP4598421B2 - Ｏｎｏ構造上に酸化物を形成するための方法 - Google Patents

Ｏｎｏ構造上に酸化物を形成するための方法 Download PDF

Info

Publication number
JP4598421B2
JP4598421B2 JP2004079012A JP2004079012A JP4598421B2 JP 4598421 B2 JP4598421 B2 JP 4598421B2 JP 2004079012 A JP2004079012 A JP 2004079012A JP 2004079012 A JP2004079012 A JP 2004079012A JP 4598421 B2 JP4598421 B2 JP 4598421B2
Authority
JP
Japan
Prior art keywords
substrate
oxide
flowing
heating
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004079012A
Other languages
English (en)
Other versions
JP2005159266A (ja
Inventor
致皓 王
▲斤▼輝 陳
仲仁 黄
仲慕 陳
光文 劉
家榮 邱
Original Assignee
旺宏電子股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股▲ふん▼有限公司 filed Critical 旺宏電子股▲ふん▼有限公司
Publication of JP2005159266A publication Critical patent/JP2005159266A/ja
Application granted granted Critical
Publication of JP4598421B2 publication Critical patent/JP4598421B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、酸化ケイ素／窒化ケイ素／酸化ケイ素（ＯＮＯ）構造を備える半導体デバイス、及びこのようなデバイス中に酸化物を形成するための方法に関する。
ＯＮＯ構造を有するデバイスを製造するための従来のプロセスにおいて、トンネル層、窒化ケイ素層及びトップ酸化被膜が基板の上に形成され、次いで、エッチングプロセスは、ＯＮＯ構造をパターン化するために行われる。
基板上に酸化物を成長させるための１つのアプローチは、系中蒸気生成（「ＩＳＳＧ」）プロセスと言われる。「ＩＳＳＧ」プロセスにおいて、基板（典型的には半導体ウエハ）は、酸素を含有するガスと水素を含有するガスとの間の反応を触媒して、酸素ラジカルを形成するのに十分高い温度まで加熱される。次いで、反応性酸素ラジカルは、基板上でシリコン又は窒化ケイ素を効果的に酸化することが可能である。
米国特許第６，１８４，１５５号は、狭いチャネル長のＭＯＳＦＥＴデバイスに関して、超薄二酸化ケイ素ゲート絶縁体層を成長させるための２工程ＩＳＳＧプロセスを記載する。第１蒸気酸化及び一酸化窒素雰囲気下での系中アニールの後、第２蒸気酸化及び一酸化窒素雰囲気下での系中アニールが行われる、２工程手順は、約１０Å〜２０Åの厚みを有する二酸化ケイ素層を生じると言われており、２工程ＩＳＳＧを使用しない手順によって形成される二酸化ケイ素ゲート絶縁体と比較すると、スタンバイモード又は操作モードの間の電流リークを減少させたゲート絶縁体を提供する。
米国特許第６，１７１，９１１号は、ＭＯＳＦＥＴデバイスにおいて、２つの異なる厚みの熱的に成長した酸化ケイ素を選択的かつ連続的に形成するためのプロセスを記載する。ウエハ上の領域は、フィールドアイソレーションによって規定される。ゲート酸化物を作製するための従来の酸化方法は、全ての露出した領域上にさらに厚い酸化物を成長させるために使用され；次いで、ウエハは、マスクされ、マスクは、さらに薄い酸化物を受け入れるための領域を露出させるためにパターン化され、厚い酸化物は、フッ化水素酸を用いてウェットエッチングにより領域から除去され；次いで、マスクははがされ、ウエハはフッ化水素酸を含まない水溶液で洗浄される。次いで、ウエハは、水素及び窒素を含む雰囲気中、低圧急速熱アニール（６００℃〜１０５０℃）に付され、もとの酸化物は除去され、シリコン表面は不動態化され、残りの酸化物の厚みは約４Åまで減少する。厚みの均一性及び酸化物の質が向上し、アニーリング後の残りの酸化膜は、強固な酸化ケイ素を形成する。
米国特許第６，１８４，１５５号公報 米国特許第６，１７１，９１１号公報
トップ酸化被膜は、窒化ケイ素の酸化によって形成可能である。しかし、従来のプロセスにおいて、窒化ケイ素の酸化は、時間がかかり、かつ非常に高い熱負荷を有する。いくつかの従来のプロセスにおいて、例えば、窒化ケイ素は、炉の中で１０００℃の温度で、６０分より長い時間、湿式酸化によって酸化される。
さらに、このような従来のプロセスにおける酸化工程の後に洗浄プロセスが行われ、窒化ケイ素層の角がある程度露出し、窒化ケイ素層から、後に形成されるポリシリコンゲートへのリークが生じるほどトップ酸化被膜がエッチングされる場合がある。結果として、窒化ケイ素層中に保持される電荷は失われ、デバイス中の電子欠損が生じる。
洗浄プロセスの間にトップ酸化被膜の欠損を防ぐための従来の１つのアプローチにおいて、トンネル酸化被膜及び窒化ケイ素層は、最初に蒸着され、パターン化され、次いで、トップ酸化被膜が、湿式酸化によって窒化ケイ素上に成長する。しかし、前記基板及び窒化ケイ素層に関する湿式酸化の酸化選択性は比較的高く、すなわち、基板に関する湿式酸化の酸化速度は、窒化ケイ素層に関する湿式酸化の酸化速度よりかなり大きい。１００Åの厚さのトップ酸化被膜を形成するためにこの様式で湿式酸化を用いると、例えば、基板上には１０００Åの厚さの酸化被膜が形成される。結果として、従来の湿式酸化が使用される場合、基板上に形成された厚い酸化被膜を除去する必要がある。このことは、プロセスをさらに複雑にし、平坦でない基板表面を生じる場合がある。
１つの一般的な局面において、本発明は、基板上にトンネル酸化被膜及び窒化ケイ素層を蒸着し、フォトリソグラフィックプロセスを用いてパターン化し；酸素ラジカルを含有する雰囲気中で急速熱酸化プロセスを行い、パターン化された窒化ケイ素層の上側表面及び側壁上にトップ酸化被膜と、基板中に位置する埋込み拡散部（ソース／ドレイン）と、基板のＭＯＳ領域上にゲート酸化被膜とを共存して（同時に）形成することによって、ＯＮＯ構造を有する半導体デバイス中で酸化物を形成する方法を特徴とする。
本明細書中で用語として使用されるような酸素ラジカルは、独立して存在可能な１つ以上の不対電子を含む酸素を含有する種である。不対電子は、それ自身によって原子軌道又は分子軌道を占める電子である。酸素ラジカルは、強力な酸化剤であり、窒化ケイ素の急速酸化のために提供される。基板に関する酸化速度と窒化ケイ素層に関する酸化速度との違いは小さいため、基板及び窒化ケイ素層の酸素選択性は低い。
本発明によれば、トップ酸化被膜、埋込みドレイン酸化被膜及びＭＯＳゲート酸化被膜は、別個の工程においてよりも同時に形成可能であり、プロセスを単純化し、プロセスのための加工時間及び熱負荷を低減する。
別の一般的な局面において、本発明は、基板上に第１酸化ケイ素層及び窒化ケイ素層を形成し、第１酸化ケイ素層及び及び窒化ケイ素層をパターン化し、ラジカル酸化剤の存在下、急速熱アニーリングプロセスを行い、窒化ケイ素層の露出した表面上に第２酸化ケイ素層と、基板上にゲート酸化被膜とを共存して（同時に）形成することによって、酸化ケイ素／窒化ケイ素／酸化ケイ素（「ＯＮＯ」）構造を有する半導体デバイスを形成する方法を特徴とする。
別の一般的な局面において、本発明は、メモリ領域及び金属酸化物半導体領域を有する基板の上に第１酸化被膜及び窒化ケイ素層を形成し；第１酸化被膜及び窒化ケイ素層をパターン化し、メモリセル領域上にパターン化された第１酸化被膜及びパターン化された窒化ケイ素層を形成し；パターン化された第１酸化被膜の間の基板領域中に埋込みソース／ドレインを形成し；ラジカル酸化剤の存在下、急速熱アニーリングプロセスを行って、パターン化された窒化ケイ素層の露出した表面上に第２酸化ケイ素層と、埋込みソース／ドレイン上に埋込みドレイン酸化被膜と、金属酸化物半導体領域上にゲート酸化被膜とを共存して（同時に）形成することによって、酸化ケイ素／窒化ケイ素／酸化ケイ素（「ＯＮＯ」）構造を有するメモリデバイスを製造するための方法を特徴とする。
いくつかの実施形態において、ラジカル酸化剤は、酸素ラジカルを含み、特定の実施形態において、酸素ラジカルはＯ・である。
いくつかの実施形態において、得られた第２酸化ケイ素層及びゲート酸化被膜の厚みの比は、約０．６：１〜約０．８：１の範囲である。いくつかの実施形態において、デバイスが埋込みソース／ドレインを有するメモリデバイスである場合、得られた埋込みドレイン酸化被膜の厚みは、得られたゲート酸化被膜の厚みよりも大きい。
いくつかの実施形態において、急速熱アニーリングプロセスは、系中蒸気生成プロセスであり、ここで、基板（典型的には、半導体ウエハ）の温度は、適切な範囲内の温度まで加熱され、水素を含有するガス及び酸素を含有するガスは、酸化プロセスを完結させるのに適切な範囲内の流速及び適切な時間で導入される。いくつかの実施形態において、水素を含有するガス及び酸素を含有するガスは、適切な範囲内のキャリアガスとともにある比率で導入される。
いくつかの実施形態において、水素を含有するガスはＨ2であり、酸素を含有するガスはＯ2であり、キャリアガス（使用される場合）はＮ2であり；Ｈ2及びＯ2は、（Ｈ2／Ｈ2＋Ｏ2）約０．１％〜約４０％の範囲の比率の流速で、さらに通常は約５％〜約３３％（Ｈ2／Ｈ2＋Ｏ2）の範囲で、特定の実施形態においては、約１：１９又は１：３又は１：２（Ｈ2：Ｏ2）の比率の流速で導入され；ウエハは、約７００℃〜約１３００℃の範囲の温度で、さらに通常は、約９００℃〜約１１５０℃の範囲の温度で保持される。ウエハは、所望の酸化物の厚さに依存して、かつガスの流速及び温度に依存して、短くは１〜１０秒及び長くは１００〜１０００秒以上、さらに通常は、短くは１０秒、特定の実施形態において短くは３０秒間、及びいくつかの実施形態において、長くは１２０秒、及び他の実施形態において、長くは３００秒、及びなお他の実施形態において、長くは５００秒、ガス混合物に暴露される。本発明の特定の実施形態において、８５０℃、又は９００℃、又は９５０℃、又は１０００℃の温度が使用され；そして、水素及び酸素は、（Ｈ2／Ｈ2＋Ｏ2）約５％、又は２５％、又は３３％（例えば、６ｓｌｍのＨ2及び１２ｓｌｍのＯ2）の比率で、約３０秒、又は６０秒、又は９０秒、又は１２０秒の加工時間流される。
別の一般的な局面において、本発明は、基板上の第１酸化ケイ素層と；第１酸化ケイ素層の一部分の上の窒化ケイ素層と；窒化ケイ素層を完全に覆い、第１酸化ケイ素層と接触する第２酸化ケイ素層と；酸化ケイ素層上のゲート導電層とを含む、酸化ケイ素／窒化ケイ素／酸化ケイ素構造を有する半導体デバイスを特徴とする。
別の一般的な局面において、本発明は、基板内に配置される埋込みドレイン及びソースと；埋込みドレイン／ソース上の埋込みドレイン／ソース酸化被膜と；埋込みドレイン／ソース間に配置される基板の領域を覆い、かつ埋込みドレイン／ソース酸化被膜の一部分を覆う第１酸化ケイ素層と；第１酸化ケイ素層の一部分を覆う窒化ケイ素層と；窒化ケイ素層を完全に覆い、かつ第１酸化ケイ素層と接触する第２酸化ケイ素層と；第２酸化ケイ素層上のゲート導電層とを備える、酸化ケイ素／窒化ケイ素／酸化ケイ素構造を有するメモリセルを特徴とする。
別の一般的な局面において、本発明は、基板内に配置される埋込みドレイン及びソースと；埋込みドレイン／ソース上の埋込みドレイン／ソース酸化被膜と；埋込みドレインと埋込みソースとの間に配置される基板の領域を覆い、かつ、埋込みドレイン／ソース酸化被膜の一部分を覆う、第１酸化ケイ素層と；第１酸化ケイ素層の一部分を覆う窒化ケイ素層と；窒化ケイ素層を完全に覆い、かつ第１酸化ケイ素層と接触する、第２酸化ケイ素層と；第２酸化ケイ素層上のゲート導電層とを備える、不揮発性メモリ中に酸化ケイ素／窒化ケイ素／酸化ケイ素構造を有するメモリセルを特徴とする。
いくつかの実施形態において、ＳｉＮ上及びＳｉ上の酸化被膜の厚みの比率は、（ＳｉＮ／Ｓｉ）約０．６：１〜０．８：１、さらに通常は、約０．６８：１〜０．７８：１の範囲である。
本発明によれば、トンネル酸化被膜及び窒化ケイ素層は、形成され、パターン化され、次いで、系中蒸気生成（「ＩＳＳＧ」）は、酸素ラジカルの存在下で行われ、ＭＯＳ領域中にトップ酸化被膜、埋込みドレイン酸化被膜、及びゲート酸化被膜を同時に（共存して）形成する。本発明に従って、露出したパターン化された窒化ケイ素を酸素ラジカルに暴露する工程は、窒化ケイ素の酸化のために約１分の時間しか必要でない場合がある。従って、加工時間は、非常に短縮され、熱負荷は減少する。さらに、本発明によれば、窒化ケイ素層の上側表面及び側壁はトップ酸化被膜で覆われているため、窒化ケイ素は、後の洗浄プロセスの間には露出しない。ポリシリコンゲートとトップ酸化被膜との間の接触領域が増加する結果、ゲートのカップリング比もまた増加する。
本発明は、本発明の代替実施形態を例示する図面を参照してさらに詳細に記載される。図面は、本発明の特徴と、他の特徴及び構造に対する関係を示す模式図であり、縮尺は正確ではない。説明をより明確にするために、本発明の実施形態を例示する図面においては、他の図面中に示される要素と対応する要素は、特に全てがリナンバリングされているとは限らないが、全ての図面において全てが容易に特定可能である。
本発明の例示的な実施形態によれば、酸素ラジカルは、系中、すなわち、ＩＳＳＧ条件の下でＨ2及びＯ2の反応によって、加熱されたウエハ表面で形成される。系中での蒸気生成（ｉｎ ｓｉｔｕ ｓｔｅａｍ ｇｅｎｅｒａｔｉｏｎ）プロセスは、低圧プロセスであり、Ｈ2及びＯ2は、比率により混合され、予燃することなく、プロセスチャンバ内に直接導入される。ウエハは加熱され、熱ウエハは、発火原として作用するため、Ｈ2とＯ2との間の反応は、ウエハ表面の近く（「系中」）で起こる。一般的に、ＩＳＳＧ条件の下では、酸素ラジカルＯ・は、以下の反応様式によって主に生成する。
Ｈ2＋Ｏ2→２ＯＨ
Ｈ2＋ＯＨ→Ｈ2Ｏ＋Ｈ
Ｏ2＋Ｈ→ＯＨ＋Ｏ・
Ｈ2＋Ｏ→ＯＨ＋Ｈ
ＩＳＳＧ酸化の間に水素が存在すると、分子状酸素の反応性酸素原子への開裂が促進される。本発明によれば、ＩＳＳＧにおける窒化ケイ素上での酸化物の成長速度（すなわち、成長した酸化物の厚さ 対 消費された窒化ケイ素の厚さ）は、原子状酸素（酸素ラジカルＯ・）濃度と強い相関関係を示し、任意の他の原子種又は分子種とは強い相関関係を示さない。酸素ラジカルＯ・の濃度は、反応器の容積に依存しないが、チャンバ内の圧力、温度、及び水素の相対量に依存する。
酸素ラジカルピーク濃度は、温度及び圧力の強い関数である分子衝突を介したラジカル生成と、チャンバ内の圧力又は流速の強い関数である再結合プロセスとのバランスから生じる。従って、ＩＳＳＧプロセスは、特定の範囲のチャンバ内のプロセス圧力、流速及び温度に依存する。従って、いくつかの実施形態において、以下のパラメータ：約８００℃〜約１０００℃の範囲の温度；約１ｔｏｒｒ〜約２０ｔｏｒｒの範囲の圧力；約１ｓｌｍ〜約４０ｓｌｍの範囲のＨ2＋Ｏ2の流速が有効である場合がある。Ｈ2／Ｈ2＋Ｏ2の比は、約０．１％〜約４０％の範囲である。
いくつかの実施形態において、窒素のようなキャリアガスは、Ｈ2及びＯ2混合物とともにチャンバを通って流れ、プロセスの均一性を高めることが可能である；しかし、キャリアガスの使用は、酸素ラジカルＯ・の系中での生成に必須ではない。窒素は、０ｓｌｍ（使用されない場合）〜約５０ｓｌｍの範囲の流速で導入される。
従来のプロセスにおいて、酸素に対する水素の比率が高いもの（例えば、１／６７：１）を使用して、高温（例えば、１０００℃）を使用すると、窒化物上及びシリコン上の酸化物の成長速度の比率（ＳｉＮ／Ｓｉ）は、典型的には、約０．２６である。本発明によれば、十分高い成長速度比（ＳｉＮ／Ｓｉ）が達成可能であり、同時に（共存して）、窒化物表面上及びシリコン表面上の酸化物成長が達成可能である。
今、図１を参照すると、フローチャートは、ＯＮＯ構造を含むデバイス中に酸化物を形成するための従来のプロセス１００を示す。従来のプロセスにおいて種々の段階で得られた構造が、図２Ａ〜２Ｇの断面図に示されている。従来のプロセス１００の工程１０２において、第１領域２０６及び第２領域２０８は、トレンチアイソレーション構造２０４のようなアイソレーション構造によって、基板２０２（例えば、シリコンウエハ）中に規定される（図２Ａ）。メモリセルは、第１領域中に形成され、論理デバイスは、第２領域中に形成される。工程１０４において、トンネル酸化被膜２１０は、第１領域２０６及び第２領域２０８上に形成される（図２Ｂ）。工程１０４において、窒化ケイ素２１２の層は、トンネル酸化被膜２１０の上に蒸着される（図２Ｃ）。工程１０８において、窒化ケイ素の層は酸化され、窒化ケイ素層の上側部分を消費し、窒化ケイ素層２１３の厚みが減少してトップ酸化被膜２１４を形成する（図２Ｄ）。これにより、ＯＮＯ膜の形成が完結する。工程１１０において、マスキング及びパターン化プロセスが行われ、基板２０２の第１領域２０６の上にＯＮＯ構造２２０及び２２２が規定され、領域２０８において、基板２０２の表面が露出する。各々得られたＯＮＯ構造２２０及び２２２は、前記基板２０２から上に、ボトム酸化物２２４、窒化ケイ素２２６、及びトップ酸化物２２８を備えるＯＮＯスタックを構成する。ＯＮＯスタックは、ソース／ドレイン領域２３０によって分離され、工程１１２において、注入が行われ、埋込みソース／ドレインを構成する埋込み拡散部２３２を形成する（図２Ｅ）。次いで、工程１１２において、酸化が行われ、第２領域２０８の上にデバイスゲート酸化物２３６が成長し、ソース／ドレイン酸化物２３４の成長において、埋込み拡散部の一部分を消費し、埋込み拡散部２３３の厚みが減少する（図２Ｆ）。ここで使用される条件の下で、ＯＮＯ構造のトップ酸化物の厚みは、非常に少量かつ相対的に顕著でない量、典型的には、数Å増加するのみである。工程１１６において、ポリシリコン層２３８は、ゲート酸化物２３６、ＯＮＯスタック２２０、２２２、及び埋込みソース／ドレイン酸化物２３４の上に蒸着される（図２Ｇ）。
上述のように、第２領域２０８の上に位置する酸化被膜２１０の一部分を除去することは、最終的なプロセスをさらに複雑にし、第２領域の上の基板表面が平滑でなくなる可能性がある。
図３は、本発明による酸化物形成のためのプロセスのフローチャートである。本発明によるプロセス３００における種々の段階で得られる構造は、図４Ａ〜図４Ｇ中の模式的な断面図中に示される。本発明によるプロセス３００の工程３０２において、第１領域４０６（その中にメモリセルが形成される）及び第２領域４０８（その中に論理デバイスが形成される）は、トレンチアイソレーション構造４０４のようなアイソレーション構造によって基板４０２（例えば、シリコンウエハ）中に規定される（図４Ａ）。工程３０４において、トンネル酸化被膜４１０は、第１領域４０６及び第２領域４０８の上に形成され（図４Ｂ）、工程３０４において、窒化ケイ素４１２の層は、トンネル酸化被膜４１０の上に蒸着される（図４Ｃ）。これらの工程は、従来の技術を用いて行うことが可能であり、図４Ｃを参照して示されるように、これらの工程によりアイソレーション構造によって規定される領域を有し、露出した表面を有する窒化ケイ素層によって覆われるトンネル酸化被膜で覆われる基板が提供される。本発明によれば、工程３０８において、マスキング及びパターン化プロセスが行われ、基板４０２の第１領域４０６の上に完成するＯＮＯ構造の４２０、４２２、ボトム酸化物部分４２４及び窒化ケイ素部分４２６で示されるように規定され、領域４０８中の基板４０２表面が露出する（図４Ｄ）。この時点で、領域４０８中の論理デバイスに関するゲート酸化物も、ＯＮＯ構造に関するトップ酸化物も、まだ形成されていない。それぞれ部分的に完成されたＯＮＯスタックの規定された酸化物部分及び窒化物部分は、ソース／ドレイン領域４３０によって分離され、工程３１０において、注入が行われ、埋込みソース／ドレイン４３２を構成する埋め込み拡散部を形成する（図４Ｅ）。
次いで、本発明によれば、工程３１２において、急速熱酸化（「ＲＴＯ」）は、酸素ラジカルの存在下行われ、トップ酸化被膜４２８、埋込みドレイン／ソース酸化被膜４３４、及びゲート酸化被膜４３６を同時に形成する（図４Ｆ）。トップ酸化被膜４２８が成長するにつれて、窒化ケイ素層４２６の一部分が消費され、さらに薄い窒化ケイ素層４２７が残される。得られたＯＮＯ構造４２１、４２３は、各々、前記基板４０２の上に、ボトム酸化物４２４、窒化ケイ素４２７、及びトップ酸化物４２８を備えるＯＮＯスタックを構成する。
次いで、工程３１４において、ポリシリコン層４３８は、ゲート酸化物４３６、ＯＮＯスタック４２１、４２３、及び埋込みソース／ドレイン酸化物４３４の上に蒸着される（図２Ｇ）。
図５を参照すると、従来のプロセスに従ってメモリセル領域中に形成されるＯＮＯ構造５００の断面図が示される。ＯＮＯ構造５００は、基板５０２上に形成され、ＯＮＯスタック５２２を備え、前記基板から上に、ボトム酸化物５２４、窒化ケイ素５２６及びトップ酸化物５２８で作成される。埋込み拡散部（ソース／ドレイン領域）５３２は、ＯＮＯスタックに隣接する基板内への注入によって形成され、ソース／ドレイン酸化物５３４は、埋込み拡散部５３２から成長した。ＯＮＯ構造のトップ酸化物、及び隣接するソース／ドレイン酸化物は、ポリシリコン層５３８によって覆われる。上述のように、従来の湿式酸化を用いたＯＮＯ構造中のトップ酸化物の形成の後に、洗浄プロセスが行われ、トップ酸化被膜をエッチングし、窒化ケイ素層の角又は縁を露出させる場合がある。図５を再び参照すると、従来の様式において形成されるＯＮＯスタック、トップ酸化被膜５２８の縁５２９をエッチングした結果として、窒化ケイ素層の縁５２７が露出した。ポリシリコン５３８がスタックの上に蒸着される場合、窒化物の露出した縁５２７は、上に位置するポリシリコン５３８と接触し、ポリシリコン内の窒化物からの電荷リークのための経路を提供し、ＯＮＯ構造の性能は悪化する。
この問題は、本発明によって形成されるＯＮＯ構造６００の断面図中において図６で示すように、本発明によって避けられる。本発明によるＯＮＯ構造６００は、基板６０２上に形成され、ＯＮＯスタック６２２を備え、前記基板から上に、ボトム酸化物６２４、窒化ケイ素６２６及びトップ酸化物６２８で作成される。埋込み拡散部（ソース／ドレイン領域）６３２は、ＯＮＯスタックに隣接する基板内への注入によって形成され、ソース／ドレイン酸化物６３４は、図３及び図４Ｄ〜４Ｆを参照して上に記載されるように、トップ酸化物６２８が形成されるのと同時に酸化物ラジカルを含有するＲＴＯの間、埋込み拡散部６３２から成長した。ＯＮＯ構造のトップ酸化物及び隣接するソース／ドレイン酸化物は、ポリシリコン層６３８で覆われる。本発明によれば、トップ酸化物は、窒化ケイ素層の露出した表面から成長した後、窒化物及びボトム酸化物部分をパターン化し、結果として、このような様式で形成されるような窒化ケイ素層の角又は縁６２７は、酸化物で完全に覆われ、窒化ケイ素層の縁６２７の周りを取り囲み、ドレイン／ソース酸化物の隣接部分と接触する。結果として、窒化物は、後に形成され、上に位置するポリシリコン層から完全に分離され、改良された性能及び信頼性を有するＯＮＯ構造を提供する。
（実施例１）
本実施例において、パターン化されたＳｉ表面及びＳｉＮ表面をウエア基板上に形成し、ウエハをＩＳＳＧ（ｉｎ ｓｉｔｕ ｓｔｅａｍ ｇｅｎｅｒａｔｉｏｎ）炉内に置いた。ウエハをＩＳＳＧチャンバ中で約９５０℃まで加熱し、キャリアガスとしてのＮ2中で、２ｓｌｍのＨ2及び８ｓｌｍのＯ2に約３００秒間暴露し、Ｓｉ上に約１５８Åの厚さの酸化物を形成し、ＳｉＮ上に約１２８Åの厚さの酸化物を形成した。
（実施例２）
本実施例において、ＩＳＳＧプロセスを用いて、窒化ケイ素上の酸化物成長速度の実測値を、反応式から誘導される理論速度と比較する。
理論速度は、以下のように誘導可能である：
Ｓｉ3Ｎ4＋６Ｈ2Ｏ→３ＳｉＯ2＋４ＮＨ3
Ｓｉ3Ｎ4：（２８．０８６・３＋１４・４ｇ／モル）／（３．１ｇ／ｃｍ2）＝４５．２５ｃｍ3／モル
ＳｉＯ2：（２８＋１６・２ｇ／モル）／（２．２１ｇ／ｃｍ2）＝２７．１８ｃｍ3／モル
（２７．１８・３）／４５．２５＝１．８
ＩＳＳＧプロセスを用いて、（ＳｉＮＧｅｎ）窒化ケイ素上で成長する酸化物の厚さ 対 窒化ケイ素が消費される厚さに関して実験データをプロットすると、１．６３０１の傾きが得られた。理論速度と実測された速度との相違は、トップ酸化物と窒化物との間の界面で、薄層中に窒素が組み込まれた酸化物（酸窒化物）が形成し、特にＯＮＯスタックのトップ酸化物の薄膜において、酸化物−窒化物界面の正確な位置を決定することが困難になることによって説明可能である。
（実施例３）
本実施例において、ＩＳＳＧプロセスを用いて、８５０℃、９００℃及び９５０℃の３種類の温度で、（ＤＣＳ）窒化ケイ素上での酸化物成長速度を、シリコン基板上での酸化物成長速度と比較した。各温度でのウエハを、（Ｈ2／Ｈ2＋Ｏ2）約３３％（６ｓｌｍのＨ2及び１２ｓｌｍのＯ2）の比率で流される水素及び酸素に暴露した。そして、酸化物の厚みを約３０秒、６０秒、９０秒、及び１２０秒の時間間隔で測定した。
８５０℃プロセスにおいて、窒化ケイ素及び上及びシリコン（ＳｉＮ／Ｓｉ）上での成長速度の比率は、約０．６８：１〜０．７５：１の範囲であった；９００℃プロセスにおいて、窒化ケイ素上及びシリコン（ＳｉＮ／Ｓｉ）上での成長速度の比率は、約０．６９：１〜０．７５：１の範囲であった；９５０℃プロセスにおいて、窒化ケイ素上及びシリコン（ＳｉＮ／Ｓｉ）上での成長速度の比率は、約０．７２：１〜０．７８：１の範囲であった。
従来の方法を用いた場合、窒化物上での酸化物の薄膜形成は、線形成長則に従う。対照的に、ＩＳＳＧによる酸化物の形成は、明らかに拡散によって制御される。というのは、酸化物厚み値の二乗は、酸化時間に比例し、放物線成長則に従うからである。
（実施例４）
本実施例において、ＩＳＳＧプロセスを用いて、（ＤＣＳ）窒化ケイ素上の酸化物成長速度を、約２５％及び約３３％の２種類の異なる水素及び酸素比率（Ｈ2／Ｈ2＋Ｏ2）、８５０℃、９００℃、及び９５０℃の３種類の温度で比較し、酸化物の厚みを約３０秒、６０秒、９０秒、及び１２０秒の時間間隔で測定した。窒化ケイ素膜を、ＸＴ（ランプ型）シングルウエハチャンバを用いて調製した。一般的に、高い加工温度で成長して得られた酸化物は、各時間間隔でさらに厚く、すなわち、酸化物形成速度は、温度が高いほど大きかった。明らかに、酸素ラジカルの運動エネルギーが増加することにより、活性化障壁をさらに容易に超えることが可能である。また、各々の加工温度で、酸化物形成速度は、Ｈ2／Ｈ2＋Ｏ2比が大きいほど大きかった。すなわち、所与の加工温度について、特定の酸化物の厚みに到達するための加工時間は、水素濃度が高いほど短い。明らかに、水素濃度が高くなるほど、分子状酸素の反応性酸素ラジカルへの開裂が促進され、反応に利用可能な酸素ラジカルが多くなる。
（実施例５）
本実施例において、酸化物を、種々の方法によって形成した窒化物上に、８５０℃及び９５０℃でＩＳＳＧによって成長させた。上記の窒化物は、ＤＣＳベースの窒化物（ＸＴランプ型チャンバ）、（ＸＴランプ型）シングルウエハチャンバによって成長させたシランベースの窒化物、及びＳｉＮＧｅｎシングルウエハチャンバシステムによって成長させたシランベースの窒化物を含む。予想されるように、トップ酸化物の成長速度は、温度が高いほど大きかった。２種類の温度それぞれについて、成長速度は、３種類の膜タイプ全てで実質的に同じであった。
上述のことから理解されるように、１つ以上のパラメータについて適切な値は、１つ以上の他のパラメータの値によって異なる。一般的に、例えば、加工時間は、加工温度が高いほど短縮可能である。さらに、例えば、任意の所与の加工温度に関して、加工時間は、ガス混合物中のＯ2に対するＨ2の比率が高いほど短縮可能である。本明細書で提供される具体的な実施例は、過度な実験をすることなく、示された特定の例以外の本発明に係るパラメータの好ましい組み合わせを決定するためのガイドラインを示唆する。
他の実施形態は、添付の特許請求の範囲に含まれる。
従来の酸化物形成プロセスにおけるステップを示すフローチャートである。 図１におけるような従来の酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図１におけるような従来の酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図１におけるような従来の酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図１におけるような従来の酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図１におけるような従来の酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図１におけるような従来の酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図１におけるような従来の酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 本発明の一実施形態に係る酸化物形成プロセスを示すフローチャートである。 図３におけるような本発明の一実施形態に係る酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図３におけるような本発明の一実施形態に係る酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図３におけるような本発明の一実施形態に係る酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図３におけるような本発明の一実施形態に係る酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図３におけるような本発明の一実施形態に係る酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図３におけるような本発明の一実施形態に係る酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 図３におけるような本発明の一実施形態に係る酸化物形成プロセスにおいて、各段階を断面図で示す模式図である。 従来のプロセスによって形成されるＯＮＯ構造の断面図における模式図である。 本発明によって形成されるＯＮＯ構造を示す断面図における模式図である。

Claims (22)

  1. ＯＮＯ構造を形成するための方法であって、
    酸窒化物膜を基板表面上に提供する工程であって、前記酸窒化物膜が前記基板上の第１酸化被膜及び前記第１酸化被膜上の窒化ケイ素層を含む、工程と、
    前記基板上のＯＮＯスタックの前記第１酸化被膜と窒化ケイ素層をパターン化してボトム酸化物及び窒化ケイ素部分を規定するために前記酸窒化物膜をパターン化する工程であって、前記ボトム酸化物部分の側壁が露出し、かつ前記窒化ケイ素部分の側壁と表面が露出する、工程と、
    前記露出した側壁及び前記露出した表面を、ラジカル酸化剤を含む雰囲気中で急速熱酸化に暴露し、前記露出した表面上及び前記パターン化された窒化ケイ素部分の側壁上及び前記パターン化されたボトム酸化物部分の側壁上に、酸化被膜を形成する工程とを含む方法。
  2. 前記ラジカル酸化剤は、酸素ラジカルを含む、請求項１に記載の方法。
  3. 前記ラジカル酸化剤はＯ・を含む、請求項１に記載の方法。
  4. 前記暴露する工程は、前記基板を選択された温度まで加熱する工程と、前記露出した側壁及び前記露出した表面を、選択された圧力で選択された時間、酸素を含有するガス及び水素を含有するガスの混合物に選択された比率で暴露する工程とを含み、ここで、前記酸素を含有するガス及び前記水素を含有するガスの成分が反応して、前記加熱された基板の近くで前記ラジカル酸化剤を生成する、請求項１に記載の方法。
  5. 前記基板を加熱する工程は、前記基板を７００℃〜１３００℃の範囲の温度まで加熱する工程を含む、請求項４に記載の方法。
  6. 前記基板を加熱する工程は、前記基板を９００℃〜１１５０℃の範囲の温度まで加熱する工程を含む、請求項４に記載の方法。
  7. 前記基板を加熱する工程は、前記基板を８５０℃〜１０００℃の範囲の温度まで加熱する工程を含む、請求項４に記載の方法。
  8. 前記暴露する工程は、前記基板を選択された温度まで加熱する工程と、前記露出した側壁及び前記露出した表面を、選択された圧力で選択された時間、Ｏ2及びＨ2の混合物に選択された比率で暴露する工程を含み、ここで、前記Ｏ2及びＨ2の成分が反応して、前記加熱された基板の近くでＯ・を生成する、請求項１に記載の方法。
  9. 前記暴露する工程は前記基板を７００℃〜１３００℃の範囲の温度まで加熱する工程、前記露出した側壁及び前記露出した表面を、１ｔｏｒｒ〜２０ｔｏｒｒの範囲の圧力で、１〜１０００秒の範囲の時間、Ｏ2及びＨ2の混合物に０．１％〜４０％（Ｈ2／Ｈ2＋Ｏ2）の範囲の比率で暴露する工程を含む、請求項８に記載の方法。
  10. 前記加熱する工程は、前記基板を９００℃〜１１５０℃の範囲の温度まで加熱する工程を含む、請求項９に記載の方法。
  11. 前記基板を加熱する工程は、前記基板を８５０℃〜１０００℃の範囲の温度まで加熱する工程を含む、請求項９に記載の方法。
  12. 前記暴露する工程は、前記加熱された基板の上を、Ｏ2及びＨ2の混合物を５％〜３３％（Ｈ2／Ｈ2＋Ｏ2）の比率で流す工程を含む、請求項９に記載の方法。
  13. 前記暴露する工程は、前記加熱された基板の上を、Ｏ2及びＨ2の混合物を１：１９〜１：２（Ｈ2：Ｏ2）の範囲の比率で流す工程を含む、請求項９に記載の方法。
  14. 前記暴露する工程は、Ｏ2及びＨ2の前記混合物を、前記加熱された基板の上を１０秒〜５００秒の範囲の時間流す工程を含む、請求項９に記載の方法。
  15. 前記暴露する工程は、Ｏ2及びＨ2の前記混合物を、前記加熱された基板の上を３０秒〜３００秒の範囲の時間流す工程を含む、請求項９に記載の方法。
  16. 前記暴露する工程は、前記基板を炉中で加熱する工程と、前記炉内にＯ2及びＨ2の混合物を、選択された圧力及び選択された時間で、選択された比率で流す工程とを含み、ここで、前記Ｏ2及びＨ2の成分が反応して、前記加熱された基板の近くでＯ・を生成する、請求項１に記載の方法。
  17. Ｏ2及びＨ2の前記混合物を流す工程は、キャリアガスを流す工程をさらに含む、請求項１６に記載の方法。
  18. Ｏ2及びＨ2の前記混合物を流す工程は、キャリアガスとしてＮ2を流す工程をさらに含
    む、請求項１７に記載の方法。
  19. Ｏ2及びＨ2の前記混合物を選択された比率で流す工程は、選択された比率の流速で前記Ｏ2及びＨ2を流す工程を含む、請求項１６に記載の方法。
  20. Ｏ2及びＨ2の前記混合物を流す工程は、選択された流速でキャリアガスとしてＮ2を流
    す工程をさらに含む、請求項１９に記載の方法。
  21. Ｏ2及びＨ2を流す工程は、１〜４０ｓｌｍの範囲の混合された流速でＯ2及びＨ2を
    流す工程を含む、請求項１９に記載の方法。
  22. 前記Ｏ2及びＨ2を流す工程は、１〜４０ｓｌｍの範囲の混合された流速でＯ2及び
    Ｈ2を流す工程を含み、Ｎ2を流す工程は、５０ｓｌｍまでの流速でＮ2を流す工程を含
    む、請求項２０に記載の方法。
JP2004079012A 2003-11-25 2004-03-18 Ｏｎｏ構造上に酸化物を形成するための方法 Expired - Fee Related JP4598421B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/721,605 US7183166B2 (en) 2003-11-25 2003-11-25 Method for forming oxide on ONO structure

Publications (2)

Publication Number Publication Date
JP2005159266A JP2005159266A (ja) 2005-06-16
JP4598421B2 true JP4598421B2 (ja) 2010-12-15

Family

ID=34591835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004079012A Expired - Fee Related JP4598421B2 (ja) 2003-11-25 2004-03-18 Ｏｎｏ構造上に酸化物を形成するための方法

Country Status (2)

Country Link
US (2) US7183166B2 (ja)
JP (1) JP4598421B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910429B2 (en) * 2004-04-07 2011-03-22 Promos Technologies, Inc. Method of forming ONO-type sidewall with reduced bird's beak
US7297597B2 (en) * 2004-07-23 2007-11-20 Promos Technologies, Inc. Method for simultaneously fabricating ONO-type memory cell, and gate dielectrics for associated high voltage write transistors and gate dielectrics for low voltage logic transistors by using ISSG
JP4507108B2 (ja) * 2005-09-06 2010-07-21 エルピーダメモリ株式会社 膜厚分布制御方法及び半導体装置の製造方法
US7785965B2 (en) * 2006-09-08 2010-08-31 Spansion Llc Dual storage node memory devices and methods for fabricating the same
US20080150002A1 (en) 2006-12-22 2008-06-26 Jeong-Mo Hwang Simultaneous Formation of a Top Oxide Layer in a Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) Transistor and a Gate Oxide in a Metal Oxide Semiconductor (MOS)
JP2008227403A (ja) * 2007-03-15 2008-09-25 Spansion Llc 半導体装置およびその製造方法
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US20090061608A1 (en) * 2007-08-29 2009-03-05 Merchant Tushar P Method of forming a semiconductor device having a silicon dioxide layer
US7754545B2 (en) * 2007-12-03 2010-07-13 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
JP2009267366A (ja) * 2008-04-02 2009-11-12 Nec Electronics Corp 半導体記憶装置及びその製造方法
US8252653B2 (en) 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
US8071453B1 (en) * 2009-04-24 2011-12-06 Cypress Semiconductor Corporation Method of ONO integration into MOS flow
US9102522B2 (en) 2009-04-24 2015-08-11 Cypress Semiconductor Corporation Method of ONO integration into logic CMOS flow
JP2010263119A (ja) * 2009-05-08 2010-11-18 Panasonic Corp 不揮発性半導体記憶装置及びその製造方法
US8541273B2 (en) 2010-09-23 2013-09-24 Globalfoundries Singapore Pte. Ltd. Dielectric stack
US8993457B1 (en) 2014-02-06 2015-03-31 Cypress Semiconductor Corporation Method of fabricating a charge-trapping gate stack using a CMOS process flow
CN109309123B (zh) * 2017-07-28 2020-11-10 联华电子股份有限公司 半导体元件及其制作方法
CN108054080B (zh) * 2017-11-30 2019-11-01 武汉新芯集成电路制造有限公司 一种于衬底上获得热氧化层的方法
US20220037479A1 (en) * 2020-08-03 2022-02-03 Changxin Memory Technologies, Inc. Oxide layer, semiconductor structure, and manufacturing methods therefor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098152A (ja) * 1995-06-20 1997-01-10 Sony Corp 半導体記憶装置の製造方法
JPH09205157A (ja) * 1995-11-20 1997-08-05 Ricoh Co Ltd 半導体装置及びその製造方法
JPH10163338A (ja) * 1996-11-28 1998-06-19 Ricoh Co Ltd 半導体装置とその製造方法
JP2000353741A (ja) * 1999-06-11 2000-12-19 Toshiba Corp 半導体装置及びその製造方法
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
WO2003007359A1 (en) * 2001-07-13 2003-01-23 International Business Machines Corporation Method of improving gate activation by employing atomic oxygen oxidation
JP2004092918A (ja) * 2002-08-29 2004-03-25 Toshiba Kyaria Kk 空気調和機

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949154A (en) * 1983-02-23 1990-08-14 Texas Instruments, Incorporated Thin dielectrics over polysilicon
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6187640B1 (en) * 1998-11-17 2001-02-13 Fujitsu Limited Semiconductor device manufacturing method including various oxidation steps with different concentration of chlorine to form a field oxide
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
US6159866A (en) * 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US6074917A (en) * 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
US6383861B1 (en) * 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
JP3229294B2 (ja) * 1999-06-04 2001-11-19 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
US6171911B1 (en) * 1999-09-13 2001-01-09 Taiwan Semiconductor Manufacturing Company Method for forming dual gate oxides on integrated circuits with advanced logic devices
US6117730A (en) * 1999-10-25 2000-09-12 Advanced Micro Devices, Inc. Integrated method by using high temperature oxide for top oxide and periphery gate oxide
US6184155B1 (en) * 2000-06-19 2001-02-06 Taiwan Semiconductor Manufacturing Company Method for forming a ultra-thin gate insulator layer
TW494541B (en) * 2001-05-28 2002-07-11 Macronix Int Co Ltd Method for producing silicon nitride read-only-memory
KR100407573B1 (ko) * 2001-08-09 2003-11-28 삼성전자주식회사 부유 트랩형 비휘발성 메모리 장치 형성 방법
US20030040189A1 (en) * 2001-08-22 2003-02-27 Ping-Yi Chang Shallow trench isolation fabrication
JP3745297B2 (ja) * 2002-03-27 2006-02-15 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
KR100493022B1 (ko) * 2002-07-10 2005-06-07 삼성전자주식회사 Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
TW575945B (en) * 2002-12-17 2004-02-11 Nanya Technology Corp Method for fabricating a vertical NROM cell
US20040203253A1 (en) * 2003-04-14 2004-10-14 June-Min Yao Method of forming a dielectric layer
US7202523B2 (en) * 2003-11-17 2007-04-10 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7297597B2 (en) * 2004-07-23 2007-11-20 Promos Technologies, Inc. Method for simultaneously fabricating ONO-type memory cell, and gate dielectrics for associated high voltage write transistors and gate dielectrics for low voltage logic transistors by using ISSG
US6946349B1 (en) * 2004-08-09 2005-09-20 Chartered Semiconductor Manufacturing Ltd. Method for integrating a SONOS gate oxide transistor into a logic/analog integrated circuit having several gate oxide thicknesses
US7232724B1 (en) * 2005-04-25 2007-06-19 Advanced Micro Devices, Inc. Radical oxidation for bitline oxide of SONOS

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098152A (ja) * 1995-06-20 1997-01-10 Sony Corp 半導体記憶装置の製造方法
JPH09205157A (ja) * 1995-11-20 1997-08-05 Ricoh Co Ltd 半導体装置及びその製造方法
JPH10163338A (ja) * 1996-11-28 1998-06-19 Ricoh Co Ltd 半導体装置とその製造方法
JP2000353741A (ja) * 1999-06-11 2000-12-19 Toshiba Corp 半導体装置及びその製造方法
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
WO2003007359A1 (en) * 2001-07-13 2003-01-23 International Business Machines Corporation Method of improving gate activation by employing atomic oxygen oxidation
JP2004535077A (ja) * 2001-07-13 2004-11-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 原子状酸素促進酸化（ａｔｏｍｉｃｏｘｙｇｅｎｅｎｈａｎｃｅｄｏｘｉｄａｔｉｏｎ）を使ってゲート活性化を改良する方法
JP2004092918A (ja) * 2002-08-29 2004-03-25 Toshiba Kyaria Kk 空気調和機

Also Published As

Publication number Publication date
US7919372B2 (en) 2011-04-05
US20070117353A1 (en) 2007-05-24
US20050110102A1 (en) 2005-05-26
JP2005159266A (ja) 2005-06-16
US7183166B2 (en) 2007-02-27

Similar Documents

Publication Publication Date Title
JP4598421B2 (ja) Ｏｎｏ構造上に酸化物を形成するための方法
US7683455B2 (en) Semiconductor device and method of manufacturing thereof
JP2005197643A (ja) フラッシュセメモリ素子の製造方法
US6100160A (en) Oxide etch barrier formed by nitridation
JP2004214608A (ja) 半導体素子の製造方法
KR100580587B1 (ko) 반도체 장치의 제조 방법
US20060134846A1 (en) Method of fabricating a semiconductor structure
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
JP3383807B2 (ja) 半導体装置の製造方法
US5946588A (en) Low temperature sub-atmospheric ozone oxidation process for making thin gate oxides
KR100829612B1 (ko) 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.
US5977608A (en) Modified poly-buffered isolation
US7670954B2 (en) Method of manufacturing semiconductor device
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
TW533473B (en) Manufacturing method of shallow trench isolation
KR100245081B1 (ko) 반도체 소자의 소자분리절연막 형성방법
KR100336567B1 (ko) 반도체장치의소자분리방법
JPH118317A (ja) 半導体装置およびその製造方法
CN1705087A (zh) Ono结构中的氧化层的形成方法
JPH10335500A (ja) 半導体装置の製造方法
JPH03297147A (ja) 半導体装置の製造方法
JPH09129872A (ja) 半導体素子の製造方法
JPH0817907A (ja) 半導体装置の製造方法
KR19990069493A (ko) 셀 제조방법
KR20090080284A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100924

R150 Certificate of patent or registration of utility model

Ref document number: 4598421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees