JP4507108B2 - 膜厚分布制御方法及び半導体装置の製造方法 - Google Patents

膜厚分布制御方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4507108B2
JP4507108B2 JP2005257361A JP2005257361A JP4507108B2 JP 4507108 B2 JP4507108 B2 JP 4507108B2 JP 2005257361 A JP2005257361 A JP 2005257361A JP 2005257361 A JP2005257361 A JP 2005257361A JP 4507108 B2 JP4507108 B2 JP 4507108B2
Authority
JP
Japan
Prior art keywords
oxidation
film thickness
treatment
film
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005257361A
Other languages
English (en)
Other versions
JP2007073657A (ja
Inventor
隆行 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005257361A priority Critical patent/JP4507108B2/ja
Priority to US11/514,934 priority patent/US7737048B2/en
Publication of JP2007073657A publication Critical patent/JP2007073657A/ja
Application granted granted Critical
Publication of JP4507108B2 publication Critical patent/JP4507108B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、膜厚分布制御方法及び半導体装置の製造方法に関し、更に詳しくは、ＩＳＳＧ法で作成される酸化膜の膜厚分布制御方法、及び、その膜厚分布制御方法を有する半導体装置の製造方法に関する。
シリコン酸化膜の形成プロセスとして、ＩＳＳＧ（In-Situ Steam Generation）法が知られている。ＩＳＳＧ法は、例えば非特許文献１、特許文献１及び２などに記載されており、従来のドライ酸化法などに比して、均一な膜厚の酸化膜形成が可能であるという利点を有している。
ところで、ＩＳＳＧプロセスで作成される酸化膜の面内分布は、プロセス条件に対して依存性を持ち、Ｈ2濃度や周囲圧力に依存して変動することが知られている。ＩＳＳＧプロセスで作成される酸化膜は、Ｈ2濃度が高くなるとウエハ周辺部の膜厚がウエハ中心部よりも厚くなり、逆にＨ2濃度が低くなるとウエハ中心部の膜厚が厚くなる性質がある。また、圧力を上げるとウエハ中心部の膜厚が厚くなり、圧力を下げるとウエハ周辺部の膜厚が厚くなる性質がある。
図９は、ＩＳＳＧ法を利用した酸化膜の成膜に際し、所定の処理温度下で、Ｈ2濃度を１％に固定し、周囲圧力を変化させたときに、形成される酸化膜の膜厚のばらつきを示している。同図から、膜厚のばらつきには、大きな周囲圧力依存性がある旨が理解できる。
ＩＳＳＧ法で形成される酸化膜の膜厚分布のばらつきは、上記のような圧力依存性及びＨ2濃度依存性を持つため、Ｈ2濃度と圧力の組み合せを最適に選ぶことにより、膜厚のばらつきを小さくすることが可能と考えられる。しかし、Ｈ2濃度を変えると、膜厚が大きく変ってしまうため、従来は、目的の膜厚に応じてＨ2濃度を固定し、例えば図９に示したように、圧力を７ｔｏｒｒから１０ｔｏｒｒまで変化させて、実際に成膜することで、各圧力下での面内ばらつきを測定し、面内ばらつきが最も少ないプロセス条件を求め、これを製品における成膜の際のプロセス条件として用いている。
特開２００３−０８６７１６号公報 特開２００２−３７３９８４号公報 M.Bidaud et al., 197th ECS Conf. Volume 2000-1, Abs.No.540
しかし、酸化膜の面内均一性について、実際に成膜して最適なプロセス条件を求める従来の方法では、処理温度、Ｈ2濃度毎に面内ばらつきの圧力依存性を求める必要があるため、膨大な基礎データの取得が必要になるという問題がある。特に、成膜装置に対して、ランプ交換や、チャンバー清掃等、膜厚均一性に変動が生ずるような変更を行なった場合には、再度データを取り直す必要も生じる。従って、ＩＳＳＧ法では、多数のデータを実際に求めることなく、システマティックに面内均一性を改善する手法が要望されており、この要望を満たすことは、半導体装置の製造におけるＩＳＳＧプロセス構築の上で、必須の課題となっている。
本発明は、上記に鑑み、ＩＳＳＧ法による酸化膜の成膜について、プロセス条件を種々に変えなくとも最適なプロセス条件を見付けることが出来る手法を見出し、これによって、高い面内均一性が得られる酸化膜の成膜方法、及び、その成膜方法を採用する半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の第１の視点に係る膜厚分布制御方法は、異なる膜厚分布が得られる第１の酸化処理と第２の酸化処理とを組み合わせた酸化処理によって酸化膜の膜厚分布を制御する、酸化膜の膜厚分布制御方法であって、
第１の酸化処理で形成される酸化膜の膜厚分布のばらつきを補償する第２の酸化処理の処理時間を決定するステップと、
酸化膜の最終膜厚と、前記決定した第２の酸化処理の処理時間と、第２の酸化処理における成膜速度とに基づいて、第２の酸化処理における下地膜厚を計算するステップと、
前記計算した下地膜厚と、第１の酸化処理における成膜速度とに基づいて、前記計算した下地膜厚を有する酸化膜を成膜するために必要な第１の酸化処理の処理時間を決定するステップとを有することを特徴とする。
また、本発明の第２の視点に係る膜厚分布制御方法は、異なる膜厚分布が得られる第１の処理と第２の処理とを組み合わせたプロセスによって薄膜の膜厚分布を制御する、薄膜の膜厚分布制御方法であって、
第２の処理で形成される薄膜の膜厚分布の処理時間依存性に基づいて、第１の処理で形成される薄膜の膜厚分布のばらつきを補償する第２の処理の処理時間を決定するステップと、
薄膜の最終膜厚と、前記決定した第２の処理の処理時間と、第２の処理における成膜速度とに基づいて、第２の処理における下地膜厚を計算するステップと、
前記計算した下地膜厚と、第１の処理における成膜速度とに基づいて、前記計算した下地膜厚を有する薄膜を成膜するために必要な第１の処理の処理時間を決定するステップとを有することを特徴とする。
本発明の膜厚分布制御方法では、形成すべき酸化膜又は薄膜の最終膜厚に基づいて、第１の酸化処理で形成される膜厚分布のばらつきを補償するための第２の酸化処理（第２の処理）の処理時間を決定し、次いで、第１及び第２の酸化処理における成膜速度に基づいて、第１及び第２の酸化処理に必要な処理時間を決定する。これによって、所望の膜厚を有する酸化膜や薄膜を形成するにあたって、その膜厚分布のばらつきを改善できる。なお、膜厚分布のばらつきを補償する第２の処理の処理時間の選定に際しては、第１の処理によって形成される膜厚のばらつきを幾分でも改善できればよく、改善の程度はそのプロセスによって任意に選定可能である。この場合、第２の酸化処理（第２の処理）における膜厚分布の時間依存性に基づいて、必要な処理時間を決定することが好ましい。
本発明の好ましい実施形態では、前記第１の酸化処理（第１の処理）と前記第２の酸化処理（第２の処理）とは、Ｈ2濃度が相互に異なるプロセスである。この場合、第１の酸化処理と第２の酸化処理とを同じ圧力下で行うことにより、プロセス条件の制御が容易になる。しかし、異なる傾向の膜厚分布のばらつきが得られるならば、他の条件、例えば温度などが異なる処理条件を採用してもよく、また、酸化処理に限らず、他の処理にも適用可能である。
本発明の膜厚分布制御方法は、特にＩＳＳＧプロセスに適用すると、形成される酸化膜について有効な膜厚制御が可能になる。しかし、他の酸化膜成膜プロセスに適用してもよい。
本発明の実施形態の説明に先立って本発明の原理を説明する。本発明に係る酸化膜の成膜方法は、酸化レート（成膜速度）が既知の２条件を組み合せることにより、均一性改善の机上検討を可能にするものである。本発明では、一般的に知られている「酸化レートが相互に異なる第１の酸化及び第２の酸化を連続して行なった場合には、第１の酸化で作成される膜厚と同じ膜厚を第２の酸化で作成するのに必要な時間をＹとし、第２の酸化を行なった時間をＺとすると、（Ｙ＋Ｚ）の時間、継続して第２の酸化のみ行なって得られた膜厚が、第１の酸化と第２の酸化とを続けて行なった膜厚と一致する」という原理と、例えば、１０５０℃の温度で７．３ｔｏｒｒの圧力下でのＩＳＳＧ処理は、１％Ｈ2濃度の条件と５％Ｈ2濃度の条件とでは、ウエハ上の膜厚分布が逆になっている事実に注目した。
つまり、形成すべき酸化膜の膜厚と、第２の酸化における膜厚分布の処理時間依存性と、例えば１％Ｈ2濃度及び５％Ｈ2濃度の各酸化レートとから、系統的に第１の酸化処理及び第２の酸化処理の処理時間を算出できるものである。このように、既知の酸化条件の組み合せから、机上の計算でウエハ面内での均一性の向上を図れるようにすることで、プロセス構築時間の大幅な削減効果があるものと期待される。また、本発明では、従来技術でもそうであったように、酸化レートは圧力に依存しないという仮定が暗黙に入っている。図８に、１０５０℃の温度で、１％Ｈ2濃度による酸化処理を１５秒間継続して得られる膜厚の圧力依存性を示す。このように、膜厚に圧力依存性は見られないため、１％Ｈ2濃度と５％Ｈ2濃度の双方の酸化処理における処理時間の決定には、この仮定を用いた。
例えば、圧力が７．３ｔｏｒｒで、温度が１０５０℃におけるＩＳＳＧプロセスにおいて、１％Ｈ2濃度の条件による処理では中心部の膜厚が厚く、５％H2濃度の条件による処理では周辺部の膜厚が厚くなることが分かっている。このため、圧力が７．３ｔｏｒｒの条件下で、１％Ｈ2濃度のＩＳＳＧ処理を行なった後に、５％Ｈ2濃度のＩＳＳＧ処理を行なう、又は、これに代えて、５％Ｈ2濃度のＩＳＳＧ処理を行なった後に、１％Ｈ2濃度のＩＳＳＧ処理を行なうと、双方の条件による膜厚の面内不均一性が相殺されて、面内均一性に優れたＩＳＳＧ膜が得られると予想される。
しかし、本プロセスは、酸化レート（成膜速度）が相互に異なる２つの処理条件を組み合せることによる成膜であるため、最終的に所望の膜厚を有する酸化膜を形成するには、酸化レートの算出をどのように行なえば良いかを予測する必要がある。熱酸化膜は、一般に、酸化レートが相互に異なる第１の酸化処理及び第２の酸化処理による酸化を連続して行なった場合には、第１の酸化処理で作成される膜厚と同じ膜厚を第２の酸化処理で作成するのに必要な時間をＹとし、第２の酸化処理を実際に行なった時間をＺとすると、第２の酸化処理を（Ｙ＋Ｚ）の間行なって得られた膜厚が、第１の酸化処理と第２の酸化処理とを続けて行なって得られた膜厚と一致する性質がある。このため、必要な膜厚が決まれば、それぞれの酸化処理のプロセス条件は、本発明に従い容易に決めることが出来る。なお、ＩＳＳＧプロセスでは、第１の酸化処理と第２の酸化処理とは、同一シーケンス中の連続したステップで行なうことが可能なため、第１の酸化処理と第２の酸化処理との間で発生する増膜の影響を考慮する必要はない。
本発明で採用する手法は、ＩＳＳＧプロセスで、酸化レートが既知で面内の膜厚分布の傾向が異なる２種類の酸化処理を組み合せることにより、膜厚の面内均一性を改善するものである。従来手法と比較すると、本発明の利点は机上計算のみでプロセス条件を確定することが可能な点にある。以下、本発明の実施形態に基づいて本発明を更に詳細に説明する。
図１に、本発明で採用するＩＳＳＧ法での酸化膜の成膜プロセスにおける酸化膜のばらつきの一例を示す。同図は、横軸に、ＩＳＳＧ法による第１の酸化処理で１％Ｈ2濃度で１５秒間成膜した後に、５％Ｈ2濃度で行われるＩＳＳＧ法による第２の酸化処理における処理時間をプロットし、縦軸には、その処理により得られたＩＳＳＧ膜の膜厚の面内ばらつき（標準偏差σ（ｎｍ））をプロットしたものである。
圧力が７．３ｔｏｒｒの条件で作成したＩＳＳＧ膜は、H2濃度が１％の時はウエハ中心が厚く、５％の時はウエハ周辺が厚くなることが分かっている。このため、第１の酸化処理として、7.3ｔｏｒｒの圧力、１０５０℃の温度下で、１％Ｈ2濃度で１５秒間の酸化処理を行なった後に、第２の酸化処理である７．３ｔｏｒｒの圧力、１０５０℃の温度下で、５％Ｈ2濃度での酸化処理を追加すると、この追加する処理時間に依存して均一性が改善できると予想される。図１にその結果が示されている。従来のばらつきの測定結果を示す図９と比較すると、本実施形態では、圧力を変化させなくとも、圧力を変化させた従来のプロセスと同様な程度に、５％Ｈ2濃度の追加プロセスを行うことによって、膜厚均一性が改善できる旨が理解できる。同図では、最もばらつきが少ない膜厚分布は、５％Ｈ2濃度で行う１０秒間の追加の酸化処理で得られる旨が示されている。
図２（ａ）〜（ｃ）はそれぞれ、各プロセス条件で３００ｍｍウエハ上に作成される酸化膜の膜厚のばらつきを示すもので、横軸に、ウエハ中心からの距離（Ｘ座標）をとり、縦軸には、面内ばらつきとして平均値からのずれ量をとったグラフを示している。図２（ａ）は、圧力が８．２ｔｏｒｒのときの１％Ｈ2濃度で１５秒間の処理による成膜（グラフ“Ｉ”）と、圧力が７．３ｔｏｒｒのときの１％Ｈ2濃度で１５秒間の処理による成膜（グラフ“ＩＩ”）と、圧力が７．３ｔｏｒｒのときに１％Ｈ2濃度での１５秒間の成膜に追加して５％Ｈ2濃度で４秒間の処理による成膜（グラフ“ＩＩＩ”）とを行った各場合における膜厚の面内ばらつきを示している。
図２（ｂ）は、圧力が８．７ｔｏｒｒのときの１％Ｈ2濃度で１５秒間の処理による成膜（グラフ“Ｉ”）と、圧力が７．３ｔｏｒｒのときの１％Ｈ2濃度で１５秒間の処理による成膜（グラフ“ＩＩ”）と、圧力が７．３ｔｏｒｒのときに１％Ｈ2濃度で１５秒間の処理による成膜に追加して５％Ｈ2濃度で６秒間の処理による成膜（グラフ“ＩＩＩ”）と、圧力が７．３ｔｏｒｒのときに１％Ｈ2濃度で１５秒間の処理による成膜に追加して５％Ｈ2濃度で８秒間の処理による成膜（グラフ“ＩＶ”）とを行った各場合における膜厚の面内ばらつきを示している。また、同図（ｃ）は、圧力が８．９ｔｏｒｒのときの１％Ｈ2濃度で１５秒間の処理による成膜（グラフ“Ｉ”）と、圧力が７．３ｔｏｒｒのときの１％Ｈ2濃度で１５秒間の処理による成膜（グラフ“ＩＩ”）と、圧力が７．３ｔｏｒｒのときに１％Ｈ2濃度で１５秒間の処理による成膜に追加して５％Ｈ2濃度で６秒間の処理による成膜（グラフ“ＩＩＩ”）と、圧力が７．３ｔｏｒｒのときに１％Ｈ2濃度で１５秒間の処理による成膜に追加して５％Ｈ2濃度で８秒間の処理による成膜（グラフ“ＩＶ”）とを行った各場合における膜厚の面内ばらつきを示している。
図２（ａ）〜（ｃ）から、１％Ｈ2濃度での処理を行った後に、同じ圧力下で５％Ｈ2濃度での処理を追加することにより、圧力を変化させたと同様な結果が得られる旨が理解できる。つまり、本発明方法が採用するＩＳＳＧプロセスでは、処理圧力を変えることなく、Ｈ2濃度のみを変更することで、圧力を変化させてばらつきが少ない膜厚分布を得る従来の手法と同等な効果を得るものである。
本発明において、第１の酸化処理と第２の酸化処理とを組み合せて、所望の膜厚のＩＳＳＧ膜の形成を行なうにあたり、それぞれの酸化処理におけるプロセス条件の算出方法は以下の通りである。図３に、第１の酸化処理である１０５０℃の温度で１％Ｈ2濃度によるＩＳＳＧ処理を行った場合の酸化レートを示す。図３からは、例えば１５秒間の第１の酸化処理では、約３ｎｍのＩＳＳＧ膜が成膜されることが理解できる。このため、第１の酸化処理である、１０５０℃の温度で１％Ｈ2濃度によるＩＳＳＧ処理を１５秒間行なった後に、第２の酸化である、１０５０℃の温度で５％Ｈ2濃度によるＩＳＳＧ処理を行なうことは、下地膜となる３ｎｍのＩＳＳＧ膜上で、１０５０℃の温度で５％Ｈ2濃度によるＩＳＳＧ処理を行なったことと同等である。
図４に、第１の酸化処理に追加する第２の酸化処理である、１０５０℃の温度で５％Ｈ2濃度による酸化処理の時間と処理後の膜厚との関係を示す。図１に示した、均一性が最も良好である、１０５０℃の温度で５％Ｈ2濃度による１０秒間の第２の酸化処理を第１の酸化処理に追加すると、図４には、最終的に膜厚４ｎｍの酸化膜が得られることが示されている。つまり、第１の酸化処理後に、１０５０℃の温度で５％Ｈ2濃度によるＩＳＳＧ処理を１０秒間継続すると、第２の酸化処理により膜厚が３ｎｍ→４ｎｍに増加する膜厚増加がある。
本発明を実プロセスに適用して所望の膜厚の酸化膜を成膜するためには、第２の酸化処理による膜厚増加量を見越して第１の酸化条件を決定する必要がある。このため、第２の酸化処理による膜厚増加量を予め算出しなければならない。この増加量を系統的に算出するため、「第１の酸化である１０５０℃の温度で１％Ｈ2濃度によるＩＳＳＧ処理を、仮に第２の酸化である１０５０℃の温度で５％Ｈ2濃度によるＩＳＳＧ処理で行なったと仮定すると、第１の酸化と第２の酸化とを行った後の膜厚は、単純に第１の酸化で作成される膜厚を第２の酸化で作成するのに必要な時間Ｙと、実際に行う第２の酸化の時間Ｚとの和になるため、（Ｙ＋Ｚ）の間継続して第２の酸化処理を行なった後の膜厚が最終的な膜厚になる」という事実を利用する。
図５に第２の酸化処理である、１０５０℃の温度で５％Ｈ2濃度によるＩＳＳＧ処理の酸化レートを示す。第２の酸化処理で、３ｎｍのＩＳＳＧ膜作成に要する時間は約５秒であることより、下地膜として３ｎｍのＩＳＳＧ膜付きの場合の第２の酸化処理の酸化レート（図４）を、下地膜成膜時間である５秒間右方向にシフトすると、下地膜なしの場合の第２の酸化処理の酸化レート（図５）に一致するはずである。図６に双方を比較した結果を示す。予想した通り、双方の酸化レートが一致している。従って、原理的には、最終膜厚、第１の酸化処理及び第２の酸化処理における酸化レート、第２の酸化処理の酸化時間が決まれば、第１及び第２の酸化処理の処理時間を、全て机上計算で決定することが可能になる。
第２の酸化処理における酸化時間の算出方法は以下の通りである。図２から、第１の酸化である１０５０℃の温度で１％Ｈ2濃度によるＩＳＳＧ処理を１５秒間行った後の膜厚は、ウェーハ中心部とウエハ中心から１３０ｍｍ離れた位置とでは、ＩＳＳＧ膜の膜厚差が約０．０５ｎｍ存在するというばらつきがあることが分かっている。図７に、第２の酸化処理である１０５０℃の温度で５％Ｈ2濃度によるＩＳＳＧ処理について、その中心部と中心から１３０ｍｍの位置との間の膜厚差の処理時間依存性を示す。第１の酸化処理と第２の酸化処理とでは、膜厚分布傾向が逆であるため、面内均一性改善に必要な０．０５ｎｍの膜厚差が生じるのは、図７において１０５０℃の温度で５％Ｈ2濃度によるＩＳＳＧ処理を６秒間行なった場合になる。しかし、酸化膜上での酸化は、Ｓｉ表面上での酸化に比べて酸化レートが幾らか減少することから、実際には６秒よりも長い８〜１０秒の追加が最適と考えられる。この酸化時間は、図１で得られた結果と一致する。
上記実施形態の処理をまとめると以下の通りである。ＩＳＳＧ膜の面内均一性が改善できる第１の酸化及び第２の酸化の処理時間は、下記の手続きを行なうことにより、机上で計算することが可能である。
（１） 第１の酸化処理による膜厚ばらつきと、第２の酸化処理による膜厚ばらつきの双方の時間依存性から、第２の酸化処理における酸化時間を決定する。
（２）酸化膜の最終膜厚と、第２の酸化処理の酸化レートとから、第２の酸化処理を行なう前の下地膜厚を計算する。
（３） 第１の酸化処理の酸化レートから、第２の酸化処理を行なう前と同じ下地膜厚を第１の酸化処理で成膜するために必要な酸化時間を決定する。
上記実施形態では、膜厚の面内均一性の改善のために第１の酸化処理と第２の酸化処理とを組み合せて酸化膜の形成を行なう手法を提案したが、膜厚の制限などの理由により、高濃度のＨ2濃度での処理が行ないにくい条件に関しても、プロセス中で他の酸化条件、例えば温度や圧力などを切り替えることも出来る。
本発明は、例えば不純物注入工程でスルー膜として用いている犠牲酸化膜の形成に利用できる。このような犠牲酸化膜は、信頼性確保のために、従来から高温度で且つ高Ｈ2濃度によるＩＳＳＧ酸化膜として形成されている。犠牲酸化膜は、特に近年の薄膜化傾向により、膜厚制御が困難となっている。このため、高温度で且つ低Ｈ2濃度による第１の酸化処理を行なった後に、第２の酸化である高温度で且つ高Ｈ2濃度による酸化処理を短時間行なうことで、信頼性の高い犠牲酸化膜の作成を行なう。
以上、本発明をその好適な実施態様に基づいて説明したが、本発明の膜厚制御方法及び半導体装置の製造方法は、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。また、本発明の好適な態様として記載した各構成や実施形態で記載した各構成については、本発明の必須の構成と共に用いることが好ましいが、単独であっても有益な効果を奏する構成については、必ずしも本発明の必須の構成として説明した全ての構成と共に用いる必要はない。
本発明の膜厚分布制御方法は、ＩＳＳＧ法で形成される酸化膜を有するＤＲＡＭ装置などの半導体装置の製造に利用可能である。
第１の酸化処理に後続して行う第２の酸化処理における、第２の酸化処理の処理時間と得られた酸化膜の膜厚ばらつきとの関係を示すグラフ。 第１の酸化処理、第２の酸化処理、及び、組合せ処理により得られる酸化膜の膜厚分布のばらつきを示すグラフ。 第１の酸化処理における酸化レートを示すグラフ。 第１の酸化処理に後続して行う第２の酸化処理における酸化レートを示すグラフ。 第２の酸化処理単独での酸化レートを示すグラフ。 図４及び図５の酸化レートを比較するグラフ。 第１の酸化処理に後続して行われる第２の酸化処理における処理時間と膜厚分布のばらつきとの関係を示すグラフ。 第１の酸化処理で形成される膜厚に圧力依存性がないことを示すグラフ。 ＩＳＳＧ膜における膜厚の圧力依存性を示すグラフ。

Claims (4)

  1. 異なる膜厚分布が得られる第１の酸化処理と第２の酸化処理とを順次行う酸化処理によって酸化膜の膜厚分布を制御する、酸化膜の膜厚分布制御方法であって、
    前記第２の酸化処理で形成される酸化膜の膜厚分布の処理時間依存性に基づいて、前記第１の酸化処理で形成される下地の酸化膜の膜厚分布のばらつきを補償するように、前記第２の酸化処理の処理時間を決定するステップと、
    酸化膜の最終膜厚と、前記決定した第２の酸化処理の処理時間と、前記第２の酸化処理における成膜速度とに基づいて、前記第２の酸化処理の開始直前の時点で必要な下地の酸化膜厚を計算するステップと、
    前記計算した下地の酸化膜厚と、前記第１の酸化処理における成膜速度とに基づいて、前記計算した膜厚を有する下地の酸化膜を成膜するために必要な前記第１の酸化処理の処理時間を決定するステップとを有することを特徴とする膜厚分布制御方法。
  2. 前記第１の酸化処理と前記第２の酸化処理とは、Ｈ２濃度が相互に異なるプロセスである、請求項１に記載の膜厚分布制御方法。
  3. 前記第１の酸処理と前記第２の酸化処理とが同じ圧力下で行われる、請求項１又は２に記載の膜厚分布制御方法。
  4. 請求項１〜３の何れか一に記載の膜厚分布制御方法を有することを特徴とする半導体装置の製造方法。
JP2005257361A 2005-09-06 2005-09-06 膜厚分布制御方法及び半導体装置の製造方法 Expired - Fee Related JP4507108B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005257361A JP4507108B2 (ja) 2005-09-06 2005-09-06 膜厚分布制御方法及び半導体装置の製造方法
US11/514,934 US7737048B2 (en) 2005-09-06 2006-09-05 Method for controlling thickness distribution of a film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005257361A JP4507108B2 (ja) 2005-09-06 2005-09-06 膜厚分布制御方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007073657A JP2007073657A (ja) 2007-03-22
JP4507108B2 true JP4507108B2 (ja) 2010-07-21

Family

ID=37830506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005257361A Expired - Fee Related JP4507108B2 (ja) 2005-09-06 2005-09-06 膜厚分布制御方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7737048B2 (ja)
JP (1) JP4507108B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896022B (zh) * 2018-09-13 2022-05-10 长鑫存储技术有限公司 半导体结构中氧化层的形成方法
TWI837126B (zh) * 2019-05-03 2024-04-01 聯華電子股份有限公司 一種製作半導體元件的方法
CN112447497A (zh) * 2019-08-28 2021-03-05 长鑫存储技术有限公司 氧化层形成方法、半导体器件的制作方法及半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2002373984A (ja) * 2001-06-14 2002-12-26 Nec Corp 半導体装置及び製造方法
JP2003086716A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP2003163212A (ja) * 2001-11-27 2003-06-06 Nec Electronics Corp 半導体装置の製造方法
JP2003532290A (ja) * 2000-04-27 2003-10-28 アプライド マテリアルズ インコーポレイテッド シリコン／金属複合膜堆積物を選択的に酸化するための方法及び装置
JP2005159266A (ja) * 2003-11-25 2005-06-16 Macronix Internatl Co Ltd Ｏｎｏ構造上に酸化物を形成するための方法
JP2006128328A (ja) * 2004-10-28 2006-05-18 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
JP2003086713A (ja) 2001-06-28 2003-03-20 Matsushita Electric Ind Co Ltd Ｓｒａｍ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532290A (ja) * 2000-04-27 2003-10-28 アプライド マテリアルズ インコーポレイテッド シリコン／金属複合膜堆積物を選択的に酸化するための方法及び装置
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2002373984A (ja) * 2001-06-14 2002-12-26 Nec Corp 半導体装置及び製造方法
JP2003086716A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP2003163212A (ja) * 2001-11-27 2003-06-06 Nec Electronics Corp 半導体装置の製造方法
JP2005159266A (ja) * 2003-11-25 2005-06-16 Macronix Internatl Co Ltd Ｏｎｏ構造上に酸化物を形成するための方法
JP2006128328A (ja) * 2004-10-28 2006-05-18 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7737048B2 (en) 2010-06-15
US20070054423A1 (en) 2007-03-08
JP2007073657A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
US20230160060A1 (en) Methods for selectively depositing an amorphous silicon film on a substrate
US10199211B2 (en) Atomic layer deposition of silicon carbon nitride based materials
CN106796883B (zh) 用于三维nand硬膜应用的纳米结晶金刚石碳膜
US10720334B2 (en) Selective cyclic dry etching process of dielectric materials using plasma modification
US20140051261A1 (en) Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus
TWI794551B (zh) 形成氮化矽膜之方法
JP2007266464A (ja) 半導体集積回路装置の製造方法
JP5632240B2 (ja) 微細パターンの形成方法
TWI834662B (zh) 用於檢測陳化製程的終點的方法與設備
JP4507108B2 (ja) 膜厚分布制御方法及び半導体装置の製造方法
JP2008047785A (ja) 半導体装置の製造方法
JPH04350167A (ja) 高誘電体薄膜の製造方法
TWI537414B (zh) A nitride film manufacturing apparatus, a manufacturing method thereof, and a manufacturing method thereof
WO2019097964A1 (ja) ドライエッチング方法
JP2006520541A (ja) 改良された局所的なデュアルダマシン平坦化のためのシステム、方法、および装置
US20170004961A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20080241385A1 (en) Method of Forming Thin Film, Thin Film Forming Apparatus, Program and Computer-Readable Information Recording Medium
US20090317982A1 (en) Atomic layer deposition apparatus and method for preparing metal oxide layer
JP5409790B2 (ja) 多層金属薄膜製造方法及びその製造装置
WO2024162075A1 (ja) エッチング方法及びエッチング装置
JP2005109149A (ja) 半導体ウエハの製造方法
US11791153B2 (en) Deposition of hafnium oxide within a high aspect ratio hole
JP2006093240A (ja) 成膜方法
JP2016128606A (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2024071899A (ja) シリコンウェーハの洗浄方法、シリコンウェーハの製造方法、及びシリコンウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100114

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees