JP2003163212A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003163212A
JP2003163212A JP2001361483A JP2001361483A JP2003163212A JP 2003163212 A JP2003163212 A JP 2003163212A JP 2001361483 A JP2001361483 A JP 2001361483A JP 2001361483 A JP2001361483 A JP 2001361483A JP 2003163212 A JP2003163212 A JP 2003163212A
Authority
JP
Japan
Prior art keywords
gas
reaction chamber
active species
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001361483A
Other languages
English (en)
Inventor
Naoki Nakamura
直樹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2001361483A priority Critical patent/JP2003163212A/ja
Priority to US10/303,275 priority patent/US6767845B2/en
Priority to TW091134373A priority patent/TW569345B/zh
Publication of JP2003163212A publication Critical patent/JP2003163212A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

(57)【要約】 【課題】活性種を用いた成膜においてウェーハ面内の膜
厚バラツキを簡便な方法で低減する。 【解決手段】成膜前は反応室には窒素ガスが導入され所
定の減圧状態（２×１０ ３ Ｐａ）にある。そして、ウ
ェーハがロードロック室から反応室に搬入され、成膜の
第１段階でガス圧力は１×１０３ Ｐａに減圧され、酸
素ガスと水素ガスが反応室内に導入されシリコン酸化膜
の成膜が始まる。次に、圧力調整部を作動させて成膜の
途中でガス圧力は５×１０２ Ｐａに下げられる。ここ
で、導入している反応ガスは酸素ガスと水素ガスであり
変化はない。なお、ウェーハはその中心軸で回転され
る。そして、成膜が終了すると酸素ガスと水素ガスの導
入は停止し、窒素ガスに置換されそのガス圧力は２×１
０３ Ｐａに戻される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板の表面に薄膜を均一に形成す
る方法に関する。
【０００２】
【従来の技術】絶縁ゲート電界効果トランジスタ（ＭＯ
Ｓトランジスタという）等の半導体素子の構造の微細化
及び高密度化は依然として精力的に推し進められてい
る。このような微細化は、半導体装置の高集積化、高速
化等による高性能化あるいは多機能化にとって最も効果
的な手法であり、今後の半導体装置の製造にとって必須
となっている。
【０００３】そして、現在では０．１３μｍの設計基準
で２５６Ｍ（メガ）ビット・ＤＲＡＭ製品が開発され製
造されるようになってきている。また、このようなメモ
リデバイスの他に、微細構造のロジックデバイスあるい
はロジック混載メモリーデバイス、アナログ混載ロジッ
クデバイス等の種々の微細構造を有する混載デバイスが
開発検討されている。
【０００４】上記半導体装置の高性能化あるいは多機能
化において、半導体素子の設計寸法の微細化と共に、半
導体素子を構成する絶縁体膜、導電体膜あるいは半導体
膜の薄膜化および高品質化が必要とされる。特に、ＭＯ
Ｓトランジスタのゲート絶縁膜あるいはキャパシタの容
量絶縁膜の薄膜化／高品質化は必須の技術事項となって
いる。
【０００５】これまで、ゲート絶縁膜であるシリコン酸
化膜の形成では、酸素（Ｏ２ ）ガス、パイロジェニッ
ク酸化でのような水蒸気（Ｈ２ Ｏ）ガス等の酸化ガス
を用いる方法が一般的である。あるいは酸窒化膜の形成
では、亜酸化窒素（ＮＯ）ガスやアンモニア（ＮＨ
３ ）ガスの使用が一般的となっている。しかし、上記
のような反応ガスで形成する薄膜では、半導体素子への
適用においてその品質向上に限界が生じてきた。
【０００６】そこで、近年では、ゲート絶縁膜に使用す
る薄膜のシリコン酸化膜あるいは酸窒化膜を、酸化ガス
あるいは窒化ガスを活性化した活性種とシリコン基板と
の反応で成膜する方法が種々に検討されてきている。こ
のような活性種としては、例えば酸素あるいは窒素を中
性ラジカル化したものがある。ここで、半導体装置の量
産製造に対して適用でき易い技術として、例えばＩＥＥ
Ｅ ＥＬＥＣＴＲＯＮＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，
ＶＯＬ．２１，ＮＯ．９，ＳＥＰＴＥＭＢＥＲ ２００
０，ｐｐ．３８２−３８４に記載されているような、Ｉ
ＳＳＧ（Ｉｎ−Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔ
ｉｏｎ）法で酸化活性種を形成しシリコン酸化膜を形成
する方法がある。また、酸素あるいは窒素のラジカル等
の活性種を用いてシリコン酸化膜あるいは酸窒化膜を形
成する技術としては、例えば、特開２０００−２８６２
５９号公報、特開２００１−２９１８６６号公報に開示
されたような方法がある。
【０００７】以下、図１０乃至図１２に基づいて、従来
の技術の代表例として上記ＩＳＳＧ法によるシリコン酸
化膜の形成について説明する。
【０００８】図１０は、枚葉式の成膜装置の反応室部の
略断面図である。反応室部１０１では、反応室１０２の
下部に回転する支持基板１０３がありその上にウェーハ
１０４が載置される。そして、反応室１０２の上部に
は、透明なガラス窓１０５を介してランプ室１０６が設
けられている。このランプによってウェーハ１０４は１
０００℃程度に加熱される。そして、ガス導入口１０７
より酸素ガスと水素（Ｈ ２ ）ガスが別々に反応室に導
入される。更に、反応後のガスはガス排出口１０８を通
してポンプで外部に排出される。ここで、反応室のガス
圧力は２×１０３Ｐａ以下に減圧できるようになってい
る。なお、反応室１０２はロードロック室（図示せず）
に連結し、ウェーハ１０４はロードロック室を通してロ
ード／アンロードされることになる。
【０００９】このＩＳＳＧ法の特徴は、従来の酸化法と
異なり成膜時に反応室を減圧にする点にある。ここで、
ガス導入口１０７から入った酸素と水素は上記の減圧下
で熱反応し、図１０に示すように水蒸気（Ｈ２ Ｏ）、
酸素原子（Ｏ）、水酸基ラジカル（ＯＨ）に変わり、ウ
ェーハ１０４であるシリコン基板表面等と反応してウェ
ーハ１０４上にシリコン酸化膜が形成されるようにな
る。
【００１０】上記ＩＳＳＧ法での従来の成膜方法のプロ
セスシーケンスを図１１を参照して説明する。図１１で
は、横軸にプロセス時間をとり、縦軸に反応室１０２の
ガス圧力を示している。図１１に示すように、成膜前は
反応室１０２には窒素ガスが導入され所定の減圧状態
（例えば２×１０３ Ｐａ）にある。そして、ウェーハ
１０４はロードロック室から反応室に搬入される。その
後、例えば７×１０２Ｐａ程度に減圧され、図１１に示
すように、酸素ガスと水素ガスが反応室１０２に導入さ
れて、シリコン酸化膜の成膜が始まる。そして、成膜中
は反応室１０２のガス圧力は一定（上記の例では７×１
０２ Ｐａ）のままに保持される。ここで、ウェーハ１
０４は、ウェーハ面内での膜厚の均一性を上げるために
回転される。成膜が終了すると酸素ガスと水素ガスの導
入は停止し、窒素ガスに置換されそのガス圧力は上記処
置の圧力（上記の例では２×１０３ Ｐａ）に戻され
る。その後、ウェーハ１０４はロードロック室に搬出さ
れる。
【００１１】次に、上記のようなプロセスシーケンスで
シリコン酸化膜をシリコン基板表面に形成した場合の膜
厚分布を図１２で説明する。ここで、横軸にはウェーハ
の中心からの径方向位置を示す。この例では８”Φ径の
シリコンウェーハであり、ウェーハ位置Ｘは最外周に対
する％で表している。そして、縦軸にシリコン酸化膜厚
を示す。図１２に示すように、シリコン酸化膜の膜厚
は、ウェーハの中心部からその外周に向かって膜厚値が
増加し、更にウェーハ外周部で低下するような分布を示
す。そして、シリコン酸化膜のウェーハ面内の膜厚バラ
ツキは＋／−２％程度になる。なお、ウェーハの回転方
向での膜厚の変化は無い。
【００１２】
【発明が解決しようとする課題】一般に、半導体装置の
高性能化に伴い、加工寸法の高精度化と共に成膜した薄
膜の膜質および膜厚バラツキの低減が要求される。ま
た、半導体製品の良品収率を上げるためには、ウェーハ
径の増大が最も効果的になるために、半導体装置の量産
ラインでは、８”Φ径のシリコンウェーハから１２”Φ
径へと大口径化されてくる。このような中で、上述した
従来の技術のような活性種を用いて、シリコン酸化膜の
ような薄膜を形成する場合に、薄膜の膜厚バラツキの更
なる低減が必要になる。そして、今後の半導体装置の高
性能化およびウェーハの大口径化を考えると、上記の膜
厚バラツキは＋／−１％以下にすることが必須になる。
【００１３】しかし、本発明者がこれまで種々に検討し
てきたところ、現状のＩＳＳＧ法でのシリコン酸化膜の
膜厚バラツキは良くて＋／−２％であった。そこで、本
発明者は、一般に中性ラジカルのような活性種を用いて
成膜する場合の、ウェーハ面内膜厚バラツキを更に向上
させる方法を試行実験した。
【００１４】その結果、ＩＳＳＧ法の場合に限らず、活
性種を用いて成膜する場合には、活性種が成膜の反応室
内で時間変化することが膜厚バラツキに大きく関係する
ことを見いだした。本発明は、このような発明者の新知
見に基づくものである。
【００１５】本発明の主目的は、活性種を用いた成膜に
おいて、ウェーハ面内の膜厚バラツキを簡便な方法で低
減できるようにする。そして、本発明の他の目的は、酸
素ラジカルあるいは窒素ラジカルを用いた成膜方法を半
導体装置の量産製造に適用できるようにすることであ
る。
【００１６】
【課題を解決するための手段】そこで、本発明の半導体
装置の製造方法では、反応ガスを活性種にして半導体基
板上に薄膜を成膜する方法であって、前記成膜過程を多
段階に分け、各段階において反応室内の前記活性種のガ
ス圧力あるいはガス流速を変えて成膜する。あるいは、
反応ガスを活性種にして半導体基板上に薄膜を成膜する
方法であって、前記成膜過程において反応室内の前記活
性種のガス圧力あるいはガス流速を連続的に変化させて
成膜する。
【００１７】あるいは、前記成膜過程を２段階に分け、
前記成膜の第１段階では、前記反応室内の前記活性種の
ガス圧力が前記第２段階の場合のそれよりも大きくなる
ようにする。また、前記成膜過程を２段階に分け、前記
成膜の第１段階では、前記反応室内の前記活性種のガス
流速が前記第２段階の場合のそれよりも小さくなるよう
にする。
【００１８】ここで、前記反応ガスは酸素ガスと水素ガ
スとで構成され、前記活性種は酸素原子と水酸基ラジカ
ルである。そして、前記反応ガスは前記反応室の所定の
箇所より前記反応室内に導入され、前記反応室内で前記
活性種に変化する。または、前記反応室内に複数の半導
体基板が積層して載置され、それぞれの半導体基板に対
応する位置に設けられた開口を有するノズルが前記反応
室内に備えられ、前記反応ガスは前記開口より前記半導
体基板表面に導入されて前記反応室内で前記活性種に変
化する。
【００１９】あるいは、前記反応ガスは酸素ガスであり
前記活性種は酸素ラジカルである。また、前記反応ガス
は窒素ガスであり前記活性種は窒素ラジカルである。ま
た、前記反応ガスは亜酸化窒素ガスであり前記活性種は
酸素ラジカルと窒素ラジカルである。ここで、前記活性
種は前記反応室とは別のガス励起室で生成され、前記活
性種が前記反応室の所定の箇所より前記反応室内に導入
される。または、前記反応室内に複数の半導体基板が積
層して載置され、それぞれの半導体基板に対応する位置
に設けられた開口を有するノズルが前記反応室内に備え
られ、前記活性種は前記反応室とは別のガス励起室で生
成され、前記活性種は前記開口より前記半導体基板表面
に導入される。
【００２０】上記の成膜過程においては、前記半導体基
板をその中心軸で回転させる。
【００２１】半導体基板上への活性種を用いた成膜で
は、この活性種は反応室内あるいは半導体基板上で消滅
等により時間的に変化する。このために、従来の成膜方
法では半導体基板表面への活性種の供給が不均一になっ
ていた。これに対して、本発明のように反応室内での活
性種のガス圧力あるいはガス流速をタイムモジュレーシ
ョンすることにより、上記活性種の半導体基板表面への
供給が均一化できるようになる。
【００２２】このようにして、本発明では、活性種のよ
うに時間的に変化する反応ガスを用いた成膜において、
半導体基板であるウェーハ面内の膜厚バラツキを簡便に
低減できるようになる。そして、酸素ラジカルあるいは
窒素ラジカルを用いた成膜技術が半導体装置の量産製造
に十分に適用できるようになる。
【００２３】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図１乃至図５に基づいて説明する。ここで、図
１は、上記ＩＳＳＧ法に用いる枚葉式の成膜装置の反応
室部の略断面図である。図１０で説明したのと同じで、
反応室部１では、反応室２の下部に回転する支持基板
３、その上に載置するウェーハ４、反応室２の上部に透
明なガラス窓５、ランプ室６がそれぞれ設けられてい
る。このランプによってウェーハ４は加熱される。そし
て、ガス導入口７より酸素ガスと水素ガスが別々に反応
室に導入され、反応後のガスはガス排出口８を通してポ
ンプで外部に排出される。ここで、ガス排出口８のとこ
ろには、図１に示すように、成膜中に反応ガスを変化さ
せることのできる圧力調整部９が設けられる。
【００２４】次に、本発明での成膜方法について、上記
ＩＳＳＧ法でのプロセスシーケンスを図２に基づいて説
明する。本発明の特徴は、成膜中に反応ガスの圧力を調
整して変化させる点にある。
【００２５】図２では、横軸に具体的に酸化時間をと
り、縦軸に反応室２のガス圧力を示している。図２に示
すように、成膜前は反応室２には窒素ガスが導入され所
定の減圧状態（２×１０３ Ｐａ）にある。そして、ウ
ェーハ４はロードロック室から反応室に搬入される。そ
の後、１ステップ工程でガス圧力は１×１０３ Ｐａに
減圧され、酸素ガスと水素ガスが反応室１０２に導入さ
れて、シリコン酸化膜の成膜が始まる。
【００２６】次に、圧力調整部９を作動させて、図２に
示すように成膜の途中でガス圧力は５×１０２ Ｐａに
下げられる。ここで、導入している反応ガスは酸素と水
素であり変化はない。また、ウェーハ４は、ウェーハ面
内での膜厚の均一性を上げるために回転される。
【００２７】そして、成膜が終了すると酸素ガスと水素
ガスの導入は停止し、窒素ガスに置換されそのガス圧力
は２×１０３ Ｐａに戻される。その後、ウェーハ４は
ロードロック室に搬出される。
【００２８】次に、本発明となる上記のようなプロセス
シーケンスでシリコン酸化膜をシリコン基板表面に形成
した場合の膜厚分布を図３で説明する。ここで、従来の
技術で説明したように、横軸にはウェーハの中心からの
径方向位置を示す。この例では８”Φ径のシリコンウェ
ーハであり、ウェーハ位置Ｘは最外周に対する％で表し
ている。そして、縦軸にシリコン酸化膜厚を示す。
【００２９】図３の実線に示すように、シリコン酸化膜
の膜厚バラツキは＋／−０．５％程度に低減するように
なる。なお、ウェーハの回転方向での膜厚の変化は無
い。図中には、参考のために、従来の技術になる成膜中
にガス圧力を一定にした場合について破線で示す。ガス
圧力が１×１０３ Ｐａ一定の場合には、シリコン酸化
膜の膜厚は、ウェーハの中心部からその外周に向かって
膜厚値が単調に増加する。そして、ガス圧力が５×１０
２ Ｐａ一定の場合には、シリコン酸化膜の膜厚は、ウ
ェーハの中心部からその外周に向かって膜厚値は単調に
減少する。
【００３０】本発明は、成膜中ガス圧力を上記の２レベ
ルのガス圧力でタイムモジュレーションしたものになっ
ている。このために膜厚バラツキを大幅に低減できるよ
うになる。
【００３１】本発明における成膜中での反応ガスのタイ
ムモジュレーションの方法は上記のような２ステップに
限定されるものではない。その他の方法として、図４と
図５を用いて概略的に説明する。図４は、成膜中のガス
圧力を３ステップで変化させる場合である。このように
多段階でガス圧力変化させることで、ウェーハ面内での
膜厚分布を高精度に制御できるようになる。このバラツ
キ低減の基本的は機構は、図３で説明した通りである。
図４では成膜中のガス圧力をデジタル的に変化させてい
る。これに対して、図５は、成膜中のガス圧力をアナロ
グ的で単調に変化させる場合を模式的に示す。この場合
ガス調整部９に工夫がいるが、同様に膜厚バラツキを低
減させることができる。
【００３２】本発明のように成膜中にガス圧力を変化さ
せる方法では、上述したように成膜時間の経過で圧力を
低下させるのとは逆に圧力を増加させても同様な効果を
生じさせることができる。
【００３３】次に、本発明の第２の実施の形態について
図６乃至図９に基づいて説明する。ここで、図６は、酸
素あるいは窒素の中性ラジカルを反応ガスとして用い薄
膜を形成する場合の成膜装置の反応室部の略断面図であ
る。この場合も枚葉装置であり基本的には図１で説明し
たのに類似する。
【００３４】図１で説明したのと同様に、反応室部１１
では、反応室１２の下部に回転する支持基板１３、その
上に載置するウェーハ１４、反応室１２の上部に透明な
ガラス窓１５、ランプ室１６がそれぞれ設けられてい
る。このランプによってウェーハ１４は加熱される。そ
して、酸素ガスあるいは窒素ガスがプラズマ励起室１７
でプラズマ励起される。この励起室で形成されるイオン
等が除去されて、図６に示すように酸素（窒素）の中性
ラジカルＯ＊ （Ｎ＊ ）が反応室１２内に導入され
る。そして、反応後のガスはガス排出口１８を通してポ
ンプで外部に排出されることになる。
【００３５】次に、本実施の形態での酸窒化膜の成膜方
法について、成膜のプロセスシーケンスを図７に基づい
て説明する。本実施の形態での特徴は、成膜中に中性ラ
ジカルガスの流速を調整して変化させる点にある。
【００３６】図７では、横軸に成膜時間をとり、縦軸に
反応室１２内のガス流速を模式的に示している。図７に
示すように、成膜前は反応室１２には窒素ガスが導入さ
れ所定の減圧状態にある。そして、ウェーハ１４はロー
ドロック室から反応室１２に搬入される。その後、１ス
テップでは酸素ラジカルと窒素ラジカルは、反応室１２
に導入され同一の速度にしかもガス流速が一番低い状態
に設定されて、シリコンウェーハ表面で反応して酸窒化
膜の成膜が始まる。
【００３７】次に、図７に示すように、上記ラジカルの
ガス流速を階段状に上昇させる。ここで、ガス流速の調
整は、プラズマ励起室に導入する酸素（窒素）のガス流
量で行う。そして、反応室内のラジカルのガス圧力は一
定になるように、同時にポンプを調整する。また、ウェ
ーハ４は、ウェーハ面内での膜厚の均一性を上げるため
に回転される。
【００３８】そして、成膜が終了すると酸素ラジカルと
窒素ラジカルの導入は停止され、窒素ガスに置換され
る。その後、ウェーハ１４はロードロック室に搬出され
る。
【００３９】次に、本発明となる上記のようなプロセス
シーケンスで酸窒化膜をシリコン基板表面に形成した場
合の膜厚分布を図８で説明する。ここで、第１の実施の
形態で説明したように、横軸にはウェーハの中心からの
径方向位置を示す。そして、縦軸に酸窒化膜の膜厚を示
す。
【００４０】図８の実線に示すように、膜厚が３ｎｍ程
度の酸窒化膜を形成した場合には、その膜厚バラツキは
＋／−１％程度に低減する。なお、ウェーハの回転方向
での膜厚の変化は無い。図中には、参考のために、従来
の技術になる成膜中にガス流速を一定にした場合につい
て破線で示す。この場合には、酸窒化膜の膜厚は、ウェ
ーハの中心部からその外周に向かって膜厚値が単調に減
少する。そしてその膜厚バラツキは＋／−１０％程度で
ある。このように本発明により、膜厚バラツキは大幅に
低減できる。
【００４１】第２の実施の形態の場合でも、成膜中の反
応ガスの流速がタイムモジュレーションされることにな
る。そして、膜厚バラツキが大幅に低減される。
【００４２】以上の説明では、酸素ラジカルと窒素ラジ
カルの速度を同じにしているが、それぞれの速度を別々
にして時間的にガス流速変化させてもよい。また、酸素
ラジカルのみでシリコン酸化膜を成膜したり、シリコン
酸化膜表面に窒素ラジカルのみを照射し、シリコン酸化
膜の一部領域をシリコン窒化膜に変換してもよい。更に
は、ガス流速をデジタル的に変化させるのではなくアナ
ログ的に変化させても同様の効果が生じる。
【００４３】また、本発明は枚葉の成膜装置の場合に限
定されるものではない。以下、バッチ式の成膜装置の場
合について概略的に説明する。図９はバッチ式の成膜装
置の反応室部２１の概要を示す断面図である。
【００４４】図９に示しているように、例えば縦型の炉
心管内のような反応室部２１には、多数の開口（ガス導
入口）を有するノズル２２が挿入されている。そして、
開口（ガス導入口）に対応する位置にウェーハ２３が支
持管２４に積層して載置される。この支持管２４は台座
２５に固定され、この台座２５は回転できるようになっ
ている。
【００４５】成膜時には、図９に示すように、上記ガス
導入口より酸素ラジカルＯ＊ のような反応ガスが流速
制御されてウェーハ２３表面に照射される。このように
して、シリコン酸化膜あるいは酸窒化膜が膜厚制御され
て成膜される。なお、成膜中は、台座の回転を通してウ
ェーハ２３は回転される。
【００４６】上述したように、本発明の成膜方法は、反
応ガスあるいは活性種が時間的に変化してしまう場合に
特に効果的である。また、本発明の方法は、反応室に反
応ガスあるいは活性種を導入するところが一箇所のよう
に限定される場合に特に効果的になっている。更には、
上記反応ガスあるいは活性種が２〜３の数カ所の所定の
箇所で導入される場合でも、上記と同じ効果が生じてく
ることを確認している。そこで、本発明は、実施の形態
で説明したようなシリコン酸化膜あるいは酸窒化膜の成
膜の場合に限らず、化学気相成長（ＣＶＤ）で成膜する
場合、あるいはアッシングのようにレジスト膜をエッチ
ング除去する場合でも、上述したような条件がある場合
には同様の効果を生じさせることができる。
【００４７】本発明は、上記の実施の形態に限定され
ず、本発明の技術思想の範囲内において、実施の形態が
適宜変更され得る。
【００４８】
【発明の効果】以上に説明したように、本発明では、活
性種を用いた成膜において、反応室内での活性種のガス
圧力あるいはガス流速をタイムモジュレーションする。
【００４９】これにより、上記活性種の半導体基板表面
への供給が均一化できるようになり、活性種を用いた成
膜において、半導体基板であるウェーハ面内の膜厚バラ
ツキを簡便に低減できるようになる。そして、酸素ラジ
カルあるいは窒素ラジカルを用いた成膜技術が半導体装
置の量産製造に十分に適用できるようになる。
【００５０】そして、本発明により半導体装置の高性能
化あるいは多機能化が量産レベルで大幅に促進される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための成
膜装置の反応室部の略断面図である。
【図２】本発明を説明するための成膜時のガス圧力変化
を示すプロセスシーケンス図である。
【図３】本発明の第１の実施の形態の効果を説明するた
めのシリコン酸化膜のウェーハ面内分布図である
【図４】本発明を説明するための成膜時のガス圧力変化
を示す別のプロセスシーケンス図である。
【図５】本発明を説明するための成膜時のガス圧力変化
を示す別のプロセスシーケンス図である。
【図６】本発明の第２の実施の形態を説明するための成
膜装置の反応室部の略断面図である。
【図７】本発明を説明するための成膜時のガス流速変化
を示すプロセスシーケンス図である。
【図８】本発明の第２の実施の形態の効果を説明するた
めの酸窒化膜のウェーハ面内分布図である
【図９】本発明の第２の実施の形態を説明するためのバ
ッチ式成膜装置の反応室部の略断面図である。
【図１０】従来の技術を説明するための成膜装置の反応
室部の略断面図である。
【図１１】従来の技術を説明するための成膜時のガス圧
力を示すプロセスシーケンス図である。
【図１２】従来の課題を説明するためのシリコン酸化膜
のウェーハ面内分布図である
【符号の説明】
１，１１，２１，１０１ 反応室部 ２，１２，１０２ 反応室 ３，１３，１０３ 支持基板 ４，１４，２３，１０４ ウェーハ ５，１５，１０５ ガラス窓 ６，１６，１０６ ランプ室 ７，１０７ ガス導入口 ８，１８，１０８ ガス排出口 ９ 圧力調整部 １７ プラズマ励起室 ２４ 支持管 ２５ 台座
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA14 AA17 AA18 CA04 CA12 EA06 GA06 HA15 JA09 JA12 5F045 AB32 AB34 AC11 AC15 AE21 AF03 BB02 DP04 EE20 EK12 EM10 5F058 BA06 BC02 BC11 BF37 BF60 BF63 BF73 BF80 BH04 BJ01

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 反応ガスを活性種にして半導体基板上に
    薄膜を成膜する方法であって、前記成膜過程を多段階に
    分け、各段階において反応室内の前記活性種のガス圧力
    あるいはガス流速を変えて成膜することを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 反応ガスを活性種にして半導体基板上に
    薄膜を成膜する方法であって、前記成膜過程において反
    応室内の前記活性種のガス圧力あるいはガス流速を連続
    的に変化させて成膜することを特徴とする半導体装置の
    製造方法。
  3. 【請求項３】 前記成膜過程を２段階に分け、前記成膜
    の第１段階では、前記反応室内の前記活性種のガス圧力
    を前記第２段階の場合のそれよりも大きくすることを特
    徴とする請求項１記載の半導体装置の製造方法。
  4. 【請求項４】 前記成膜過程を２段階に分け、前記成膜
    の第１段階では、前記反応室内の前記活性種のガス流速
    を前記第２段階の場合のそれよりも小さくすることを特
    徴とする請求項１記載の半導体装置の製造方法。
  5. 【請求項５】 前記反応ガスは酸素ガスと水素ガスとで
    構成され、前記活性種は酸素原子と水酸基ラジカルとな
    ることを特徴とする請求項１から請求項４のうち１つの
    請求項に記載の半導体装置の製造方法。
  6. 【請求項６】 前記反応ガスは前記反応室の所定の箇所
    より前記反応室内に導入され、前記反応室内で前記活性
    種に変化することを特徴とする請求項５記載の半導体装
    置の製造方法。
  7. 【請求項７】 前記反応室内に複数の半導体基板が積層
    して載置され、それぞれの半導体基板に対応する位置に
    設けられた開口を有するノズルが前記反応室内に備えら
    れ、前記反応ガスは前記開口より前記半導体基板表面に
    導入されて前記反応室内で前記活性種に変化することを
    特徴とする請求項５記載の半導体装置の製造方法。
  8. 【請求項８】 前記反応ガスは酸素ガスであり、前記活
    性種は酸素ラジカルであることを特徴とする請求項１か
    ら請求項４のうち１つの請求項に記載の半導体装置の製
    造方法。
  9. 【請求項９】 前記反応ガスは窒素ガスであり、前記活
    性種は窒素ラジカルであることを特徴とする請求項１か
    ら請求項４のうち１つの請求項に記載の半導体装置の製
    造方法。
  10. 【請求項１０】 前記反応ガスは亜酸化窒素ガスであ
    り、前記活性種は酸素ラジカルと窒素ラジカルであるこ
    とを特徴とする請求項１から請求項４のうち１つの請求
    項に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記活性種は前記反応室とは別のガス
    励起室で生成され、前記活性種が前記反応室の所定の箇
    所より前記反応室内に導入されることを特徴とする請求
    項８、請求項９または請求項１０記載の半導体装置の製
    造方法。
  12. 【請求項１２】 前記反応室内に複数の半導体基板が積
    層して載置され、それぞれの半導体基板に対応する位置
    に設けられた開口を有するノズルが前記反応室内に備え
    られ、前記活性種は前記反応室とは別のガス励起室で生
    成され、前記活性種が前記開口より前記半導体基板表面
    に導入されることを特徴とする請求項８、請求項９また
    は請求項１０記載の半導体装置の製造方法。
  13. 【請求項１３】 前記成膜過程において、前記半導体基
    板はその中心軸で回転することを特徴とする請求項１か
    ら請求項１２うち１つの請求項に記載の半導体装置の製
    造方法。
JP2001361483A 2001-11-27 2001-11-27 半導体装置の製造方法 Pending JP2003163212A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001361483A JP2003163212A (ja) 2001-11-27 2001-11-27 半導体装置の製造方法
US10/303,275 US6767845B2 (en) 2001-11-27 2002-11-25 Method of manufacturing semiconductor device
TW091134373A TW569345B (en) 2001-11-27 2002-11-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001361483A JP2003163212A (ja) 2001-11-27 2001-11-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003163212A true JP2003163212A (ja) 2003-06-06

Family

ID=19172135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001361483A Pending JP2003163212A (ja) 2001-11-27 2001-11-27 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6767845B2 (ja)
JP (1) JP2003163212A (ja)
TW (1) TW569345B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005516A (ja) * 2003-06-12 2005-01-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2007073657A (ja) * 2005-09-06 2007-03-22 Elpida Memory Inc 膜厚分布制御方法及び半導体装置の製造方法
JP2008060456A (ja) * 2006-09-01 2008-03-13 Tokyo Electron Ltd 被処理体の酸化方法、酸化装置及び記憶媒体
JP2008177311A (ja) * 2007-01-18 2008-07-31 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2012015536A (ja) * 2003-08-26 2012-01-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP6485536B1 (ja) * 2017-12-28 2019-03-20 株式会社Sumco エピタキシャルウェーハの製造装置及び製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655571B2 (en) * 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401507A (en) * 1982-07-14 1983-08-30 Advanced Semiconductor Materials/Am. Method and apparatus for achieving spatially uniform externally excited non-thermal chemical reactions
EP0406690B1 (en) * 1989-06-28 1997-03-12 Canon Kabushiki Kaisha Process for continuously forming a large area functional deposited film by microwave PCVD method and an apparatus suitable for practicing the same
JP3194022B2 (ja) * 1992-07-06 2001-07-30 東京エレクトロン株式会社 プラズマ表面処理の制御装置
US5277752A (en) * 1992-10-19 1994-01-11 At&T Bell Laboratories Method for controlling plasma processes
KR100226366B1 (ko) * 1995-08-23 1999-10-15 아끼구사 나오유끼 플라즈마장치 및 플라즈마 처리방법
US5928527A (en) * 1996-04-15 1999-07-27 The Boeing Company Surface modification using an atmospheric pressure glow discharge plasma source
JP3318241B2 (ja) * 1997-09-19 2002-08-26 富士通株式会社 アッシング方法
US6499425B1 (en) * 1999-01-22 2002-12-31 Micron Technology, Inc. Quasi-remote plasma processing method and apparatus

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005516A (ja) * 2003-06-12 2005-01-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2012015536A (ja) * 2003-08-26 2012-01-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP2007073657A (ja) * 2005-09-06 2007-03-22 Elpida Memory Inc 膜厚分布制御方法及び半導体装置の製造方法
US7737048B2 (en) 2005-09-06 2010-06-15 Elpida Memory, Inc. Method for controlling thickness distribution of a film
JP4507108B2 (ja) * 2005-09-06 2010-07-21 エルピーダメモリ株式会社 膜厚分布制御方法及び半導体装置の製造方法
JP2008060456A (ja) * 2006-09-01 2008-03-13 Tokyo Electron Ltd 被処理体の酸化方法、酸化装置及び記憶媒体
TWI409879B (zh) * 2006-09-01 2013-09-21 Tokyo Electron Ltd 半導體製程用氧化方法及裝置
JP2008177311A (ja) * 2007-01-18 2008-07-31 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP6485536B1 (ja) * 2017-12-28 2019-03-20 株式会社Sumco エピタキシャルウェーハの製造装置及び製造方法
WO2019130826A1 (ja) * 2017-12-28 2019-07-04 株式会社Sumco エピタキシャルウェーハの製造装置及び製造方法
JP2019121642A (ja) * 2017-12-28 2019-07-22 株式会社Sumco エピタキシャルウェーハの製造装置及び製造方法
US11414780B2 (en) 2017-12-28 2022-08-16 Sumco Corporation Apparatus and method for manufacturing epitaxial wafer

Also Published As

Publication number Publication date
US20030100194A1 (en) 2003-05-29
US6767845B2 (en) 2004-07-27
TW569345B (en) 2004-01-01
TW200300982A (en) 2003-06-16

Similar Documents

Publication Publication Date Title
JP4334225B2 (ja) 電子デバイス材料の製造方法
JP4429300B2 (ja) 電子デバイス材料の製造方法
JP5501413B2 (ja) プラズマ誘発損傷を減少させる方法
JP4850871B2 (ja) 絶縁膜の形成方法
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
US20010043453A1 (en) Method of forming metal electrodes
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
TW201440138A (zh) 用於鹵化物驅氣的處理系統及方法
JP2009278131A (ja) 絶縁体の成膜方法
JP2009033179A (ja) 半導体デバイスの低温酸化のための方法
JPH11219942A (ja) ドライエッチング方法および半導体装置の製造方法
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
CN107863289A (zh) 半导体装置的制造方法、基板处理装置和存储介质
JP2003163212A (ja) 半導体装置の製造方法
CN113284797B (zh) 半导体存储器的制作方法
US6716740B2 (en) Method for depositing silicon oxide incorporating an outgassing step
US20230114104A1 (en) Dynamic processing chamber baffle
US20120070913A1 (en) Method of manufacturing a semiconductor device and substrate processing apparatus
KR20080061286A (ko) 반도체 장치의 제조 방법
JPH08181117A (ja) プラズマ処理装置の減圧方法
KR19990004425A (ko) 반도체 소자의 제조 방법
KR20030018377A (ko) 종형확산로설비의 퍼지방법
JP2000188287A (ja) 成膜方法および成膜装置
JP2005045028A (ja) 半導体装置の製造方法