JP2009033179A - 半導体デバイスの低温酸化のための方法 - Google Patents

半導体デバイスの低温酸化のための方法 Download PDF

Info

Publication number
JP2009033179A
JP2009033179A JP2008196682A JP2008196682A JP2009033179A JP 2009033179 A JP2009033179 A JP 2009033179A JP 2008196682 A JP2008196682 A JP 2008196682A JP 2008196682 A JP2008196682 A JP 2008196682A JP 2009033179 A JP2009033179 A JP 2009033179A
Authority
JP
Japan
Prior art keywords
substrate
oxygen
chamber
hydrogen
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008196682A
Other languages
English (en)
Other versions
JP2009033179A5 (ja
Inventor
Thai Cheng Chua
チェン チュア タイ
James P Cruse
ピー． クルーズ ジェームス
Cory Czarnik
クザルニク コリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009033179A publication Critical patent/JP2009033179A/ja
Publication of JP2009033179A5 publication Critical patent/JP2009033179A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 半導体基板上に酸化物層を製造する方法の提供。
【解決手段】 ある実施形態において、半導体基板上に酸化物層を形成する方法は、プラズマリアクタの真空チャンバ内で基板支持体上に酸化すべき基板を載置するステップであって、チャンバが基板支持体から遠隔のイオン発生領域を有する、前記ステップと；チャンバにプロセスガスを導入するステップであって、プロセスガスが水素（Ｈ２）と酸素（Ｏ２）の少なくとも一つ - 約３:１までの水素（Ｈ２）と酸素（Ｏ２）の流量比で示される - 又は水蒸気（Ｈ２Ｏ蒸気）を含む、前記ステップと；チャンバのイオン発生領域に誘導結合プラズマを生成させて、基板上に酸化シリコン層を形成するステップと；を含む。
【選択図】 図１

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的には、半導体製造、より詳細には、半導体デバイス又はその要素の酸化に関する。
関連技術の説明
[0002]半導体デバイスは、製造の種々の段階で、形成すべき酸化物薄層を必要とする。例えば、トランジスタでは、ゲート酸化物薄層がゲートスタック構造の一部として形成されるのがよい。更に、ある用途では、例えば、フラッシュメモリ膜スタックの製造では、酸化物薄層は、例えば、スタックを酸化プロセスにさらすことによって、ゲートスタック全体を取り囲んで形成されるのがよい。このような酸化プロセスは、従来は熱的に或いはプラズマを用いて行われてきた。
[0003]酸化物層、例えば、ゲート酸化物層又はゲートスタック酸化層、を形成するための熱プロセスは、過去に用いられたより大きな特徴部サイズの半導体デバイスの製造において比較的よく機能した。都合の悪いことに、特徴部サイズが非常に小さくなり、また、異なる酸化物が次世代の先端技術に使われるのにつれて、現在必要とされる明確な接合画成部がより高温（例えば、約７００℃を超える）で拡散されるという点で熱酸化プロセスに必要とされる高ウエハ温度が問題である。接合画成部や他の特徴部のこのような歪みが不充分なデバイス性能又は故障につながり得る。
[0004]酸化物層を形成するために用いられるプラズマプロセスも同様の問題がある。例えば、高チャンバ圧（例えば、１００ミリトール）で、形成中のゲート酸化物層に汚染物質が蓄積する傾向があり、ダングリングボンド又は可動電荷のようなゲート酸化物構造の致命的な欠陥につながり、低チャンバ圧（例えば、数十ミリトール）で、プラズマイオンエネルギーの増大がイオン衝撃損傷や他の拡散の問題につながる。
[0005]例えば、従来の酸化プロセスは、バーズビークとして知られる欠陥がしばしば生じる。バーズビークは、隣接層間の境界面の側面から膜スタック構造の層に酸化物層が拡散し、隣接層の角が丸くなることを意味する。結果として生じた欠陥は、バーズビークに似ているプロファイルを有する。メモリセル（例えば、フラッシュメモリ適用において）の活性領域に酸化物層が侵入すると、メモリセルの活性幅が減少し、それによって、望ましくないことに、セルの有効な幅が減少するとともにフラッシュメモリデバイスの性能が低下する。
[0006]従って、物質のスタックを酸化させるための改善された方法が求められている。
概要
[0007]半導体基板上に酸化物層を製造するが本明細書に提供される。ある実施形態において、半導体基板上に酸化物層を形成する方法は、プラズマリアクタの真空チャンバ内で基板支持体上に酸化すべき基板を載置するステップであって、チャンバが基板支持体から遠隔のイオン発生領域を有する、前記ステップと；チャンバにプロセスガスを導入するステップであって、プロセスガスが水素（Ｈ２）と酸素（Ｏ２）の少なくとも一つ- 約３:１までの水素（Ｈ２）と酸素（Ｏ２）の流量比で示される - 又は水蒸気（Ｈ２Ｏ蒸気）を含む、前記ステップと；チャンバのイオン発生領域に誘導結合プラズマを生成させて、基板上に酸化シリコン層を形成するステップと；を含む。
[0008]ある実施形態において、半導体基板上に酸化物層を形成する方法は、プラズマリアクタの真空チャンバ内で基板支持体上に膜スタックがその上に形成された基板を準備するステップであって、チャンバが基板支持体から遠隔のイオン発生領域を有する、前記ステップと；チャンバにプロセスガスを導入するステップであって、プロセスガスが水素（Ｈ２）と酸素（Ｏ２）の少なくとも一つ- 約３:１までの水素（Ｈ２）と酸素（Ｏ２）の流量比で示される - 又は水蒸気（Ｈ２Ｏ蒸気）を含む、前記ステップと；チャンバのイオン発生領域に遠隔プラズマ又は準遠隔プラズマを生成させて、膜スタック上に酸化シリコン層を形成するステップと；を含む。
[0009]ある実施形態において、半導体基板上に酸化物層を形成する方法は、プラズマリアクタの真空チャンバ内で基板支持体上にゲート膜スタックがその上に形成された基板を準備するステップであって、チャンバが基板支持体から遠隔のイオン発生領域を有する、前記ステップと；チャンバにプロセスガスを導入するステップであって、プロセスガスが水素（Ｈ２）と酸素（Ｏ２）の少なくとも一つ- 約３:１までの水素（Ｈ２）と酸素（Ｏ２）の流量比で示される - 又は水蒸気（Ｈ２Ｏ蒸気）を含む、前記ステップと；基板を約７００℃未満の温度に維持するステップと；チャンバのイオン発生領域に遠隔プラズマ又は準遠隔プラズマを生成させて、ゲート膜スタック上に酸化シリコン層を形成するステップと；を含む。
[0010]本発明の上記特徴が詳細に理解されるように、上で簡単にまとめた本発明のより具体的な説明は、実施形態によって参照することができ、その一部が添付の図面に示されている。しかしながら、添付の図面が本発明の典型的な実施形態だけを示しているので、本発明の範囲を制限するものとみなされるべきでなく、本発明が他の等しく有効な実施形態を許容することができることは留意されるべきである。
[0014]理解を容易にするために、図に共通する同一の要素を示すために、可能な場合には、同一符号が用いられている。図は、一定の比率で縮小されているものではなく、明瞭にするために簡単にしていることがある。一実施形態の要素や特徴部が詳述せずに他の実施形態に有益に組み込まれてもよいことは企図されている。
詳細な説明
[0015]本発明の実施形態は、半導体基板の低温酸化方法を提供する。本発明のプロセスは、有利には、不純物が少なく、ドーパント拡散が減少し、且つマイクロローディング効果が低減した、より低い温度で酸化物層を形成することを提供する。
[0016]本発明の実施形態は、適切に装備されたプラズマリアクタ、例えば、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるデカップルドプラズマ窒化物形成（ＤＰＮ）リアクタ内で行われるのがよい。他の適切なプラズマリアクタを用いることもできる。例えば、図１は、本発明の実施形態に従って酸化物形成プロセスを行うのに適した説明的プラズマリアクタ１００を示す図である。リアクタ１００は、パルス波又は持続波（ＣＷ）ＲＦ発電機によって駆動される誘導結合プラズマ源電力アプリケータによって低イオンエネルギープラズマを供給することができる。リアクタは、円筒側壁１１２とドーム形（図示した）か、平らか、他の形状であってもよいシーリング１１４を有するチャンバ１１０を含む。プラズマ源電力アプリケータは、シーリング１１４の上に配置され、ＲＦ発電機１２０と、選ばれたデューティサイクルを有するパルス信号によって制御される発電機１２０の出力のゲート１２２からなる、ＲＦ電源にインピーダンス整合ネットワーク１１８を通って結合されたコイルアンテナ１１６を備える。ＲＦ発電機１２０は、約５０ワット〜約２５００ワットの電力を供給するように構成される。他の低イオンエネルギー生成プラズマ源電力アプリケータ、例えば、リモートＲＦプラズマ源又はマイクロ波プラズマ源も同様に用いることができることが企図されている。
[0017]リアクタ１００は、更に、半導体基板１２６、例えば、２００又は３００ｍｍの半導体ウエハ等を保持するための基板支持ペデスタル１２４、例えば、静電チャック又は他の適切な基板支持体を含む。基板支持ペデスタル１２４は、典型的には、基板支持ペデスタル１２４の最上面の下に加熱装置、例えば、ヒータ１３４を含む。ヒータ１３４は、図１に示されるように、単一又は複数のゾーンヒータ、例えば、半径方向に内外の加熱素子134ａ,134ｂを有する二重放射ゾーンヒータであるのがよい。
[0018]リアクタ１００は、更に、チャンバの内部に結合したガス噴射システム１２８と真空ポンプ１３０を含む。ガス噴射システム１２８は、一つ以上のプロセスガス源、例えば、酸素容器１３２、水素容器１６２、水蒸気容器１６８等に供給される。ガス源にそれぞれ結合される流量制御弁１６６、１６４、１７０（例えば、酸素容器１３２、水素容器１６２、水蒸気容器１６８）は、処理中、チャンバの内部にプロセスガス又はプロセスガス混合物を選択的に供給するために用いることができる。追加のガス、例えば、不活性ガス（ヘリウム、アルゴン等）、気体混合物等を供給するための他のガス源（図示せず）が設けられてもよい。チャンバ圧は、真空ポンプ１３０のスロットルバルブ１３８によって制御することができる。
[0019]ゲート１２２のパルスＲＦ電力出力のデューティサイクルは、出力がゲート１２２に結合されるパルスジェネレータ１３６のデューティサイクルを制御することによって制御することができる。プラズマは、コイルアンテナ１１６によって取り囲まれたシーリング１１４の下の容積に対応するイオン発生領域１４０に生成される。プラズマは基板１２６から離れてチャンバ１１０の上方領域に形成されるので、プラズマは準遠隔プラズマと呼ばれる（例えば、プラズマは、遠隔プラズマ形成の利点を有するが、基板１２６と同じプロセスチャンバ１１０内で形成される）。或いは、遠隔プラズマが用いられてもよく、この場合、イオン発生領域１４０は、チャンバ１１０の外側に配置されてもよい。
[0020]動作中、プラズマリアクタ１００は、欠陥が減少した、例えば、欠陥密度が非常に低い、バーズビークが減少した等の高品質酸化物層を堆積させるために本発明の実施形態の酸化プロセスを行うために使うことができる。デューティサイクルのパルスＲＦプラズマを減少させることによって欠陥を減少させることができる。プロセスは、更に、拡散を制限する低温で行うことができ、これはバーズビークを最少限にするために著しく有利である。
[0021]例えば、図２Ａ-図２Ｂは、半導体基板２０２の上に形成される膜スタック２４０を含む半導体構造２００の製造の段階を示す図である。図３は、本発明の実施形態に従って酸化物層を形成するための説明的プロセス３００を示す図である。プロセス３００は、図２Ａ-図２Ｂに示される構造について本明細書に記載され、例えば、図１に関して上記リアクタ１００において行われるのがよい。
[0022]プロセス３００は、３１０から始まり、酸化すべき膜スタック２００がその上に配置された基板２０２を準備する。基板２０２は、一般に、図１の基板１２６に対応し、一般に、プラズマリアクタ１００のチャンバ１１０の基板支持体１２４上に支持される。基板２０２は、種々の寸法、例えば、２００又は３００ｍｍ径ウエハだけでなく、矩形又は正方形のパネルであってもよい。ある実施形態において、膜スタック２０２は、３１２で基板２０２の上に形成されるのがよく、その後、酸化プロセスのチャンバ１１０へ準備される。例えば、膜スタック２０２は、プラズマリアクタ１００がそれに結合されたクラスタツールに結合された一つ以上のプロセスチャンバにおいて製造されるのがよい。適切なクラスタツールの一例は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるゲートスタックＣＥＮＴＵＲＡ（登録商標）である。
[0023]基板２０２は、結晶シリコン（例えば、Ｓｉ<１００>又はＳｉ<１１１>）、酸化シリコン、歪みシリコン、シリコンゲルマニウム、ドープされた又はドープされていない多結晶シリコン、ドープされた又はドープされていないシリコンウエハ、パターン形成された又はパターン形成されていないウエハ、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化シリコン、窒化シリコン、ドープされたシリコン、ゲルマニウム、砒化ガリウム、ガラス、サファイヤ等の物質を含むのがよい。
[0024]スタック２００は、バーズビーク又は他のプラズマ誘導基板損傷の減少が望まれる場合に酸化すべき物質のいかなるスタックであってもよい。例えば、フラッシュメモリ適用のようなある実施形態において、スタック２００は、トンネル酸化物層２０４と、フローティングゲート層２０６と、インターポリ誘電体（ＩＰＤ）を備える単層又は多層誘電体層２１０（ＩＰＤの限定されない例は、酸化物層２１２と、窒化物層２１４と、酸化物層２１６を備えている多層ＯＮＯ層であり、図２Ａ-図２Ｂに説明的に示す）と、制御ゲート層２２０とを備えるフラッシュメモリセルのゲートスタックであるのがよい。酸化物層２０４、２１２、２１６は、典型的には、シリコンと酸素、例えば、酸化シリコン（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）等を備える。窒化物層２１４は、典型的には、シリコンと窒素、例えば、窒化シリコン（ＳｉＮ）等を備えている。ある実施形態において、ＩＰＤ層２１０として、ＳｉＯ２／Ａｌ２Ｏ３／ＳｉＯ２を備える多層も使用し得る。フローティングゲート層２０６と制御ゲート層２２０は、典型的には、導電材料、例えば、多結晶シリコン、金属等を備えている。他の適用における膜スタック、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）金属電極／多結晶シリコンゲートスタック、不揮発性メモリ（ＮＶＭ）のためのチャージトラップフラッシュ（ＣＴＦ）等が本明細書に示される教示に従って有利に酸化することができることも企図されている。ＤＲＡＭ金属電極は、典型的には、タングステン層と多結晶シリコン層との間に窒化チタン（ＴｉＮ）又は窒化タングステン（ＷＮ）の中間層を有するタングステン（Ｗ）である。不揮発性メモリ（ＮＶＭ）のためのチャージトラップフラッシュ（ＣＴＦ）は、ゲートエッチングの後に側壁酸化から利益を得ることができる窒化タンタル（ＴａＮ）又は窒化チタン（ＴｉＮ）の金属電極を有するＳｉＯ２／ＳｉＮ／Ａｌ２Ｏ３ゲートスタックを用いる。
[0025]次に、３２０で、水素と酸素を含むプロセスガスは、チャンバ１１０に供給する。ある実施形態において、３２４で示されるように、３２０で供給されるプロセスガスは、酸素（Ｏ２）と水素（Ｈ２）を含む。ある実施形態において、水素（Ｈ２）は、供給される酸素（Ｏ２）と水素（Ｈ２）の合計量の約９０パーセント未満、又は約７５％までであるのがよい。ある実施形態において、水素（Ｈ２）は、供給される酸素（Ｏ２）と水素（Ｈ２）の合計量の約２５〜７５パーセントであるのがよい（例えば、水素（Ｈ２）と酸素（Ｏ２）の流量比約１:３- ３:１）。水素（Ｈ２）と酸素（Ｏ２）の添加が、酸素（Ｏ２）のみを用いる同様のプロセスと比較すると、約２０パーセントだけ酸化シリコン膜の厚さを増大することができることが本発明者らによって発見された。
[0026]ある実施形態において、３２２で示されるように、プロセスガスは水蒸気を含んでもよい。水蒸気が供給される実施形態において、水蒸気は、水素及び／又は酸素ガスの少なくとも一つと混合してもよい。或いは又は組合わせて、水蒸気は、少なくとも一つの不活性ガス、例えば、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ネオン（Ｎｅ）等と混合してもよい。
[0027]ある実施形態において、プロセスガス（又はガス混合物）は、約１００-２０００ｓｃｃｍの全流量で、又は約４００ｓｃｃｍで供給されてもよい。例えば、酸素（Ｏ２）と水素（Ｈ２）双方が供給される実施形態において、酸素（Ｏ２）と水素（Ｈ２）は、上記パーセントの割合で、約１００-２０００ｓｃｃｍの全流量で、又は約４００ｓｃｃｍで供給されてもよい。水蒸気が供給される実施形態において、水蒸気は、約５-１０００ｓｃｃｍの流量で一つ以上の不活性キャリヤガスと導入するのがよい。不活性ガスは、約１００-２０００ｓｃｃｍの全流量を供給し且つ約５０パーセントまでの水蒸気を有するプロセスガス混合物を供給するのに必要なように供給することができる。不活性ガス添加は、また、イオン化した酸素及び／又は水素の再結合を防止するために、Ｈ２／Ｏ２混合物と用いることができる。励起された二原子分子は、典型的には、プラズマ中でそれら自体と再結合しやすいので、不活性ガス（例えば、Ａｒ、Ｈｅ、Ｋｒ、Ｎｅ等）の添加は、より高い酸化率を容易にすることができる。
[0028]次に、３３０で、チャンバ１１０内でプロセスガスからプラズマが生成されて、膜スタック２００の上に酸化物層２３０を形成する。プラズマは、シーリング１１４の上に配置されたコイルアンテナ１１６からＲＦエネルギーの誘導結合によってチャンバ１１０のイオン発生領域１４０において形成され、それによって、有利には低イオン（例えば、パルスプラズマについては約５ｅＶ未満、ＣＷプラズマについては１５ｅＶ未満）エネルギーを供給する。プラズマの低イオンエネルギーは、イオン衝撃損傷を制限するとともにスタック２００の側壁の酸化をそれらの層の間に酸素の拡散を制限しつつ促進させ、それによって、バーズビークが減少する。
[0029]ある実施形態において、プラズマを生成するために（例えば、ＭＨｚ又はＧＨｚ範囲で、又は１３.５６ＭＨｚ以上）、約２５〜５０００ワットの電力が適切な周波数でコイルアンテナ１１６に供給されてもよい。電力は、持続波又はパルス方式において約２〜７０パーセントのデューティサイクルで供給することができる。
[0030]例えば、ある実施形態において、プラズマは、連続“オン”時間の間に生成させることができ、プラズマのイオンエネルギーは連続“オフ”間隔の間に崩壊させることができる。“オフ”間隔は、連続“オン”間隔を分離し、“オン”と“オフ”の間隔が制御可能なデューティサイクルを規定する。デューティサイクルによって、所定の閾値エネルギー未満に基板の表面の運動イオンエネルギーが制限される。ある実施形態において、所定の閾値エネルギーは、約５ｅＶ以下である。
[0031]例えば、パルスＲＦ電力の“オン”時間中にプラズマエネルギーは増大し、“オフ”時間中に低下する。短い“オン”時間中に、コイルアンテナ１１６によって封入された容積にゆるく対応しているイオン発生領域１４０にプラズマが生成される。イオン発生領域１４０は、基板１２６より上にかなりの距離ＬＤに上げられる。“オン”時間中にシーリング１１４の近くのイオン発生領域１４０に生成されたプラズマは、“オフ”時間中に基板１２６の方に平均速度ＶＤで移動する。それぞれの“オフ”時間中に、最速電子がチャンバ壁に拡散し、プラズマが冷却する。最もエネルギーをもった電子が、プラズマイオンドリフト速度ＶＤより非常に高速な速度でチャンバ壁に拡散する。それ故、“オフ”時間中に、イオンが基板１２６に達する前に、プラズマイオンエネルギーはかなり低下する。次の“オン”時間中に、より多くのプラズマがイオン発生領域１４０に生成され、サイクル全体がそれ自体を繰り返す。結果として、基板１２６に達するプラズマイオンのエネルギーは、かなり減少する。チャンバ圧のより低い範囲、即ち、約１０ｍＴ以下で、パルスＲＦの場合のプラズマエネルギーは、連続ＲＦの場合より著しく減少する。
[0032]パルスＲＦ電力波形の“オフ”時間とイオン発生領域１４０と基板１２６との間の距離ＬＤは、どちらも、イオン発生領域１４０に生成されるプラズマがそのエネルギーの充分な量を消失させることを可能にするのに充分でなければならないので、基板１２６に達する際に、イオン衝撃損傷又は欠陥がほとんど又は全く生じない。詳しくは、“オフ”時間は、で、約２〜２０ｋＨｚ、又は約１０ｋＨｚのパルス周波数と、約５％〜２０％の“オン”デューティサイクルで規定される。従って、ある実施形態において、“オン”間隔は、約５-５０マイクロ秒、又は約２０マイクロ秒続き、“オフ”間隔は、約５０-９５マイクロ秒、又は約８０マイクロ秒だけ続く。
[0033]ある実施形態において、イオン発生領域と基板との距離ＬＤは、２ｃｍを超えるか、又は約２-２０ｃｍである。イオン発生領域と基板との距離ＬＤは、パルスＲＦ電力波形の単一の“オフ”時間中にプラズマイオンが進む“オフ”時間の距離ＶＤの時間とほぼ同じである（か又は超える）ことができる。
[0034]持続波とパルス方式共に、３３０で生成されたプラズマは、有利には、チャンバ内で、また、イオンエネルギーの制御によりイオンの反応性の損失を制限してイオン衝撃誘導損傷又は拡散損傷（例えば、バーズビーク）を防止するのに基板に充分近くに、酸素イオンと水素イオンの同時生成の釣り合いがとれている。
[0035]３３０で生成されるプラズマは、低圧プロセスにおいて形成されでもよく、それによって、汚染誘導欠陥の可能性が減少する。例えば、ある実施形態において、チャンバ１１０は、約１-５００ミリトールの圧力で維持されるのがよい。更に、このような低チャンバ圧レベルで予想されるイオン衝撃誘導欠陥は、準遠隔プラズマ源を用いることによって、また、所望により、上記のようにプラズマ源をパルスにすることによって制限されても防止されてもよい。
[0036]基板は、ほぼ室温（約２２℃）で、又は約２０-７５０℃の温度、又は約７００℃未満、又は約６００℃未満維持されるのがよい。低温のプロセスは、プラズマ成分のイオンエネルギーを減少させ、それによって更にスタック２００の層間で酸素の拡散が制限され、それによって更にバーズビークが減少する。
[0037]酸化物層２３０は、５-１００オングストロームの厚さに、を形成することができる。プロセス３００は、約７-５０オングストローム毎分、又は少なくとも約２５オングストローム毎分の酸化物膜の成長速度を与えることができる。本明細書に開示した本発明のプロセス３００は、より低熱経費で上記酸化物成長速度増強を与え、それによって、従来の酸化プロセスと比較してプロセスに基板をさらす時間を減少させることによって更に拡散作用が制限される。ある実施形態において、プロセスの時間は、約５-３００秒であるのがよい。
[0038]膜スタック２００の上に所望の厚さに酸化物層３１０を形成すると同時に、プロセス３００が終了する。基板２０２は、続いて、その上に製造される構造を完了する必要に応じて更に処理することができる。
[0039]従って、基板上に、又はその上に配置された膜スタック上に酸化物層を形成するためのプロセスの実施形態を、本明細書に示してきた。プロセスは、有利には、不純物が少なく、ドーパント拡散が減少し、且つマイクロローディング効果が低減した、より低温度での酸化物層の形成を提供する。従って、本発明のプロセスは、より大きなプロセス窓や酸化ステップの前に用いることができるプロセスの種類の増加を容易にする。例えば、酸化プロセスでのより低い温度の使用は、酸化ステップの前に形成される膜構造の不安定性、ゲートスタック上の金属電極の酸化、又は酸化ステップの前に行われる処理ステップのためのドーパント拡散の課題を引き起こさないので有利である。大きなプロセス窓は、低温で且つ汚染又はイオン衝撃損傷又は拡散によって誘導される欠陥がない高品質酸化物膜の成長を確実にする。
[0040]本発明はフラッシュメモリ膜スタックによって上で説明されているが、本発明はまた、トランジスタゲートスタック、他の物質スタックを酸化させるために、又は他の種々の用途において基板上に酸化物層を形成するために有利に使用し得る。
[0041]上記は、本発明の実施形態に関するが、本発明の他の多くの実施形態が本発明の基本的範囲から逸脱することなく構成されてもよく、本発明の範囲は以下の特許請求の範囲によって決定される。
図１は、本発明の実施形態を行うのに適したプラズマリアクタを示す図である。 図２Ａは、本発明のある実施形態の半導体構造の製造段階を示す図である。 図２Ｂは、本発明のある実施形態の半導体構造の製造段階を示す図である。 図３は、本発明のある実施形態の酸化プロセスを示す流れ図である。
符号の説明
１００…リアクタ、１１０…チャンバ、１１２…円筒側壁、１１４…シーリング、１１６…コイルアンテナ、１１８…インピーダンス整合ネットワーク、１２０…ＲＦ発電機、１２２…ゲート、１２４…基板支持ペデスタル、１２６…半導体基板、１３４…ヒータ、１２８…ガス噴射システム、１３０…真空ポンプ、１３２…酸素容器、１３６…パルスジェネレータ、１３８…スロットルバルブ、１４０…イオン発生領域、１６２…水素容器、１６４…流量制御弁、１６６…流量制御弁、１６８…水蒸気容器、１７０…流量制御弁、２００…半導体構造、２０２…半導体基板、２０４…トンネル酸化物層、２０６…フローティングゲート層、２１２…酸化物層、２１４…窒化物層、２１６…酸化物層、２２０…制御ゲート層、２４０…膜スタック。

Claims (15)

  1. 半導体基板上に酸化物層を形成する方法であって：
    プラズマリアクタの真空チャンバ内の基板支持体上に酸化すべき基板を載置するステップであって、該チャンバが該基板支持体から遠隔のイオン発生領域を有する、前記ステップと；
    該チャンバにプロセスガスを導入するステップであって、該プロセスガスが水素（Ｈ２）と酸素（Ｏ２）の少なくとも一つ - 約３:１までの水素（Ｈ２）と酸素（Ｏ２）の流量比で示される - 又は水蒸気（Ｈ２Ｏ蒸気）を含む、前記ステップと；
    該チャンバの該イオン発生領域に誘導結合プラズマを生成させて、該基板上に酸化シリコン層を形成するステップと；
    を含む、前記方法。
  2. 該基板が、更に、複数の層を備え膜スタックを含み、該酸化シリコン層が該スタック上に形成される、請求項１に記載の方法。
  3. 該プロセスガスが、更に、水蒸気（Ｈ２Ｏ蒸気）を含む、請求項１又は２に記載の方法。
  4. 該プロセスガスが、更に、水素（Ｈ２）と酸素（Ｏ２）の少なくとも一つを含む、請求項３に記載の方法。
  5. 該プロセスガスが、更に、少なくとも一つの不活性ガスを含む、請求項１-４のいずれか１項に記載の方法。
  6. 該プロセスガスが、水素（Ｈ２）と酸素（Ｏ２）を含む、請求項１-２のいずれか１項に記載の方法。
  7. 該プロセスガスが、約１:３〜３:１の流量比で供給される水素（Ｈ２）と酸素（Ｏ２）を含む、請求項６に記載の方法。
  8. 該プロセスガスが、約３:１までの水素（Ｈ２）と酸素（Ｏ２）の流量比で供給される水素（Ｈ２）と酸素（Ｏ２）を含む、請求項６に記載の方法。
  9. 該基板を約７００℃未満に維持するステップを更に含む、請求項１-８のいずれか１項に記載の方法。
  10. 該基板を約６００℃未満に維持するステップを更に含む、請求項１-８のいずれか１項に記載の方法。
  11. 該チャンバ内の圧力が、約５-５００ミリトールに維持される、請求項１-１０のいずれか１項に記載の方法。
  12. 該酸化シリコン膜の成長速度が、約７-５０オングストローム／分である、請求項１-１１のいずれか１項に記載の方法。
  13. 誘導結合プラズマを生成させるステップが、
    パルスプラズマ源電力を供給する工程、
    を更に含む、請求項１-１２のいずれか１項に記載の方法。
  14. 該プラズマ源電力を約５-２０ｋＨｚのパルス周波数で且つ約２-７０パーセントのデューティサイクルでパルスにするステップを更に含む、請求項１３に記載の方法。
  15. 該イオン発生領域が、該基板支持体から約２-２０ｃｍに配置される、請求項１-１４のいずれか１項に記載の方法。
JP2008196682A 2007-07-30 2008-07-30 半導体デバイスの低温酸化のための方法 Pending JP2009033179A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/830,140 US7645709B2 (en) 2007-07-30 2007-07-30 Methods for low temperature oxidation of a semiconductor device

Publications (2)

Publication Number Publication Date
JP2009033179A true JP2009033179A (ja) 2009-02-12
JP2009033179A5 JP2009033179A5 (ja) 2011-09-15

Family

ID=40338567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008196682A Pending JP2009033179A (ja) 2007-07-30 2008-07-30 半導体デバイスの低温酸化のための方法

Country Status (4)

Country Link
US (1) US7645709B2 (ja)
JP (1) JP2009033179A (ja)
KR (2) KR20090013051A (ja)
TW (1) TWI553734B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103476A (ja) * 2017-01-26 2017-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
KR20180019661A (ko) * 2015-06-18 2018-02-26 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 소자를 제조하는 방법 및 광전 반도체 소자

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009114617A1 (en) * 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
US8435906B2 (en) * 2009-01-28 2013-05-07 Applied Materials, Inc. Methods for forming conformal oxide layers on semiconductor devices
JP5595481B2 (ja) * 2009-03-31 2014-09-24 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
US8481433B2 (en) * 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US8043981B2 (en) * 2009-04-21 2011-10-25 Applied Materials, Inc. Dual frequency low temperature oxidation of a semiconductor device
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
WO2010147937A2 (en) * 2009-06-15 2010-12-23 Applied Materials, Inc. Enhancing nand flash floating gate performance
WO2011032854A2 (en) * 2009-09-18 2011-03-24 Oerlikon Solar Ag, Truebbach A method for manufacturing a photovoltaic device
WO2011097178A2 (en) * 2010-02-02 2011-08-11 Applied Materials, Inc. Methods for nitridation and oxidation
CN102108484B (zh) * 2011-01-18 2012-07-04 厦门建霖工业有限公司 一种双层抗菌镀层的制备方法
US20120326230A1 (en) * 2011-06-22 2012-12-27 International Business Machines Corporation Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature
US9054048B2 (en) 2011-07-05 2015-06-09 Applied Materials, Inc. NH3 containing plasma nitridation of a layer on a substrate
US8993458B2 (en) 2012-02-13 2015-03-31 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
US10020186B2 (en) * 2016-07-29 2018-07-10 Applied Materials, Inc. Silicon germanium selective oxidation process
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102585074B1 (ko) 2017-11-11 2023-10-04 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理系统的冷凝器系统
CN108447770B (zh) * 2018-03-08 2020-07-28 清华大学 二氧化硅薄膜的制备方法
KR102536820B1 (ko) 2018-03-09 2023-05-24 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10790183B2 (en) 2018-06-05 2020-09-29 Applied Materials, Inc. Selective oxidation for 3D device isolation
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229887A (ja) * 1983-06-11 1984-12-24 Nippon Telegr & Teleph Corp <Ntt> トンネル型ジヨセフソン接合素子の製法及びそれに使用する装置
JPH06140368A (ja) * 1992-10-28 1994-05-20 Fujitsu Ltd 水素プラズマダウンフロー処理方法及び水素プラズマダウンフロー処理装置
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
JP2004349546A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
WO2006073568A2 (en) * 2004-11-16 2006-07-13 Applied Materials, Inc. MULTI-LAYER HIGH QUALITY GATE DIELECTRIC FOR LOW-TEMPERATURE POLY-SILICON TFTs
JP2006190877A (ja) * 2005-01-07 2006-07-20 Tokyo Electron Ltd プラズマ処理方法
WO2006083778A2 (en) * 2005-02-02 2006-08-10 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed rf source power

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343391A (ja) 1992-06-04 1993-12-24 Fujitsu Ltd 半導体装置の製造方法
TW520453B (en) 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6596653B2 (en) 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
JP2003086569A (ja) 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
US6958112B2 (en) 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
WO2005083795A1 (ja) 2004-03-01 2005-09-09 Tokyo Electron Limited 半導体装置の製造方法及びプラズマ酸化処理方法
US7229931B2 (en) 2004-06-16 2007-06-12 Applied Materials, Inc. Oxygen plasma treatment for enhanced HDP-CVD gapfill
CN1993813B (zh) 2004-08-13 2010-12-22 东京毅力科创株式会社 半导体装置的制造方法和等离子体氧化处理方法
KR100580587B1 (ko) * 2004-09-07 2006-05-16 삼성전자주식회사 반도체 장치의 제조 방법
US7214628B2 (en) * 2005-02-02 2007-05-08 Applied Materials, Inc. Plasma gate oxidation process using pulsed RF source power
US7972441B2 (en) 2005-04-05 2011-07-05 Applied Materials, Inc. Thermal oxidation of silicon using ozone

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229887A (ja) * 1983-06-11 1984-12-24 Nippon Telegr & Teleph Corp <Ntt> トンネル型ジヨセフソン接合素子の製法及びそれに使用する装置
JPH06140368A (ja) * 1992-10-28 1994-05-20 Fujitsu Ltd 水素プラズマダウンフロー処理方法及び水素プラズマダウンフロー処理装置
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
JP2004349546A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
WO2006073568A2 (en) * 2004-11-16 2006-07-13 Applied Materials, Inc. MULTI-LAYER HIGH QUALITY GATE DIELECTRIC FOR LOW-TEMPERATURE POLY-SILICON TFTs
JP2006190877A (ja) * 2005-01-07 2006-07-20 Tokyo Electron Ltd プラズマ処理方法
WO2006083778A2 (en) * 2005-02-02 2006-08-10 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed rf source power

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180019661A (ko) * 2015-06-18 2018-02-26 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 소자를 제조하는 방법 및 광전 반도체 소자
KR102508721B1 (ko) 2015-06-18 2023-03-09 에이엠에스-오스람 인터내셔널 게엠베하 광전 반도체 소자를 제조하는 방법 및 광전 반도체 소자
JP2017103476A (ja) * 2017-01-26 2017-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20090013051A (ko) 2009-02-04
TW200913069A (en) 2009-03-16
US20090035952A1 (en) 2009-02-05
TWI553734B (zh) 2016-10-11
KR20110018408A (ko) 2011-02-23
US7645709B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
US7947561B2 (en) Methods for oxidation of a semiconductor device
US8043981B2 (en) Dual frequency low temperature oxidation of a semiconductor device
EP2449579B1 (en) Methods of forming oxide layers on substrates
US6897149B2 (en) Method of producing electronic device material
US20110189860A1 (en) Methods for nitridation and oxidation
US20100297854A1 (en) High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
JP6141356B2 (ja) 半導体デバイス上に共形酸化物層を形成するための方法
JP2007027777A (ja) 電子デバイス材料の製造方法
JP7474805B2 (ja) 遠隔プラズマによる酸化へのアルゴン添加
US8163626B2 (en) Enhancing NAND flash floating gate performance
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106