JP6141356B2 - 半導体デバイス上に共形酸化物層を形成するための方法 - Google Patents

半導体デバイス上に共形酸化物層を形成するための方法 Download PDF

Info

Publication number
JP6141356B2
JP6141356B2 JP2015109727A JP2015109727A JP6141356B2 JP 6141356 B2 JP6141356 B2 JP 6141356B2 JP 2015109727 A JP2015109727 A JP 2015109727A JP 2015109727 A JP2015109727 A JP 2015109727A JP 6141356 B2 JP6141356 B2 JP 6141356B2
Authority
JP
Japan
Prior art keywords
substrate
plasma
oxide layer
temperature
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015109727A
Other languages
English (en)
Other versions
JP2016028411A (ja
Inventor
アグス エス． ジャンドラ，
アグス エス． ジャンドラ，
クリストファー エス． オルセン，
クリストファー エス． オルセン，
ヨハネス エフ． スウェンバーグ，
ヨハネス エフ． スウェンバーグ，
好隆 横田
好隆 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2016028411A publication Critical patent/JP2016028411A/ja
Application granted granted Critical
Publication of JP6141356B2 publication Critical patent/JP6141356B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

本発明の実施形態は、一般的には、半導体製造に関係し、より詳しくは、共形酸化物層を形成するために半導体デバイス又はその構成要素の酸化に関係する。
半導体デバイスは、その製造の様々なステージにおいて形成される薄い酸化物層を必要とする。例えば、トランジスタでは、下記にさらに説明するように、側壁を含むゲートスタック構造の一部として、薄いゲート酸化物層を形成する場合がある。加えて、フラッシュメモリ膜スタックの製造においてなどの、ある応用例では、例えば、酸化プロセスにスタックを曝すことを介して、薄い酸化物層を、ゲートスタック全体を囲んで形成する場合がある。かかる酸化プロセスは、従来いずれか熱的に又はプラズマを使用して行われてきている。
酸化物層、例えば、ゲート酸化物層又はゲートスタック酸化層を形成するための熱プロセスは、過去に使用していたより大きなフィーチャサイズの半導体デバイスの製造において比較的うまく働いていた。都合の悪いことに、フィーチャサイズがはるかに小さくなりつつあり、次世代の先端技術では違った酸化膜を採用するので、熱酸化プロセスにおいて必要な高いウェーハ温度又は高い基板温度は、シリコンウェーハ中のドーパント（ドープしたウェル及び接合）が（例えば、約７００℃より上の）より高い温度で拡散するという点で、問題がある。かかるドーパントプロファイル及び他のフィーチャの変形が、悪いデバイス性能又は不良を引き起こすことがある。
酸化物層を形成するために使用するプラズマプロセスは、類似の問題を有する。例えば、高いチャンバ圧力（例えば、１００ｍＴｏｒｒ）においては、汚染が、形成中にゲート酸化物層中に蓄積する傾向があり、ダングリングボンド又は可動電荷などのゲート酸化物構造中の致命的な欠陥を引き起こし、低いチャンバ圧力（例えば、数１０ｍＴｏｒｒ）においては、プラズマイオンエネルギーの増加が、イオン照射損傷及び他の拡散問題を引き起こす。例えば、従来の酸化プロセスは、多くの場合バーズビークとして知られる欠陥をもたらす。バーズビークは、近接した層間の界面のところで横からの膜スタック構造の層中への酸化物層の拡散を呼び、近接した層の角を丸める。結果としての欠陥は、鳥の嘴（バーズビーク）に似たプロファイルを有する。（例えば、フラッシュメモリ応用例では）メモリセルの能動領域中への酸化物層の侵入は、メモリセルの能動幅を減少させ、それによって、セルの実効幅を望ましくなく縮小させ、フラッシュメモリデバイスの性能を劣化させる。
現在の低温プラズマプロセスのもう１つの制限は、ウェーハ面又は基板面に平行な表面上に、すなわち、材料の積み重ねられた層によって形成されるゲート及びゲート間に形成されるトレンチなどの構造の頂部及び底部上に優先的に酸化が起きるように見えることである。これは、ウェーハに垂直な酸素イオン及び酸素ラジカルのフラックスのためであると、考えられている。原因に拘わらず、限られた酸化がスタックの側壁上で生じ、結果として、ゲートスタック上に許容できない薄い側壁層及び悪い共形性をもたらす。したがって、半導体基板上に酸化物層を形成するための方法の改善に対する必要性がある。
本発明の１つの態様は、半導体基板上に形成した酸化物層を加工処理する方法に関する。１つ又は複数の実施形態によれば、本方法は、プラズマ反応チャンバ内で基板支持部上にかかる基板を置くことを含む。１つ又は複数の実施形態において利用されるチャンバは、イオン発生領域を含む。本方法は、さらに、チャンバ中にプロセスガスを導入すること又は流すことを含み、イオン発生領域中では、プラズマが、チャンバのイオン発生領域内で生成され、基板上に酸化物層を形成するために使用される。１つ又は複数の実施形態に従って形成されるプラズマは、酸素又は酸素種を含むことができる。１つ又は複数の実施形態では、酸化物層は、基板を積極的に冷却しながら、プラズマから形成される。かかる実施形態では、基板を積極的に冷却することにより、あるプラズマ中に含まれる酸素種の付着係数が増加する。
１つ又は複数の実施形態によれば、基板が約１００℃未満の温度に冷却される。限定的な実施形態では、基板が約−５０℃〜約１００℃の範囲内の温度に冷却される。より限定的実施形態では、基板が約−２５℃〜７５℃の範囲内の温度に冷却され、さらに限定的な実施形態では、基板が約０℃〜５０℃の範囲内の温度に冷却される。
本明細書中で使用するように、用語「積極的に冷却すること」は、基板に近接して冷却流体を流すことを指す。１つの実施形態では、静電チャック（ＥＳＣ）が、基板に近接して冷却流体を流すために使用される。代替実施形態では、対流ガスがチャンバに供給され、基板に近接して流される。
１つ又は複数の実施形態によれば、基板が、基板支持部を通して冷却剤を流すことによって積極的に冷却される。限定的な実施形態では、冷却剤を、基板と基板支持部との間に循環させる。例えば、限定的な実施形態では、基板が、複数の冷却流路を含む基板の表面との接触を通して冷却されうる。より限定的な実施形態では、基板支持部は、冷却流路に冷却剤を供給するために一連の通路を利用する。かかる実施形態において使用される適切な冷却剤は、ヘリウム、他の希ガス、及びこれらの組み合わせを含む。
１つ又は複数の代替実施形態は、反応チャンバ中に対流ガスを流すことによって基板を積極的に冷却する。限定的な実施形態では、ヘリウムガスが、基板を積極的に冷却するために反応チャンバ中に流される。より限定的な実施形態では、対流ガスが、約５００ｓｃｃｍ〜約３０００ｓｃｃｍの範囲内の流量で反応チャンバ中に流される。１つ又は複数の実施形態において使用する対流ガスは、ヘリウムを含み、１つ又は複数の他の希ガスを含むこともできる。
上記は、本発明のある種のフィーチャをむしろ大ざっぱに概説している。本発明の範囲内の別の構造又はプロセスを修正する又は設計するための根拠として、開示した限定的な実施形態を容易に利用することができることを、当業者なら認識するはずである。かかる等価な構成が別記の特許請求の範囲に述べたような本発明の精神及び範囲から乖離しないことを、当業者ならやはり理解するはずである。
したがって、本発明の上に記述したフィーチャを詳細に理解することが可能な方式で、上に簡潔に要約されている本発明のより明細な説明を、その一部が添付した図面に図示されている実施形態を参照することによって知ることができる。しかしながら、本発明が他の同様に有効な実施形態を許容することができるので、添付した図面が、本発明の典型的な実施形態だけを図示し、それゆえ、本発明の範囲を限定するようには見なされないことに、留意すべきである。
本発明の実施形態によるプラズマ反応装置の図である。 本発明の１つ又は複数の実施形態による半導体構造の製造のステージの図である。 本発明の１つ又は複数の実施形態による半導体構造の製造のステージの図である。 本発明の１つの実施形態において利用する静電チャックの図である。 対流ガス源を組み込んでいるプラズマ反応装置チャンバの図である。 従来技術のプラズマ酸化プロセスによって形成した酸化物層の図である。 本発明の１つ又は複数の実施形態による、プラズマ酸化プロセスによって形成した酸化物層の図である。 本発明の１つ又は複数の実施形態による、プラズマ酸化プロセスによって形成した酸化物層の図である。
本発明の実施形態は、半導体基板の酸化によって共形酸化物層を形成するための方法を提供する。下記に説明する限定的な実施形態を、低温酸化によって形成した酸化物層を参照して説明する。
本明細書中で使用する場合、低温酸化は、約７００℃未満の温度における酸化を指す。従来のプラズマ酸化は、基板に伝達されるプラズマパワーのために１００℃よりも高い温度で生じる。１００℃よりも高い温度においては、酸素イオンフラックスが酸化プロセスを支配し、従って、５０ｎｍの幅を有する構造の水平な壁（これは、ゲート及びトレンチの上面及び底面と呼ぶこともできる）上に到達する酸化フラックスと比較して、酸化フラックスの半分だけが垂直な側壁のところに到達する。それ故に、共形性を、側壁上への成長と上面又は底面上への成長との比として定義する場合には、従来のプラズマ酸化は、２５Åよりも厚い厚さでたった５０％の共形性を実現するだけである。
プラズマ酸化中に、約−５０℃〜１００℃の範囲内の、例えば、約−２５℃〜７５℃の限定的な範囲内の、より限定的には約０℃〜５０℃の範囲内の温度への基板の積極的な冷却は、シリコン構造の低温酸化によって形成される膜の共形性を改善する。より限定的には、厚さで約１００ｎｍよりも薄いより小さなフィーチャの膜共形性を著しく改善する。共形性を、構造の側壁上に形成される膜の厚さと上面及び底面を含む構造の水平な表面上に形成される膜の厚さとの間の比として定義する。本発明の１つ又は複数の実施形態によれば、少なくとも約７５％、より詳しくは少なくとも約８０％、限定的な実施形態では少なくとも約９０％の共形性を実現する。１つ又は複数の実施形態では、上に説明したような方式で処理することによって、低温が、構造の側壁への酸素種の付着係数を増加させると考えられている。
本発明の実施形態を、Ｓａｎｔａ Ｃｌａｒａ、ＣａｌｉｆｏｒｎｉａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＤｅｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｎｉｔｒｉｄａｔｉｏｎ（ＤＰＮ）反応装置などの、適切に装備されたプラズマ反応装置内で行うことができる。ラジアルラインスロットアンテナプラズマ装置及びホローカソードプラズマ装置を含むが、これらに限定されない他の適切なプラズマ反応装置を、やはり利用することができる。図１は、本発明の実施形態による酸化物形成プロセスを行うために適した例示的なプラズマ反応装置を描く。反応装置は、連続波（ＣＷ）パワー発生装置によって駆動される誘導結合型プラズマ源パワーアプリケータを介して低イオンエネルギープラズマ及び高イオンエネルギープラズマを与えることができる。
図１に示した反応装置１１は、円柱状の側壁１２、及び（図面に示したような）ドーム型、平面、又は別の１つの幾何学的形状のいずれかとすることができる天井１４を有するチャンバ１０を含む。プラズマ源パワーアプリケータは、天井１４の上方に配置されかつ電源に第１のインピーダンス整合ネットワーク１８を通して連結されたコイルアンテナ１６を備える。電源は、ＲＦパワー発生装置２０及び発生装置２０の出力部のところのゲート２２を備える。
反応装置は、また、２００ｍｍもしくは３００ｍｍ半導体ウェーハ又はその他などの半導体基板２７を保持するための静電チャック又は他の適切な基板支持部とすることができる基板支持ペデスタル２６を含む。典型的には、基板支持ペデスタル２６の上面の下方に、ヒータ３４などの加熱装置がある。ヒータ３４を、単一ゾーンヒータ、又は図１に描いたような径方向内側加熱素子及び外側加熱素子３４ａ及び３４ｂを有する二重径方向ゾーンヒータなどの複数のゾーンヒータとすることができる。
加えて、反応装置は、チャンバ１０の室内に連結されたガス注入システム２８及び真空ポンプ３０を含む。ガス注入システム２８は、酸素容器３２、水素容器６２、又は希ガス容器７０を含むことができるガス源によって供給される。水蒸気源及び不活性ガス源（図示せず）などの、他のプロセスガス源を含むことができる。１つ又は複数の実施形態では、１つよりも多くのガス源を、利用することができる。流れ制御弁６６、６４、及び６８を、それぞれ、酸素容器３２、水素容器６２、及び希ガス容器７０に連結し、処理中にチャンバ１０の室内にプロセスガス又はプロセスガス混合物を選択的に与えるために利用することができる。窒素、ガス状の混合物、又はその他などの他のガス源（図示せず）をさらに設けることができる。チャンバ１０内部の圧力を、真空ポンプ３０のスロットル弁３８によって制御することができる。
出力部がゲート２２に連結されているパルス発生装置３６のデューティサイクルを制御することによって、ゲート２２のところのパルス化したＲＦパワー出力のデューティサイクルを制御することができる。コイルアンテナ１６によって囲まれた天井１４下の容積に対応するイオン発生領域３９内に、プラズマを発生する。基板２７からある距離のところのチャンバ１０の上側領域内にプラズマが形成されるので、プラズマは、疑似遠隔プラズマ（例えば、プラズマが、基板２７と同じチャンバ１０内部で形成されることを除いては、遠隔プラズマ形成の利点を有する）と呼ばれる。
動作では、基板上に形成した酸化物スタックの側壁上に厚くした酸化物層を有する高品質酸化物層を堆積するために、プラズマ反応装置を利用して、本発明の実施形態による酸化プロセスを行なうことができる。
例えば、図２Ａ〜図２Ｂは、半導体基板２０２の上方に形成した膜スタック２４０を含む半導体構造２００の製造のステージを表している。１つ又は複数の実施形態では、基板２０２は、スタック間にトレンチ２５０を形成する複数の膜スタック２４０を含むことができる。半導体構造２００の製造のために本明細書において説明するプロセスを、例えば、図１に関連して上に説明した反応装置１１内で実行することができる。
基板２０２は、その上に配置された膜スタック２４０を有する。膜スタック２４０は、酸化される。基板２０２は、一般的には、図１の基板２７に対応し、プラズマ反応装置１１のチャンバ１０内の基板支持部２６上に一般的には支持される。基板２０２は、２００ｍｍ又は３００ｍｍ直径ウェーハ及び長方形又は正方形のパネルなどの、様々な寸法を有することができる。ある実施形態では、膜スタック２４０を基板２０２上に形成することができ、次に、酸化プロセスのためにチャンバ１０に設置することができる。例えば、膜スタック２４０を、クラスタツールに連結されたプラズマ反応装置１１をやはり有するクラスタツールに連結された１つ又は複数のプロセスチャンバ内で製造することができる。適切なクラスタツールの一例は、Ｓａｎｔａ Ｃｌａｒａ、ＣａｌｉｆｏｒｎｉａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＧａｔｅ Ｓｔａｃｋ ＣＥＮＴＵＲＡ（登録商標）である。
基板２０２は、結晶質シリコン（例えば、Ｓｉ＜１００＞もしくはＳｉ＜１１１＞）、シリコン酸化物、歪シリコン、シリコンゲルマニウム、ドープしたもしくはアンドープの多結晶シリコン、ドープしたもしくはアンドープのシリコンウェーハ、パターン形成したもしくはパターン形成していないウェーハ、シリコンオンインシュレータ（ＳＯＩ）、炭素ドープのシリコン酸化物、窒化シリコン、ドープしたシリコン、ゲルマニウム、ガリウムヒ素、ガラス、サファイア、又はその他などの材料を包含することができる。
膜スタック２４０が上に記載した特定の材料に限定されないことを、理解するであろう。したがって、膜スタック２４０を酸化すべき材料の任意のスタックとすることができる。例えば、フラッシュメモリ応用例におけるような、ある実施形態では、スタック２００を、トンネル酸化物層２０４、フローティングゲート層２０６、インターポリダイエレクトリック（ＩＰＤ）２１０（ＩＰＤの非限定的な例は、酸化物層２１２、窒化物層２１４、及び酸化物層２１６を備えた複数層ＯＮＯ層であり、図２Ａ〜図２Ｂに例示的に示される）、及びコントロールゲート層２２０を備えたフラッシュメモリセルのゲートスタックである場合がある。酸化物層２０４、２１２、２１６は、典型的には、シリコン酸化物（ＳｉＯ２）、シリコン酸窒化物（ＳｉＯＮ）、又はその他などのシリコン及び酸素を包含する。窒化物層は、典型的には、窒化シリコン（ＳｉＮ）、又はその他などの、シリコン及び窒素を包含する。ある実施形態では、ＳｉＯ２／Ａｌ２Ｏ３／ＳｉＯ２を包含する複数層を、ＩＰＤ層２１０として使用することもできる。フローティングゲート層２０６及びコントロールゲート層２２０は、典型的には、多結晶シリコン、金属、又はその他などの伝導性材料を包含する。ダイナミックランダムアクセスメモリ（ＤＲＡＭ）金属電極／多結晶ゲートスタック、不揮発性メモリ（ＮＶＭ）用のチャージトラップフラッシュ（ＣＴＦ）、又はその他などの、他の応用例における膜スタックを、本明細書中において提供する教示に従って有利に酸化することができることが、考えられる。ＤＲＡＭ金属電極は、典型的には、タングステン（Ｗ）と多結晶シリコン層との間に窒化チタン（ＴｉＮ）又は窒化タングステン（ＷＮ）の層間層を具備するタングステンである。不揮発性メモリ（ＮＶＭ）用のチャージトラップフラッシュ（ＣＴＦ）は、ゲートエッチの後の側壁酸化からやはり利益を得ることができる、窒化タンタル（ＴａＮ）又は窒化チタンの金属電極を具備するＳｉＯ２／ＳｉＮ／Ａｌ２Ｏ３ゲートスタックを使用する。ある実施形態では、プロセスガスは、水蒸気を含むことができ、１つ又は複数の限定的な実施形態では、水蒸気を水素ガス及び／又は酸素ガスのうちの少なくとも１つと混合することができる。代替で又は組み合わせて、水蒸気を、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ネオン（Ｎｅ）、又はその他などの、少なくとも１つ不活性ガスと混合することができる。
ある実施形態では、プロセスガス（又はガス混合物）を、約１００〜２０００ｓｃｃｍの全流量で、又は約４００ｓｃｃｍで与えることができる。例えば、酸素（Ｏ２）及び水素（Ｈ２）の両者を与える実施形態では、酸素（Ｏ２）及び水素（Ｈ２）を、上に記載した割合の範囲内で、約１００〜２０００ｓｃｃｍの全流量で、又は約４００ｓｃｃｍで与えることができる。水蒸気を与える実施形態では、ヘリウム、アルゴン、クリプトン、ネオン、又は他の適切な不活性ガスとともに、水蒸気を約５〜１０００ｓｃｃｍの流量で導入することができる。約１００〜２０００ｓｃｃｍの全流量を与え、かつ約５０％までの水蒸気を有するプロセスガス混合物を与えるために、不活性ガスを必要に応じて与えることができる。イオン化した酸素及び／又は水素の再結合を防止するために、不活性ガス添加物を、Ｈ２／Ｏ２混合物とともに使用することもできる。励起した２原子分子は、典型的には、プラズマ中でそれ自体と再結合する可能性があり、そのため、（Ａｒ、Ｈｅ、Ｋｒ、Ｎｅ、又はその他などの）不活性ガスの添加は、より高い酸化速度を促進することができる。
膜スタック２４０を覆う酸化物層２３０を形成するために、プラズマをチャンバ１０内でプロセスガスから発生させる。天井１４の上方に配置されたコイルアンテナ１６からのＲＦエネルギーの誘導結合を介して、図１のチャンバ１０のイオン発生領域３９内で、プラズマを形成し、それによって、（例えば、パルス型プラズマに対して約５ｅＶ未満であり、ＣＷプラズマに対して１５ｅＶ未満である）低いイオンエネルギーを有利なことに与える。プラズマの低いイオンエネルギーは、イオン照射損傷を制限し、膜スタックの層の間の酸素の拡散を制限しながら、膜スタック２４０の側壁の酸化を促進し、それによって、バーズビークを減少させる。
ある実施形態では、プラズマを形成するために（例えば、ＭＨｚもしくはＧＨｚ帯で、又は約１３．５６ＭＨｚもしくはそれより大きな）適切な周波数で、約２５〜５０００ワットのパワーを、コイルアンテナ１６に与えることができる。パワーを、連続波モードで又はパルス型モードで与えることができる。１つ又は複数の実施形態では、約２〜７０パーセントのデューティーを具備するパルス型モードで、パワーを与えることができる。
例えば、ある実施形態では、連続する「オン」時間中にプラズマを発生させることができ、プラズマのイオンエネルギーが連続する「オフ」区間中に減衰することを可能にすることができる。「オフ」区間は、連続する「オン」区間を分離し、「オン」及び「オフ」区間が、制御可能なデューティサイクルを規定する。デューティサイクルは、基板の表面のところの運動エネルギーを所定のしきい値エネルギーよりも低く制限する。ある実施形態では、所定のしきい値エネルギーは、約５ｅＶ以下である。
例えば、パルス型ＲＦパワーの「オン」時間中に、プラズマエネルギーが増加し、「オフ」時間中に減少する。短い「オン」時間中に、コイルアンテナ１６によって閉じ込められた容積におおまかに対応するイオン発生領域３９内で、プラズマを発生させる。イオン発生領域３９を、基板２７の上方でかなりの距離ＬＤ高くする。「オン」時間中に天井１４の近くのイオン発生領域３９内で発生したプラズマは、「オフ」時間中に基板２７に向けて平均速度ＶＤでドリフトする。各「オフ」時間中に、最も早い電子が、チャンバ壁に拡散し、プラズマを冷却することを可能にする。最も活性化された電子は、プラズマイオンドリフト速度ＶＤよりもはるかに速い速度でチャンバ壁に拡散する。それゆえ、「オフ」時間中に、イオンが基板２７に到達する前に、プラズマイオンエネルギーは、著しく減少する。次の「オン」時間中に、より多くのプラズマがイオン発生領域３９内で生成され、全体のサイクルがそれ自体を繰り返す。その結果、基板２７に到達するプラズマイオンのエネルギーが、著しく小さくなる。チャンバ圧力のより低い範囲、すなわち、１０ｍＴ付近以下では、パルス型ＲＦのケースのプラズマエネルギーは、連続ＲＦのケースのものよりも非常に小さくなる。
プラズマが、基板２７に到達するときに、ほとんど又は何もイオン照射損傷又は欠陥を生じさせないように、パルス型ＲＦパワー波形の「オフ」時間及びイオン発生領域３９と基板２７との間の距離ＬＤは、両者ともイオン発生領域３９内で発生したプラズマがそれ自体のエネルギーの十分な量を失うことを可能にするために十分であるべきである。限定的には、「オフ」時間は、約２〜２０ｋＨｚ、又は約１０ｋＨｚのパルス周波数及び約５％〜２０％の「オン」デューティサイクルによって規定される。したがって、ある実施形態では、「オン」区間が、約５マイクロ秒〜約５０マイクロ秒の範囲内の、又は約２０マイクロ秒の期間にわたって続く場合があり、「オフ」区間が、約５０マイクロ秒〜約９５マイクロ秒の範囲内の、又は約８０マイクロ秒の期間にわたって続く場合がある。
ある実施形態では、イオン発生領域から基板までの距離ＬＤは、約２ｃｍよりも大きい、又は約２ｃｍ〜約２０ｃｍの範囲内である。イオン発生領域から基板までの距離ＬＤは、距離ＶＤにパルス型ＲＦパワー波形の１つの「オフ」時間中にプラズマイオンが移動する「オフ」時間を乗算したものとほぼ同じ（又はそれ以上）とすることができる。
連続波モード及びパルス型モードの両者において、イオン照射導入損傷又は拡散損傷（例えば、バーズビーク）を防止するために、プラズマは、チャンバ内で及び基板の十分に近くで酸素イオン及び水素イオンのコジェネレーションを都合よく均衡させて、イオンエネルギーの制御によりイオンの反応性の損失を制限する。
発生するプラズマを、低圧プロセスにおいて形成することができ、それによって、汚染導入欠陥の可能性を低減する。例えば、ある実施形態では、チャンバ１０を約１〜５００ｍＴｏｒｒの圧力で維持することができる。その上に、疑似遠隔プラズマ源を使用することによって、及び任意選択で、上に説明したようにプラズマ源パワーをパルス化することによって、そのように低いチャンバ圧力レベルにおいて予期されるはずのイオン照射導入欠陥を、制限する又は防止することができる。
１つ又は複数の実施形態によれば、酸化物層２３０を、約５オングストローム〜約５０オングストロームの範囲内の厚さに形成することができる。プロセスは、毎分約７オングストローム〜約５０オングストロームの範囲内で、又は少なくとも毎分約２５オングストロームで酸化膜の成長速度を提供することができる。本明細書において開示した発明に関するプロセスは、より小さなサーマルバジェットで上に説明した酸化膜成長速度を増大させ、それによって、従来の酸化プロセスと比較して、プロセスへの基板の暴露時間を減少させることによって、拡散効果をさらに限定する。ある実施形態では、プロセスは、約５秒〜約３００秒の範囲内の期間を有する場合がある。
酸化物層３１０を、膜スタック２００を覆って所望の厚さに形成することができる。基板上に製造すべき構造を完成させるために、基板２０２を、必要に応じて引き続きさらに処理することができる。
上に記したように、プラズマ酸化中に、約−５０℃〜１００℃の範囲内の、例えば、約−２５℃〜７５℃の限定的な範囲内の、より限定的には約０℃〜５０℃の範囲内の温度への基板の積極的な冷却が、シリコン構造の低温酸化によって形成される膜の共形性を改善することが、見出されている。冷却することを、様々な方法によって実現することができる。
第１の実施形態によれば、支持ペデスタル２６は、低温酸化中に基板温度を維持するために冷却ガスを用いて、基板の裏面又は支持ペデスタル２６と接触している基板の面を冷却する又は接触する静電チャック（ＥＳＣ）を備えることができる。ＥＳＣ３２５の具体例の実施形態を、図３に示す。図１の反応装置１１を参照すると、ＥＳＣ３２５は、チャンバ１０内で半導体基板２７を支持する。ＥＳＣ３２５は、貫通するボア３３０のあるベースを含むことができる。図示した実施形態では、静電部材３３３は、電極３５０を封入する絶縁体３３５を含む。静電部材３３３は、基板を受け取り支持するための上側表面３４０を含む。電圧供給リード部３６０との電気的接続部３５５を、電極３５０に電気的に接続する。電圧供給リード部３６０は、ＥＳＣ３２５のベースのボア３３０を通って延び、電圧供給端子３７０と電気的に係り合う電気的接触部３６５で終わる。使用中には、静電チャック３２５を、プロセスチャンバ３８０内の支持部３７５に固定する。ＥＳＣ３２５を図１に示した反応装置１１で使用することができることを、理解するであろう。図３に示した実施形態では、プロセスチャンバ３８０（図１のチャンバ１０に対応する）は、チャンバ３８０へプロセスガス源３０２（図１の酸素容器３２、水素容器６２、又は希ガス容器７０に対応する）を接続するプロセスガス注入部３８２（図１のガス注入システム２８に対応する）を含むことができる。図３のプロセスチャンバ３８０は、排気システム３０１に接続された排気排出部３８４をさらに含む。
図３の実施形態では、基板３４５をＥＳＣ３２５上に保持し、冷却剤を冷却剤源又はチラー３００から、絶縁体３３５の上側表面３４０内に冷却流路又は冷却溝をやはり含む冷却流路３０５に供給する。１つ又は複数の実施形態では、冷却剤は、ヘリウム、アルゴン、及び周期表のＶＩＩＩ族中の大部分の不活性元素などの伝導性ガスを含む。ＥＳＣ３２５上に保持された基板３４５は、冷却流路３０５をすっかりと覆って封止し、冷却剤が漏れ出すことを防止する。冷却流路３０５内の冷却剤は、基板３４５から熱を取り去り、基板３４５を処理中に一定の温度で維持する。
１つ又は複数の実施形態では、冷却流路３０５を、絶縁体及び電極全体を貫通して延びることができる一連の通路によって冷却剤源３００に接続する。冷却流路中に保持される冷却剤が実質的に基板３４５全体を冷却できるように、冷却流路３０５を、離間して配置し、一定の大きさに作り、分散させることができる。
１つ又は複数の実施形態では、基板に伝達されるプラズマパワーに起因する基板加熱を最小にするために、プラズマパルス化技術を使用することができる。これらの実施形態によれば、プラズマ酸化中に、約−５０℃〜１００℃の範囲内の、例えば、約−２５℃〜７５℃の限定的な範囲内の、より限定的には約０℃〜５０℃の範囲内の温度で基板を維持するために、プラズマパルス化技術を使用することができる。
プラズマパルス化することを、様々な適切な方法で実現することができる。１つの実施形態では、本明細書において説明した温度範囲内に基板を維持するために、プラズマを、オン及びオフに循環させることができる。別の一実施形態では、プラズマを、約２ｋＨｚ〜約５０ｋＨｚの範囲内のｋＨｚ周波数においてプラズマをパルス化することができる。
プラズマをオン及びオフに循環させるプラズマパルス化技術を利用する実施形態は、ＲＦプラズマ源パワー信号をパルス化することによって又は時間変調することによって、平均プラズマ電子温度及び化学的性質を修正することを含む。この技術は、また、ＲＦプラズマ源パワー変調として知られ、パルス間のパワーオフ時間中に、電子温度がプラズマ密度よりもはるかに速い速度で減少するために、ＲＦプラズマ源パワーレベルとは無関係に電子温度を制御する。ＲＦプラズマ源パワー変調は、逐次的に又は所定の順番に従ってプラズマ発生オン及びオフを物理的に反転させることを含む。１つ又は複数の実施形態では、ＲＦプラズマ源パワー変調は、イオン発生領域ならびにプラズマのオン及びオフを発生するプラズマ源を反転させることを含む。
１つ又は複数の実施形態によれば、プラズマパルス化技術は、第１の周波数と第２の周波数との間でＲＦ電源の周波数を交番させることを含む。１つ又は複数の実施形態では、違った大きさのパワーを、第１の周波数及び／又は第２の周波数で供給することもできる。１つ又は複数の実施形態では、−５０℃〜１００℃の温度に基板温度を維持する又は冷却するためにこのプラズマパルス化方法を利用することは、プラズマ反応装置のチャンバ内に基板を置くこと、及びチャンバ中に水素、酸素、又は希ガスを含有するガスを導入することを含む。その後で、チャンバ内で第１のプラズマを発生させるために、パワーを第１の周波数で反応装置に供給する。その後で、チャンバ内に第２のプラズマを発生させるために、パワーを第２の周波数で供給する。かかる実施形態は、第１の周波数及び第２の周波数の両者とは異なる周波数でパワーを供給することもできる。１つ又は複数の実施形態では、第１の周波数又は第２の周波数で供給するパワーの大きさが異なる場合があり、一方もしくは両方の周波数について、周期的に増加させるもしくは減少させることができる、又は一定のままとすることができる。基板の温度を調整する又は低くするために、第１の周波数又は第２の周波数で供給するパワーの量の変化の速度を、やはり制御することができる。
別の一実施形態では、反応チャンバ中に冷却ガス又は対流ガスを流すことによってガス対流を介して−５０℃〜１００℃に、基板温度を維持する又は冷却することができる。１つ又は複数の実施形態では、冷却ガスを、基板の裏側の代わりに基板の上部を通って流すことができる。かかる実施形態では、もう１つのガス注入部が、基板を冷却するために冷却ガスをチャンバ中に流すことを可能にするように、チャンバを修正することができる。１つ又は複数の実施形態では、基板表面に近接して冷却ガスが流れることを可能にするように、注入部を設置することができる。１つ又は複数の実施形態では、冷却ガスは、冷却ガス源からチャンバに供給される不活性ガスである。１つ又は複数の実施形態では、不活性ガスは、ヘリウム、アルゴン、及び周期表のＶＩＩＩ族中の他の不活性元素などの伝導性ガスである。
図４は、図１の反応装置１１を表し、チャンバ１０の室内に連結された冷却ガス配送システム２９をさらに含む。冷却ガス配送システム２９は、冷却ガス源８２によって供給され、チャンバ１０中に冷却ガスを流す。１つ又は複数の実施形態では、冷却ガス源は、ヘリウム容器を含むことができる。限定的な実施形態では、冷却ガス源は、希ガス混合物容器を含むことができる。冷却流制御弁８０を、冷却ガス源８２に連結する。図４に示した実施形態では、冷却ガスが、チャンバに供給され、基板温度を冷却するように図示した方向に基板に近接して流れる。
本発明の１つ又は複数の実施形態によれば、スタック、例えば、ゲート酸化物スタック中に酸化物層を形成するために、本方法を使用することができる。図５は、２つのゲートスタック２４１、２４２と基板２０３との間のスペースによって形成される図２Ａ〜図２Ｂに示したようなトレンチ２５０を描いている。図２Ａ〜図２Ｂ及び／又は膜スタック２４０を参照して上に説明したように、ゲートスタック２４１、２４２を形成することができる。基板２０３は、図２Ａ〜図２Ｂを参照して本明細書において説明した材料を包含することもできる。図５では、酸化物層２３１を、基板２０３上のゲートスタック２４１、２４２及びトレンチ２５０を覆うように形成する。基板を冷却することを含まない従来の処理技術を使用して、酸化物層を、図１に関連して説明した反応装置１１などのプラズマ反応装置中で形成する。
約−５０℃〜１００℃の範囲内に基板を維持することが、低温酸化により形成する膜又は酸化物層の共形性を改善できることを、出願人は発見している。１つ又は複数の実施形態では、側壁とトレンチ上との二酸化シリコン層の厚さの間の比が少なくとも７５％より大きくなるように、共形性を改善することができる。
図５は、従来技術によるプラズマ酸化プロセスによって形成した酸化物層２３１を示す。図５は、６５ｎｍのゲート長及び６５ｎｍのスペースを具備するシャロートレンチアイソレーションすなわち「ＳＴＩ」構造の底部トレンチを具体的に示す。図５の酸化物層２３１を、図２Ｂに示した膜スタック２４０などの２つの膜スタック間に形成したトレンチ２５０中に堆積する。トレンチ２５０は、２つの側壁２５１、２５２によって画定される。半導体構造２００は、典型的には、膜スタック間にトレンチ２５０を具備する図２Ｂに示したものなどの、複数の膜スタックを含む。図５のトレンチ２５０内に形成した酸化物層２３１は、トレンチ２５０の底部のところでは側壁２５１、２５２のところよりも厚い厚さを有する。急速熱酸化を使用して７５オングストロームの厚さを有するトンネル酸化物を成長させること、続いて１２００オングストロームの厚さを有するドープした多結晶シリコン層を形成することによって、図５のシリコン構造を形成した。５０オングストロームＨＴＯの厚さを有する高温酸化物すなわち「ＨＴＯ」層及び最後に４００オングストロームの厚さを有するＳｉＮ層を、低圧化学気相堆積すなわち「ＬＰＣＶＤ」プロセスを使用して多結晶シリコン層上に形成する。得られた構造の高さは、３４０〜３８０ｎｍ付近である。ゲート長及びスペースは、６５ｎｍである。
酸化物層２３１の側壁２５１、２５２の厚さは、１．９ｎｍ〜２．１ｎｍである。トレンチ２５０の底部表面のところの基板２０３上に形成した酸化物層２３１は、ほぼ３．２ｎｍの厚さを有する。酸化物層２３１の共形性、すなわち、酸化物層２３１の側壁２５１、２５２の厚さと基板２０３上の厚さとの比が、約０．５９〜０．６６の範囲内である。
図６Ａは、図５において利用した同じタイプの基板及び構造上に形成した酸化物層２３２を示す、しかしながら、酸化物層２３２を形成する方法は、本明細書において説明したように、ＥＳＣを利用することによって基板２０３温度を冷却すること又は維持することを含む。本出願において別なふうに説明しない限りは、チャンバ内のＥＳＣ上に基板２０３を置き、基板２０３の裏面又はＥＳＣと接触している基板の面を、プラズマ酸化プロセス中にヘリウムガスを使用して冷却した。図６Ａに示した実施形態では、約２０００Ｗのソースパワー及び８０％Ｈ２を包含し２００ｓｃｃｍの全流量を有するプロセスガスを利用して室温プラズマ酸化プロセスによって、酸化物層２５１を形成した。ＥＳＣにおいて利用したＨｅ冷却ガスを、４ｔの時間で設定し、基板を約３０℃〜約５０℃の範囲内の温度に冷却した。
得られた酸化物層２３２の側壁２５１、２５２の厚さは、２．５ｎｍ〜２．７ｎｍである。酸化物層２３２の、トレンチ２５０の底部表面の厚さは２．７ｎｍである。酸化物層２３２の共形性は、０．９３〜１．０である。
図６Ｂを参照すると、基板温度を維持するため又は冷却するために本明細書において説明したプラズマパルス化法を使用して、酸化物層２３３を、図５において使用した同じタイプの基板及び構造上に形成した。本明細書中において別なふうに説明しない限りは、反応装置に供給するパワーを循環させることによって、ＲＦプラズマ源パワー信号をパルス化した。下記のレシピ：ＯＮ４回２５秒間及びＯＦＦ４回１２０秒間：に従ってプラズマパワーＯＮ及びＯＦＦを物理的に反転させるために、マクロパルス化プロセスを使用した。２０００Ｗの電源を利用するＲＴデカップルドプラズマ酸化すなわち「ＤＰＯ」チャンバを、酸化物層を形成するために使用した。酸化物層を形成するために使用したプロセスガスは、８０％Ｈ２を含み、約２００ｓｃｃｍの流量でチャンバ中に流した。基板温度を、約２０℃〜約−３０℃の範囲内の温度に冷却した。
得られた酸化物層２３３の側壁２５１、２５２の厚さは２．８ｎｍである。トレンチ２５０の底部表面の酸化物層２３３の厚さは、３．１ｎｍであり、０．９０の共形性を有する結果になる。上の結果から明白であるように、約−５０℃〜１００℃の範囲内の温度にプラズマ酸化中に基板温度を維持すること又は冷却することが共形な酸化物層をもたらすことを見出した。
本明細書全体を通して「１つの実施形態」、「ある種の実施形態」、「１つ又は複数の実施形態」、又は「一実施形態」への言及は、実施形態に関連して説明した特定のフィーチャ、構造、材料、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な場所において「１つ又は複数の実施形態では」、「ある種の実施形態では」、「１つの実施形態では」、又は「一実施形態では」などの言い回しが現れることは、本発明の同じ実施形態を必ずしも参照する必要がない。その上に、特定のフィーチャ、構造、材料、又は特性を、１つ又は複数の実施形態中で任意の適切な方式で組み合わせることができる。上記の方法の説明の順番を、限定するようには考えるべきではなく、本方法は、順番を変えて、又は省略もしくは追加して説明した操作を使用することができる。
上記の記載は、例示的であるように意図されており、限定的であるようには意図されていないことを、理解するはずである。上記の記載を概観すると、多くの別の実施形態が、当業者には明らかであろう。それゆえ、本発明の範囲を、別記の特許請求の範囲が権利を与える等価物の完全な範囲と協働して、別記の特許請求の範囲に関連して判断すべきである。

Claims (15)

  1. 半導体基板上の酸化物層を処理する方法であって、
    イオン発生領域を有するプラズマ反応チャンバ内の基板支持部上に酸化すべき基板を置くこと、
    前記プラズマ反応チャンバ中にプロセスガスを導入すること、及び
    約−５０℃〜１００℃の範囲内の温度で前記基板を積極的に冷却しながら、水平表面厚さ及び側壁厚さを有する酸化物層を前記基板上に形成するために、同じプラズマ反応チャンバの前記イオン発生領域であって、前記基板の上２ｃｍよりも大きい範囲にある前記イオン発生領域内にプラズマを発生させること
    を含む方法。
  2. 前記基板温度を、前記酸化物層の形成中に約−２５℃〜７５℃の範囲内の温度に積極的に冷却する、請求項１に記載の方法。
  3. 前記基板温度を、前記酸化物層の形成中に約０℃〜５０℃の範囲内の温度に積極的に冷却する、請求項１に記載の方法。
  4. 前記基板温度を積極的に冷却することが、前記基板支持部を通して冷却剤を流すことを含む、請求項１に記載の方法。
  5. 前記基板支持部が、複数の冷却流路を具備した表面を備え、前記基板温度を積極的に冷却することが、前記基板支持部の前記表面に前記基板を接触させることを含む、請求項４に記載の方法。
  6. 前記基板支持部が、前記冷却流路に冷却剤を供給する一連の通路をさらに備える、請求項５に記載の方法。
  7. 前記基板温度を積極的に冷却することが、前記プラズマ反応チャンバ中に対流ガスを流すことを含む、請求項４に記載の方法。
  8. 前記対流ガスがヘリウムを含む、請求項７に記載の方法。
  9. 前記対流ガスが約５００ｓｃｃｍ〜約３０００ｓｃｃｍの範囲内の流量を含む、請求項７に記載の方法。
  10. 半導体基板上に酸化物層を形成する方法であって、
    プラズマ反応装置の、イオン発生領域を有するチャンバ内の基板支持部上に、酸化すべき基板を置くこと、
    チャンバ中にプロセスガスを導入すること、及び
    約１００℃未満の温度に前記基板を積極的に冷却しながら、前記基板上に酸化物層を形成するために、同じチャンバの前記イオン発生領域であって、前記基板の上２ｃｍよりも大きい範囲にある前記イオン発生領域内でプラズマを発生させること
    を含む方法。
  11. 前記プラズマが酸素種を含み、前記基板を積極的に冷却することにより、前記酸素種の付着係数を増加させる、請求項１０に記載の方法。
  12. 前記基板を積極的に冷却することが、前記反応装置へ対流ガスを流すことを含む、請求項１０に記載の方法。
  13. 前記基板を積極的に冷却することが、前記基板と前記基板支持部との間に冷却剤を循環させることを含む、請求項１０に記載の方法。
  14. 前記冷却剤がヘリウムを含む、請求項１３に記載の方法。
  15. 前記冷却剤が第２の希ガスをさらに含む、請求項１４に記載の方法。
JP2015109727A 2009-01-28 2015-05-29 半導体デバイス上に共形酸化物層を形成するための方法 Active JP6141356B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14790809P 2009-01-28 2009-01-28
US61/147,908 2009-01-28
US12/691,969 2010-01-22
US12/691,969 US8435906B2 (en) 2009-01-28 2010-01-22 Methods for forming conformal oxide layers on semiconductor devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011548286A Division JP2012516577A (ja) 2009-01-28 2010-01-28 半導体デバイス上に共形酸化物層を形成するための方法

Publications (2)

Publication Number Publication Date
JP2016028411A JP2016028411A (ja) 2016-02-25
JP6141356B2 true JP6141356B2 (ja) 2017-06-07

Family

ID=42396330

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011548286A Pending JP2012516577A (ja) 2009-01-28 2010-01-28 半導体デバイス上に共形酸化物層を形成するための方法
JP2015109727A Active JP6141356B2 (ja) 2009-01-28 2015-05-29 半導体デバイス上に共形酸化物層を形成するための方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011548286A Pending JP2012516577A (ja) 2009-01-28 2010-01-28 半導体デバイス上に共形酸化物層を形成するための方法

Country Status (4)

Country Link
US (1) US8435906B2 (ja)
JP (2) JP2012516577A (ja)
CN (1) CN102301459B (ja)
WO (1) WO2010088348A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103348776B (zh) * 2011-02-15 2017-06-09 应用材料公司 多区等离子体生成的方法和设备
JP2012216667A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法
US20140034632A1 (en) * 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
JP6257071B2 (ja) * 2012-09-12 2018-01-10 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
CN104201109B (zh) * 2014-09-02 2017-02-15 上海华力微电子有限公司 一种用于制备等离子氮化栅极介质层的方法
CN104392948A (zh) * 2014-11-25 2015-03-04 上海华力微电子有限公司 一种用于制备氮化栅极介质层的装置及方法
US10535505B2 (en) 2016-11-11 2020-01-14 Lam Research Corporation Plasma light up suppression
WO2018179038A1 (ja) * 2017-03-27 2018-10-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラム及び基板処理装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160112A (ja) * 1991-12-03 1993-06-25 Toyota Central Res & Dev Lab Inc プラズマ処理装置及びプラズマ処理方法
US5822171A (en) 1994-02-22 1998-10-13 Applied Materials, Inc. Electrostatic chuck with improved erosion resistance
US6450116B1 (en) 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
JP2002100573A (ja) * 2000-09-25 2002-04-05 Nec Corp 半導体製造装置および半導体製造方法
JP2002208624A (ja) * 2001-01-09 2002-07-26 Hitachi Kokusai Electric Inc 基板処理装置
US6908865B2 (en) 2001-09-28 2005-06-21 Applied Materials, Inc. Method and apparatus for cleaning substrates
JP3922355B2 (ja) 2002-04-01 2007-05-30 セイコーエプソン株式会社 半導体装置の製造方法
US6898065B2 (en) 2002-07-26 2005-05-24 Brad Mays Method and apparatus for operating an electrostatic chuck in a semiconductor substrate processing system
KR20050120965A (ko) 2004-06-21 2005-12-26 주식회사 하이닉스반도체 플라즈마손상을 줄인 고밀도플라즈마산화막의 증착 방법및 그를 이용한 반도체소자의 갭필 방법
TWI256091B (en) * 2004-08-02 2006-06-01 Siliconware Precision Industries Co Ltd A semiconductor package having stacked chip package and a method
KR100653543B1 (ko) 2004-09-17 2006-12-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP4576201B2 (ja) 2004-10-26 2010-11-04 創世理工株式会社 三酸化モリブデン層の作製方法
US7141514B2 (en) 2005-02-02 2006-11-28 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed RF source power
US7972441B2 (en) 2005-04-05 2011-07-05 Applied Materials, Inc. Thermal oxidation of silicon using ozone
US7292428B2 (en) 2005-04-26 2007-11-06 Applied Materials, Inc. Electrostatic chuck with smart lift-pin mechanism for a plasma reactor
JP2006344670A (ja) * 2005-06-07 2006-12-21 Renesas Technology Corp 半導体装置の製造方法
KR100745370B1 (ko) 2006-01-20 2007-08-02 삼성전자주식회사 반도체 디바이스의 절연막 제조방법
KR100956705B1 (ko) * 2006-02-28 2010-05-06 도쿄엘렉트론가부시키가이샤 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
JP2008066339A (ja) * 2006-09-04 2008-03-21 Seiko Epson Corp 半導体装置の製造装置
EP1918965A1 (en) * 2006-11-02 2008-05-07 Dow Corning Corporation Method and apparatus for forming a film by deposition from a plasma
US7645709B2 (en) 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device

Also Published As

Publication number Publication date
US8435906B2 (en) 2013-05-07
WO2010088348A2 (en) 2010-08-05
CN102301459B (zh) 2014-11-05
US20100216317A1 (en) 2010-08-26
JP2016028411A (ja) 2016-02-25
WO2010088348A3 (en) 2010-11-25
JP2012516577A (ja) 2012-07-19
CN102301459A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
JP6141356B2 (ja) 半導体デバイス上に共形酸化物層を形成するための方法
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
US7947561B2 (en) Methods for oxidation of a semiconductor device
US8492292B2 (en) Methods of forming oxide layers on substrates
US8043981B2 (en) Dual frequency low temperature oxidation of a semiconductor device
US9012336B2 (en) Method for conformal treatment of dielectric films using inductively coupled plasma
US7759598B2 (en) Substrate treating method and production method for semiconductor device
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
TWI756705B (zh) 添加氬至遠端電漿氧化
JP2004193409A (ja) 絶縁膜の形成方法
US8163626B2 (en) Enhancing NAND flash floating gate performance
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法
US11569245B2 (en) Growth of thin oxide layer with amorphous silicon and oxidation

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170502

R150 Certificate of patent or registration of utility model

Ref document number: 6141356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250