JP3318241B2 - アッシング方法 - Google Patents

アッシング方法

Info

Publication number
JP3318241B2
JP3318241B2 JP25556497A JP25556497A JP3318241B2 JP 3318241 B2 JP3318241 B2 JP 3318241B2 JP 25556497 A JP25556497 A JP 25556497A JP 25556497 A JP25556497 A JP 25556497A JP 3318241 B2 JP3318241 B2 JP 3318241B2
Authority
JP
Japan
Prior art keywords
ashing
resist
gas
oxygen radicals
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25556497A
Other languages
English (en)
Other versions
JPH1197421A (ja
Inventor
孝志 栗本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25556497A priority Critical patent/JP3318241B2/ja
Priority to US09/041,676 priority patent/US6043004A/en
Priority to EP98301939A priority patent/EP0910118B1/en
Priority to DE69839721T priority patent/DE69839721D1/de
Priority to TW087104101A priority patent/TW382745B/zh
Priority to KR1019980011473A priority patent/KR100298259B1/ko
Publication of JPH1197421A publication Critical patent/JPH1197421A/ja
Application granted granted Critical
Publication of JP3318241B2 publication Critical patent/JP3318241B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アッシング方法に
関し、より詳しくは、酸素を用いてレジストをアッシン
グするアッシング方法に関する。
【０００２】
【従来の技術】現在、半導体集積回路は微細化が急速に
進展しつつあり、半導体集積回路の形成に用いられる半
導体ウェハも大口径化している。半導体集積回路を製造
する場合にはリソグラフィー技術は不可欠であり、リソ
グラフィー技術にはレジストの塗布、露光及び現像によ
って形成されたマスクを用いるのが一般的である。レジ
ストよりなるマスクは、リソグラフィー技術の他に、半
導体層の所定部分に不純物を注入する際に使用されるこ
ともある。
【０００３】そのレジストは、リソグラフィー工程又は
イオン注入工程の最終段階で除去されるが、レジストの
除去方法として半導体集積回路の微細化や高集積化に対
応する技術が必要とされている。例えば、アッシングの
均一性の向上、エッチング対象となる薄膜に対するアッ
シングの高選択性の向上、基板へのダメージの防止、ク
リーン化、高スループット化などが要求されている。
【０００４】このため、アッシングの際には基板、膜に
対するダメージを無くしたり、アッシング後の残渣やパ
ーティクルを少なくし、さらにアッシング処理のスルー
プットを高くする技術が必要になってくる。ところで、
１つのシリコン基板内にＮウェルとＰウェルを形成する
場合には、シリコン基板の一部をレジストマスクで覆い
ながらｐ型不純物又はｎ型不純物を打ち分けるようにし
ている。また、ＮウェルやＰウェルにＭＯＳトランジス
タを形成する工程では、ＮウェルとＰウェルに注入する
不純物が異なるために、ＮウェルとＰウェルの一方をレ
ジストマスクで覆いながらｐ型不純物又はｎ型不純物を
イオン注入するようにしている。ｎ型不純物としては例
えば燐、砒素があり、ｐ型不純物としては例えばホウ素
がある。
【０００５】そのようなイオン注入の際にｎ型不純物又
はｐ型不純物のドーズ量を高くすると、レジスト膜の表
面には不純物導入による変質層が生成される。その変質
層は通常の方法では除去されにくいので、特殊な方法を
採用する必要がある。変質層の発生については、Shuzo
FUJIMURA et al., JAPAN JOURNAL OF APPLIED PHYSICS,
VOL. 28, NO.10, OCTOBER, 1989, pp.2130-2136、K. S
hinagawa et al., DPS1992, pp75-80に記載がある。変
質層は、ドーズ量を約５×１０15個／cm2 以上にするこ
とにより発生する。
【０００６】アッシング方法にはウェット・アッシング
とドライ・アッシングがある。ウェット・アッシング
は、基板や膜へのダメージが無いので、その点では好ま
しいが、アッシング処理を行う度に薬液槽が汚れ、薬液
槽に取り込まれたパーテクルが基板や膜に再付着するこ
とになる。ドライ・アッシングとしては、例えば図７に
示すようなアッシング装置を用いてレジストをプラズマ
に直接曝す方法がある。
【０００７】図７は、レジストの変質層をプラズマに直
接曝す構成を有するドライエッチング装置を示してい
る。図７において、アッシング装置のチャンバ１の上部
にはガス供給管２が設けられ、そのガス供給管２の下端
には多くの孔を有するガスシャワー板３が基板ステージ
４に向けて取り付けられ、基板ステージ４には高周波電
源５が接続されている。また、チャンバ１の底部には排
気口６が取付けられている。
【０００８】レジストのアッシングを行う場合には、チ
ャンバ１内部を減圧し、基板ステージ４に高周波電圧を
印加し、変質層を持つレジストが形成された基板Ｗを基
板ステージ４上に載置した後に、ガス供給管２及びガス
シャワー３を通して酸素混合ガスをチャンバ内に供給す
ると、ガスシャワー３と基板ステージ４の間には酸素等
のプラズマが発生し、これによりレジストの変質層は酸
素プラズマに曝されて除去される。
【０００９】そのアッシングの際には、レジスト及び変
質層だけでなく基板Ｗ又は基板Ｗ上の膜もプラズマに曝
されるので、基板Ｗや膜がプラズマ中のイオンによって
ダメージを受けてしまうという問題がある。これに対し
て、特開平４−２８６３１７号、特開平８−２８８２６
０号、特開平８−６９８９６号公報に示されているよう
に、レジストのうち変質層をイオンにより除去し、非変
質層についてはラジカルを利用してアッシングする方法
もある。しかし、これらの技術も変質層を除去する際に
イオンを利用しているために、基板又は膜に対するイオ
ンのダメージの影響を低減する程度の効果しか期待でき
ない。
【００１０】ドライ・アッシングとしては、イオンを低
減した反応ガスのラジカルを利用してアッシングするダ
ウンフロー・アッシング方法も特開平７−８６１４６号
に記載されている。
【００１１】
【発明が解決しようとする課題】ラジカルを利用するア
ッシング方法では、レジスト除去速度（アッシングレー
ト）を高くするためにプラズマ生成用のマイクロ波のパ
ワーを高くすると、変質層の一部が基板上に残ってしま
い完全に除去することはできない。また、ダウンフロー
・アッシング法によれば、アッシングレートを高くする
ために基板温度を１５０℃以上に高くすると、レジスト
爆発が発生してチャンバを汚染し、チャンバに残ったレ
ジストはパーティクル発生の原因になり、しかも、基板
上でのレジストの残渣が生じる原因にもなる。このレジ
スト爆発は、一般にポンピング現象と呼ばれ、スループ
ットにも悪影響を与える。
【００１２】本発明の目的は、基板がダメージを受ける
ことなく、パーティクル発生を抑制し、スループットを
向上できるアッシング方法を提供することにある。
【００１３】
【課題を解決するための手段】上記した課題は、下地層
上にレジストを形成する工程と、前記レジストをマスク
として、前記下地層に元素をイオン注入する工程と、酸
素ラジカルを含むラジカル雰囲気に前記下地層を置い
て、前記レジストの表面に形成された前記元素を含む上
部層をアッシングする工程と、前記上部層のアッシング
が終えた後に、前記酸素ラジカルの量を増加して前記レ
ジストの残部をアッシングする工程とを有することを特
徴とするアッシング方法により解決される。
【００１４】前記レジストの前記上部層のアッシングと
前記残部のアッシングは１つのチャンバー内においてな
されることを特徴とする。また、前記酸素ラジカルは酸
素含有ガスにマイクロ波を照射することにより発生さ
れ、前記酸素ラジカルの量の増加は、該マイクロ波のパ
ワーを変化させて行うことを特徴とする。この場合、前
記酸素含有ガスにはフッ素炭素が含まれていることを特
徴とする。
【００１５】前記酸素ラジカル量の増加は、前記酸素ラ
ジカルの原料ガスの流量の増加によって、または前記ラ
ジカル雰囲気中の圧力を高くすることによってなされる
ことを特徴とする。
【００１６】前記上層部のアッシングを終えた後に、前
記下地層の温度を上昇させることを特徴とする。この場
合の温度の上昇は、徐々に行われることを特徴とする。
次に、本発明の作用について説明する。本発明によれ
ば、酸素ラジカル量を少なくしてレジストの表面に形成
された変質層（不純物を含む層）をアッシングした後
に、酸素ラジカルを増加させてレジストの残部をアッシ
ングするようにした。
【００１７】酸素ラジカル量を少なくして変質層をアッ
シングしたところ、変質層のアッシングが容易に行え
た。これは、以下のような理由によるものと考えられ
る。一般に、燐、砒素、ホウ素などの不純物が注入され
ないレジストは、酸素ラジカル量が多ければ多いほどア
ッシングレートが速くなる。しかし、高ドーズ量で不純
物が注入されたレジストの表面には変質層が形成され、
その変質層に多量の酸素ラジカルを供給すると、変質層
内の不純物の酸化が促進され、酸化物が生成されてしま
う。この酸化物は、レジスト成分のアッシングを抑制す
る性質を有するものと考えられる。これにより、酸素ラ
ジカル量を少なくして変質層をアッシングすると、変質
層の酸化が抑制され、レジスト成分のアッシングが進
み、変質層が容易に除去される。
【００１８】レジスト表面の変質層が除去された後は、
不純物の酸化を考慮する必要がないので、酸素ラジカル
の量を増加してレジスト残部のアッシングレートをさら
に高くして除去する。これにより、アッシングのスルー
プットが向上する。レジスト表面の変質層をアッシング
する際に、レジスト温度を低く抑えるとポンピング現象
は発生しないので、アッシング後のパーティクルやアッ
シング残渣の量は極めて少なくなる。即ち、レジストの
ポンピングは、ラジカル量の違いによって起きるもので
はなく、基板温度が所定温度になったときにレジスト上
部の変質層に囲まれたレジスト内部の未変質層が爆発す
るために生じる。よって、基板温度をポンピングが生じ
ない温度以下、例えば１５０℃以下で変質層をアッシン
グすることが必要となる。
【００１９】このように酸素ラジカルを変化させること
は１つのチャンバ内で行うことが可能なので、アッシン
グ処理のスループットを低下させることはない。しか
も、陽イオン及び電子を含まない酸素ラジカルによって
レジスト全体をアッシングすると、下地層はアッシング
によるダメージを受けることはない。酸素ラジカル量を
増加する手段としては、プラズマ発生用のマイクロ波パ
ワーを高くする方法や、プラズマ発生室に導入するガス
の流量を増やす方法や、ラジカル雰囲気中の圧力を高く
す方法がある。
【００２０】
【発明の実施の形態】そこで、以下に本発明の実施形態
を図面に基づいて説明する。図１は、本発明の一実施形
態を示すアッシング装置の構成図、図２は、アッシング
装置のチャンバを示す構成図である。図１及び図２に示
すアッシング装置はダウンフロー型であり、その反応チ
ャンバ１１の上部には石英製のマイクロ波透過窓１２を
境にしてマイクロ波導入室１３が設けられている。マイ
クロ波透過窓１２は例えば直径９０mmの円形のものを採
用する。
【００２１】マイクロ波導入室１３にはマイクロ波導波
管１４が接続され、マイクロ波導波管１４は、マグネト
ロン１５によって発生したマイクロ波（μ波）をマイク
ロ波導入室１３内に導いている。マグネトロン１５によ
って発生するマイクロ波のパワーは、マグネトロン１５
に接続されたマイクロ波電源１６によって調整可能にな
っている。マイクロ波導波管１４には、オートチューナ
１７が取り付けられていて、マイクロ波導波管１４を通
るマイクロ波のパワーをオートチューナ１７により測定
するようになっている。
【００２２】反応チャンバ１１内のマイクロ波透過窓１
２の下には、多数の孔を有する導電性のシャワー板１８
によって区画されたプラズマ発生室１９が設けられ、こ
のプラズマ発生室１９の側部にはガス導入管２０が接続
されている。ガス導入管２０は、マニホールドを介して
複数のガス供給源２２ａ〜２２ｄに接続され、マニホー
ルドの分岐管２１ａ〜２１ｄを通るガスの流量はそれぞ
れマスフローコントローラ２３ａ〜２３ｄによって調整
される。
【００２３】ガス導入管２０を通ってプラズマ発生室１
９内に導入された反応ガスは、マイクロ波透過窓１２を
透過したマイクロ波によってプラズマ化され、そのプラ
ズマ中のうち陽イオン、電子は接地されたシャワー板１
８によって捕捉されて中性活性種（ラジカル）のみがシ
ャワー板１８の孔から下方に放出される。反応チャンバ
１１内において、シャワー板１８の下方にはヒータＨを
内蔵したウェハステージ２４が取り付けられ、さらに下
方の底部には排気口２５が設けられている。反応チャン
バ１１内は、排気口２５に排気管２６を通して接続され
た排気用ポンプ（不図示）によって減圧される。反応チ
ャンバ１１内の圧力の調整は、排気管２６に取付けられ
オートプレッシャーコントローラ２７によって行われ
る。
【００２４】各マスフローコントローラ２３ａ〜２３ｄ
のガス流量調整、マイクロ波電源１６のパワー調整、ウ
ェハステージ２４の温度調整、オートプレッシャーコン
トローラ２７のガス排出量の調整は、制御回路３０によ
って行われる。即ち、各ガス源２２ａ〜２２ｄからのガ
スの流量、反応チャンバ１１内での各ガス源２２ａ〜２
２ｄからのガスの流量比、又は反応チャンバ１１内のガ
スの総流量は、制御回路３０によるマスフローコントロ
ーラ２３ａ〜２３ｄの制御によって調整される。また、
オートチューナ１７によるマイクロ波パワーの検出値に
基づいて、マイクロ波電源１６の出力が制御回路３０に
より調整される。さらに、ウェハステージ２４の温度は
制御回路３０によって制御される。さらに、反応チャン
バ１１内の圧力は、図示しない圧力計の測定値に基づく
制御回路３０の指令によってオートプレッシャーコント
ローラ２７が制御され、これにより排気のコンダクタン
スの調整が行われる。
【００２５】制御回路３０には、例えば図３に示すよう
なフローチャートを実行するプログラムがインストール
されている。なお、ウェハＷはゲートバルブ３１を開い
た状態でロード／アンロードチャンバ３２から反応チャ
ンバ１１内に搬送される。上述したアッシング装置を用
いて変質層を有するレジストをアッシングする方法を説
明する。
【００２６】そのレジストは、例えば図４(a) 〜図４
(c) に示すような半導体装置の形成の不純物注入工程に
用いられる。図４(a) において、シリコンよりなる半導
体基板４１に形成されたＰウェル４２とＮウェル４３の
それぞれの上には絶縁層４４，４５を挟んでゲート電極
４６，４７が形成されている。さらに、Ｐウェル４２の
うちゲート電極４７の両側方には自己整合的に低濃度の
ｎ型不純物拡散層４８が形成され、Ｎウェル４３のうち
ゲート電極４７の両側方には自己整合的に低濃度のｐ型
不純物拡散層４９が形成されている。さらに、各ゲート
電極４６，４７の両側には絶縁性のサイドウォール５
０，５１が形成されている。
【００２７】ＮウェルとＰウェルの上層部ではSiO2より
なる素子分離絶縁層４０が形成されている。レジスト５
２は、Ｐウェル４２上のゲート電極４６、ｎ型不純物拡
散層４８などを覆っている。この状態で、ドーズ量を５
×１０15個／cm2 以上とする条件でｐ型不純物をＮウェ
ル４３にイオン注入して高濃度不純物拡散層５３を形成
すると、レジスト５２の上部には変質層５２ａが生成さ
れる。レジスト５２の厚さを１．２μｍとすると、変質
層５２ａはレジスト５２の上部で約２００〜３００nmの
厚さに形成される。
【００２８】次に、Ｐウェル４２にｎ型不純物をイオン
注入する工程に入るが、その前に、レジスト５２をアッ
シング装置により除去する必要がある。アッシングは、
図３に示すフローチャートに沿って行われる。まず、反
応チャンバ１１内を減圧し、ウェハステージ２４を例え
ば温度２００℃に加熱する。続いて、ロード／アンロー
ドチャンバ３２を通して半導体基板４１を反応チャンバ
１１内に搬送し、ウェハステージ２４上に載置する。そ
の直後にゲートバルブ３１を閉じる。
【００２９】半導体基板４１の設置を終えた後に、直ち
に反応ガスをチャンバ１１内に導入し、反応チャンバ１
１内の圧力を例えば１Torrに調整し、さらにマイクロ波
電源１６を調整してマイクロ波導入室１３内のマイクロ
波のパワーを例えば１０００Ｗ程度に低く設定する。反
応ガスとしては、例えば酸素（Ｏ2 ）、窒素（Ｎ2 ）、
水素（Ｈ2 ）及び四フッ化炭素（ＣＦ4 ）の混合ガスを
使用する。各種ガスの流量はマスフローコントローラに
よって調整され、例えばＯ2 ガスを９５５sccm、Ｎ2 ガ
スを４８５sccm、Ｈ2 ガスを１５sccm、ＣＦ4 ガスを４
５sccmとする。このような反応チャンバ１１内の圧力調
整、反応ガスの供給、マイクロ波パワーの調整は、短時
間で容易に行える。
【００３０】半導体基板４１の温度は、図５に示すよう
に、ウェハステージ２４上に載置された直後では約１５
０℃以下であり、その後、徐々に上昇する。そして、所
定の時間経過後には半導体基板４１の温度は１５０℃で
飽和することになる。そのような基板温度、マイクロ波
パワーの条件によれば、レジスト５２の変質層５２ａが
除去されて図４(b) に示すようにレジスト５２の未変質
層５２ｂが露出することが実験により明らかになった。
【００３１】続いて、図５に示すように、マイクロ波の
パワーを１５００Ｗに上昇するとともに、半導体基板４
１の温度を徐々に上昇してウェハステージ２４とほぼ同
じ２００℃程度とする。このような条件によれば、酸素
ラジカルが増加してアッシングレートが２〜３μｍ／mi
n と高くなり、マイクロ波のパワー上昇の開始、又は温
度上昇の開始から３０〜５０秒又はそれ以下の時間が経
過した時点で図４(c)に示すようにレジスト５２の残り
の未反応部５３ｂが完全に除去されることが実験により
明らかになった。マイクロ波のパワーの増加や基板温度
上昇のタイミングは、変質層のアッシングレートを事前
に調査しておき、変質層の厚みを考慮して設定する。な
お、基板温度及びマイクロ波のパワーを上昇させない場
合には、アッシングレートが遅くスループットが低下す
る。
【００３２】これによりレジスト５２のアッシング処理
が終了し、反応ガス供給を停止し、マイクロ波導入を停
止する。ところで、変質層５２ａの除去を１５０℃以下
の基板温度で行うと、ポンピング現象が生じなくなり、
ポンピング現象に起因するレジスト残渣やパーティクル
の発生は防止される。
【００３３】次に、直径８インチの半導体基板４１を使
用して上述した方法により変質層を除去する実験を繰り
返し行って、半導体基板４１上に残ったパーティクルの
個数とマイクロ波パワーの関係を調べたところ図６に示
すような結果が得られた。半導体装置の製造工程では、
アッシングにより生じるパーティクルの個数を３０個以
下にすることが一般に要求され、この条件を満たすため
の変質層アッシング時のマイクロ波パワーは図６によれ
ば２５０〜１１００Ｗの範囲内となる。また、マイクロ
波パワーが約７５０Ｗの場合にパーティクルの残渣量が
最も少なくなった。
【００３４】マイクロ波発生用のパワーは１５００Ｗ程
度が一般的であり、それよりも低いパワーにすると酸素
ラジカル量は少なくなるので、これが変質層の除去に有
効であることがわかる。レジストの未変質層のアッシン
グの際には、ポンピング現象、残渣発生、パーティクル
発生を考慮する必要がない。特にマイクロ波パワーを高
くして酸素ラジカル量を多くし、これによりアッシング
レートを高くすることが好ましい。これにより、アッシ
ング工程のスループットが向上する。アッシングレート
を高くするためには、マイクロ波発生パワーを１５００
Ｗ以上にすることが好ましい。
【００３５】酸素ラジカルには、プラズマに含まれてい
る陽イオン、電子が存在しないので、陽イオン、電子を
含むアッシングのように半導体基板、酸化膜、その他の
層にダメージを与えることはない。アッシングに用いる
元素のラジカルの量は、マイクロ波パワーとガス流量と
圧力のうち少なくとも１つを変えることによって調整す
ることができ、それらのパラメータを高くするほどラジ
カル量が多くなる。
【００３６】以上のようなアッシングに用いられる反応
ガスとしては、上記した混合ガスの他に、O2とCF4 から
なる混合ガス、O2とCF4 とN2からなる混合ガス、その
他、O2と他のガスからなる酸素混合ガスを用いてもよ
い。この場合、酸素混合ガス中のCF4 ガスを１．５流量
％以上で流すことによってレジスト変質層のアッシング
が促進されることが実験で明らかになった。CF4 の流量
を多くし過ぎると半導体基板表面の酸化膜がエッチング
されてしまうので、６％以下が好ましい。
【００３７】また、酸素混合ガス中に窒素ガスを５〜１
０流量％以上に含ませると、アッシングレートが高くな
るので、窒素ガスを含ませることが好ましい。アッシン
グ条件は上述したものに限定するものではなく、例えば
アッシング中の圧力を０．５〜２．０Torrの範囲に設定
してもよい。
【００３８】
【発明の効果】以上述べたように本発明によれば、レジ
ストの表面に形成された変質層（不純物を含む層）を除
去し得る少ない量の酸素ラジカルによってアッシングし
た後に、酸素ラジカルを増加させてレジストの残部をア
ッシングするようにしたので、レジストの表面の変質層
の酸化を抑制しながらレジスト自身のアッシングを促進
して変質層を除去することができる。
【００３９】また、陽イオンや電子を含ませずに酸素ラ
ジカルによってレジスト全体をアッシングしているの
で、レジストの下地層のダメージを防止できる。さら
に、レジスト表面の変質層が除去された後は、酸素ラジ
カルの増加によってレジストの残部を高アッシングレー
トで除去することができ、アッシングのスループットを
向上することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態に使用するアッシン
グ装置を示す構成図である。
【図２】図２は、図１に示した反応チャンバの一例を示
す断面図である。
【図３】図３は、アッシング装置の操作を示すフローチ
ャート図である。
【図４】図４は、半導体装置の製造工程において使用さ
れるレジストの変質層の形成過程と、レジスト層のアッ
シング過程を示す断面図である。
【図５】図５は、図１に示すアッシング装置を用いてレ
ジストをアッシングする過程のアッシング経過時間と基
板温度の変化の関係を示す図である。
【図６】図６は、変質層を有するレジストをアッシング
する際に使用するマイクロ波のパワーとアッシング後の
残渣量との関係を示す図である。
【図７】図７は、従来のプラズマアッシング装置を示す
断面図である。
【符号の説明】
１１ 反応チャンバ １２ マイクロ波透過窓 １３ マイクロ波導入室 １４ マイクロ波導波管 １５ マグネトロン １６ マイクロ波電源 １７ オートチューナ １８ シャワー板 １９ プラズマ発生室 ２０ ガス導入管 ２１ａ〜２１ｄ 分岐管 ２２ａ〜２２ｄ ガス供給源 ２３ａ〜２３ｄ マスフローコントローラ ２４ ウェハステージ ２５ 排気口 ２６ 排気管 ２７ オートプレッシャーコントローラ ５２ レジスト ５２ａ 変質層 ５２ｂ 未変質層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−162173（ＪＰ，Ａ) 特開 平５−121386（ＪＰ，Ａ) 特開 平２−183524（ＪＰ，Ａ) 特開 平６−132259（ＪＰ，Ａ) 特開 昭61−107730（ＪＰ，Ａ) 特開 平５−190496（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/027

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 下地層上にレジストを形成する工程と、 前記レジストをマスクとして、前記下地層に元素をイオ
    ン注入する工程と、 酸素ラジカルを含むラジカル雰囲気に前記下地層を置い
    て、前記レジストの表面に形成された前記元素を含む上
    部層をアッシングする工程と、 前記上部層のアッシングが終えた後に、前記酸素ラジカ
    ルの量を増加して前記レジストの残部をアッシングする
    工程とを有することを特徴とするアッシング方法。
  2. 【請求項２】 前記レジストの前記上部層のアッシング
    と前記残部のアッシングは１つのチャンバ内においてな
    されることを特徴とする請求項１記載のアッシング方
    法。
  3. 【請求項３】 前記酸素ラジカルは酸素含有ガスにマイ
    クロ波を照射することにより発生され、前記酸素ラジカ
    ルの量の増加は、該マイクロ波のパワーを変化させて行
    うことを特徴とする請求項１記載のアッシング方法。
  4. 【請求項４】 前記酸素含有ガスにはフッ素炭素が含ま
    れていることを特徴とする請求項３記載のアッシング方
    法。
  5. 【請求項５】 前記酸素ラジカル量の増加は、前記酸素
    ラジカルの原料ガスの流量の増加によってなされること
    を特徴とする請求項１記載のアッシング方法。
  6. 【請求項６】 前記酸素ラジカル量の増加は、前記ラジ
    カル雰囲気中の圧力を高くすることによってなされるこ
    とを特徴とする請求項１記載のアッシング方法。
  7. 【請求項７】 前記上部層のアッシングを終えた後に、
    前記下地層の温度を上昇させることを特徴とする請求項
    １記載のアッシング方法。
  8. 【請求項８】 前記温度の上昇は、徐々に行なわれるこ
    とを特徴とする請求項６記載のアッシング方法。
JP25556497A 1997-09-19 1997-09-19 アッシング方法 Expired - Lifetime JP3318241B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP25556497A JP3318241B2 (ja) 1997-09-19 1997-09-19 アッシング方法
US09/041,676 US6043004A (en) 1997-09-19 1998-03-13 Ashing method
EP98301939A EP0910118B1 (en) 1997-09-19 1998-03-16 Ashing method
DE69839721T DE69839721D1 (de) 1997-09-19 1998-03-16 Veraschungsverfahren
TW087104101A TW382745B (en) 1997-09-19 1998-03-19 Ashing method
KR1019980011473A KR100298259B1 (ko) 1997-09-19 1998-04-01 애싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25556497A JP3318241B2 (ja) 1997-09-19 1997-09-19 アッシング方法

Publications (2)

Publication Number Publication Date
JPH1197421A JPH1197421A (ja) 1999-04-09
JP3318241B2 true JP3318241B2 (ja) 2002-08-26

Family

ID=17280481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25556497A Expired - Lifetime JP3318241B2 (ja) 1997-09-19 1997-09-19 アッシング方法

Country Status (6)

Country Link
US (1) US6043004A (ja)
EP (1) EP0910118B1 (ja)
JP (1) JP3318241B2 (ja)
KR (1) KR100298259B1 (ja)
DE (1) DE69839721D1 (ja)
TW (1) TW382745B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417080B1 (en) * 1999-01-28 2002-07-09 Canon Kabushiki Kaisha Method of processing residue of ion implanted photoresist, and method of producing semiconductor device
JP3449535B2 (ja) * 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
US6235453B1 (en) * 1999-07-07 2001-05-22 Advanced Micro Devices, Inc. Low-k photoresist removal process
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US20010027023A1 (en) * 2000-02-15 2001-10-04 Shigenori Ishihara Organic substance removing methods, methods of producing semiconductor device, and organic substance removing apparatuses
US6543617B2 (en) 2001-03-09 2003-04-08 International Business Machines Corporation Packaged radiation sensitive coated workpiece process for making and method of storing same
US6831018B2 (en) 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP4838464B2 (ja) 2001-09-26 2011-12-14 東京エレクトロン株式会社 処理方法
JP2003163212A (ja) * 2001-11-27 2003-06-06 Nec Electronics Corp 半導体装置の製造方法
US6680164B2 (en) 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
KR100570205B1 (ko) * 2001-12-18 2006-04-12 주식회사 하이닉스반도체 반도체 소자의 감광막 제거방법
US20030215962A1 (en) * 2002-05-14 2003-11-20 Applied Materials, Inc. Integration of multiple processes within a single chamber
US6924157B1 (en) * 2002-10-21 2005-08-02 Advanced Micro Devices, Inc. Real time particle monitor inside of plasma chamber during resist strip processing
US6897162B2 (en) * 2003-10-20 2005-05-24 Wafermasters, Inc. Integrated ashing and implant annealing method
US20050158667A1 (en) * 2004-01-20 2005-07-21 Applied Materials, Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US20070193602A1 (en) * 2004-07-12 2007-08-23 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
US20060042752A1 (en) * 2004-08-30 2006-03-02 Rueger Neal R Plasma processing apparatuses and methods
KR100661373B1 (ko) 2004-12-30 2006-12-27 매그나칩 반도체 유한회사 광촉매를 이용한 에싱 방법 및 에싱 장치
JP5011852B2 (ja) 2005-07-20 2012-08-29 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4739917B2 (ja) * 2005-11-07 2011-08-03 富士通セミコンダクター株式会社 レジストマスクの剥離方法
KR100736126B1 (ko) 2005-12-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US20080261384A1 (en) * 2007-04-18 2008-10-23 United Microelectronics Corp. Method of removing photoresist layer and method of fabricating semiconductor device using the same
JP5457109B2 (ja) * 2009-09-02 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置
JP2013098054A (ja) * 2011-11-01 2013-05-20 Ulvac Japan Ltd マイクロ波導入装置
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process
JPH0760820B2 (ja) * 1987-10-29 1995-06-28 日本電気株式会社 半導体製造装置
US5226056A (en) * 1989-01-10 1993-07-06 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing method and apparatus therefor
JP2785027B2 (ja) * 1989-01-10 1998-08-13 日本真空技術株式会社 プラズマアッシング方法
JPH04286317A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 半導体装置のアッシング方法及びアッシング装置
JPH04352157A (ja) * 1991-05-30 1992-12-07 Toyota Autom Loom Works Ltd レジスト除去方法
JP3247722B2 (ja) * 1992-04-15 2002-01-21 東京応化工業株式会社 プラズマアッシング方法
JP3391410B2 (ja) * 1993-09-17 2003-03-31 富士通株式会社 レジストマスクの除去方法
JPH0869896A (ja) * 1994-08-30 1996-03-12 Sony Corp プラズマ処理装置およびプラズマ処理方法
JPH08288260A (ja) * 1995-04-18 1996-11-01 Sony Corp ヘリコン波プラズマ・アッシング方法
JPH0936103A (ja) * 1995-07-18 1997-02-07 Ulvac Japan Ltd 半導体ウェハのエッチング及びレジスト除去のための方法並びに装置
US5795831A (en) * 1996-10-16 1998-08-18 Ulvac Technologies, Inc. Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5811358A (en) * 1997-01-03 1998-09-22 Mosel Vitelic Inc. Low temperature dry process for stripping photoresist after high dose ion implantation

Also Published As

Publication number Publication date
TW382745B (en) 2000-02-21
EP0910118B1 (en) 2008-07-16
EP0910118A1 (en) 1999-04-21
DE69839721D1 (de) 2008-08-28
KR100298259B1 (ko) 2001-10-25
KR19990029149A (ko) 1999-04-26
JPH1197421A (ja) 1999-04-09
US6043004A (en) 2000-03-28

Similar Documents

Publication Publication Date Title
JP3318241B2 (ja) アッシング方法
US5628871A (en) Method of removing resist mask and a method of manufacturing semiconductor device
US7846347B2 (en) Method for removing a halogen-containing residue
US8641862B2 (en) High dose implantation strip (HDIS) in H2 base chemistry
US5385624A (en) Apparatus and method for treating substrates
US8716143B1 (en) Plasma based photoresist removal system for cleaning post ash residue
KR102013959B1 (ko) 개선된 디바이스 무결성을 위한 포토레지스트 스트립 공정들
US20090056875A1 (en) Enhanced stripping of low-K films using downstream gas mixing
KR20110095908A (ko) 전공정 플라즈마 개재형 애싱 프로세스 및 장치
JPH08264510A (ja) シリコン窒化膜のエッチング方法およびエッチング装置
US6855643B2 (en) Method for fabricating a gate structure
CN108885402B (zh) 选择性SiARC去除
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
US20050064714A1 (en) Method for controlling critical dimensions during an etch process
KR20150141906A (ko) 포토레지스트-스트립 성능을 향상시키고 유기 막들을 개질하기 위한 과산화증기 처리
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
JP2001308078A (ja) 有機物除去方法、半導体装置の製造方法及び有機物除去装置並びにシステム
JP3237743B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2003188151A (ja) 半導体集積回路装置の製造方法
JP2001217198A (ja) 半導体装置の製造方法
JPH06124959A (ja) 半導体装置の製造方法
JPH03110843A (ja) アッシング方法
JP2001237229A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
KR20040018860A (ko) 포토레지스트 패턴 제거 방법
JP2006140175A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110614

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110614

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110614

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110614

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120614

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120614

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130614

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140614

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term