KR100298259B1 - 애싱 방법 - Google Patents

애싱 방법 Download PDF

Info

Publication number
KR100298259B1
KR100298259B1 KR1019980011473A KR19980011473A KR100298259B1 KR 100298259 B1 KR100298259 B1 KR 100298259B1 KR 1019980011473 A KR1019980011473 A KR 1019980011473A KR 19980011473 A KR19980011473 A KR 19980011473A KR 100298259 B1 KR100298259 B1 KR 100298259B1
Authority
KR
South Korea
Prior art keywords
ashing
resist
oxygen
layer
amount
Prior art date
Application number
KR1019980011473A
Other languages
English (en)
Other versions
KR19990029149A (ko
Inventor
다까시 구리모토
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990029149A publication Critical patent/KR19990029149A/ko
Application granted granted Critical
Publication of KR100298259B1 publication Critical patent/KR100298259B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 변질층을 포함한 애싱방법(ashing method)에 관한 것이며, 파티클의 발생, 생산효율(throughput)을 향상시킨다.
하지층 상에 레지스트를 형성하는 공정과, 상기 하지층 및 상기 레지스트에 원소를 이온주입하는 공정과, 산소 래디컬을 함유한 래디컬 분위기에 상기 하지층을 재치하고 상기 레지스트의 표면에 형성된 상기 원소를 함유한 상부층을 애싱하는 공정과, 상기 래디컬 분위기 중의 산소 래디컬량을 증가하여 상기 레지스트의 잔부를 애싱하는 공정을 갖는다.

Description

애싱방법
본 발명은 애싱방법에 관한 것이며, 보다 상세히는 산소를 사용하여 레지스트를 애싱하는 애싱방법에 관한 것이다.
현재, 반도체 집적회로는 미세화가 급속히 진전되고 있으며, 반도체 집적회로의 형성에 사용되는 반도체 웨이퍼도 대 구경화되고 있다. 반도체 집적회로를 제조하는 경우에는 리소그래피기술이 불가결하며, 리소그래피기술에는 레지스트의 도포, 노광 및 현상에 의해 형성된 마스크를 사용하는 것이 일반적이다. 레지스트로 된 마스크는 리소그래피기술 이외에, 반도체층의 소정 부분에 불순물을 주입할 때 사용되는 일도 있다.
이 레지스트는 리소그래피공정 또는 이온주입공정의 최종단계에서 제거되는 데. 레지스트의 제거방법에는 반도체 집적회로의 미세화나 고 집적화에 대응하는 기술을 필요로 하고 있다. 예를 들어 애싱의 균일성 향상, 에칭 대상이 되는 박막에 대한 애싱의 고 선택성 향상, 기판에 대한 손상 방지, 청정화, 고 생산효율화 등이 요구되고 있다.
이 때문에 애싱시에는 기판, 막에 대한 손상을 없앤다거나, 애싱 후의 잔사나 파티클을 적게 하고, 나아가서는 애싱처리의 생산효율을 높이는 기술이 필요하게 되었다.
그런데 1개의 실리콘기판 내에 N웰과 P웰을 형성할 경우에는, 실리콘기판의 일부를 레지스트 마스크로 덮으면서 p형 불순물 또는 n형 불순물을 분할하도록 하고 있다. 또 N웰이나 P웰에 MOS 트랜지스터를 형성하는 공정에서는, N웰과 P웰에 주입하는 불순물이 다르기 때문에 N웰과 P웰의 한쪽을 레지스트 마스크로 덮으면서 p형 불순물 또는 n형 불순물을 이온주입하도록 하고 있다. n형 불순물로서는 예컨대 인, 비소가 있으며, p형 불순물로서는 예컨대 붕소가 있다.
이와 같은 이온주입시에 n형 불순물 또는 p형 불순물의 도즈량을 높이면, 레지스트막의 표면에는 불순물 도입에 의한 변질층이 생성된다. 그 변질층은 통상의 방법으로는 제거하기 어려우므로, 특수한 방법을 채용할 필요가 있다. 변질층의 발생에 대해서는 Shuzo FUJIMURA et al. JAPAN JOURNAL OF APPLIED PHYSICS, VOL. 28, NO.10, OCTOBER, 1989, pp.2130-2136, K. Shinagawa et al., DPS 1992, pp.75-80에 기재한 것이 있다. 변질층은 도즈량을 약 5 × 1015개/cm2이상으로 함으로써 발생한다.
애싱방법에는 웨트 애싱과 드라이 애싱이 있다. 웨트 애싱은 기판이나 막에 대한 손상이 없으므로 그 점에서는 바람직하나, 애싱처리를 행할 때마다 약액조가 오염되어 약액조에 도입된 파티클이 기판이나 막에 재 부착하게 된다.
드라이 애싱으로서는 예컨대 도 7에 나타낸 바와 같은 애싱장치를 사용하여 레지스터를 플라스마에 직접 노출시키는 방법이 있다.
도 7은 레지스트의 변질층을 플라스마에 직접 노출하는 구성을 갖는 드라이 애싱장치를 나타내고 있다. 도 7에서 애싱장치의 체임버(1) 상부에는 가스 공급관(2)이 설치되고, 그 가스 공급관(2)의 하단에는 많은 구멍을 갖는 가스 샤워판(3)이 기판 스테이지(4)를 향해서 부착되고, 기판 스테이지(4)에는 고주파 전원(5)이 접속되어 있다. 또 체임버(1)의 저부에는 배기구(6)가 부착되어 있다.
레지스트의 애싱을 행할 경우에는, 체임버(1) 내부를 감압하고, 기판 스테이지(4)에 고주파 전압을 인가하고, 변질층을 갖는 레지스트가 형성된 기판(W)을 기판 스테이지(4) 상에 재치한 후에, 가스 공급관(2) 및 가스 샤워(3)를 통해서 산소혼합가스를 체임버 내에 공급하면, 가스 샤워(3)와 기판 스테이지(4) 사이에는 산소 등의 플라스마가 발생하고, 이에 따라 레지스트의 변질층은 산소 플라스마에 노출되어 제거된다.
이 애싱시에는, 레지스트 및 변질층 뿐만 아니라 기판(W) 또는 기판(W) 상의 막도 플라스마에 노출되므로, 기판(W)이나 막이 플라스마 중의 이온에 의해 손상을 입고 마는 문제가 있다.
이에 대해 일본국 특개평 4-286317호, 특개평 8-288260호, 특개평 8-69896호 공보에 나타낸 바와 같이, 레지스트 중의 변질층을 이온에 의해 제거하고, 비변질층에 대해서는 래디컬을 이용하여 애싱하는 방법도 있다. 그러나 이와 같은 기술도 변질층을 제거할 때에 이온을 이용하고 있기 때문에, 기판 또는 막에 대한 이온의 손상 영향을 저감할 정도의 효과밖에 기대할 수가 없다.
드라이 애싱으로서는, 이온을 저감한 반응가스의 래디컬을 이용하여 애싱하는 다운플로 애싱방법도 특개평 7-86146호에 기재되어 있다.
래디컬을 이용하는 애싱방법에서는, 레지스트 제거속도(애싱 레이트)를 높이기 위해 플라스마 생성용 마이크로파의 파워를 높이면, 변질층의 일부가 기판상에 남아버려서 완전히 제거할 수가 없다.
또 다운플로 애싱법에 의하면, 애싱 레이트를 높이기 위해 기판온도를 150℃ 이상으로 높이면, 레지스트 폭발이 발생하여 체임버를 오염하고 체임버에 남은 레지스트는 파티클 발생의 원인이 되고, 더구나 기판 상에 레지스트의 잔사가 생기는 원인이 되기도 한다. 이 레지스트의 폭발은 일반적으로 펌핑현상(pumping phenominon)이라고 불리며, 생산효율에도 악영향을 미친다.
본 발명의 목적은 기판이 손상을 입는 일이 없이 파티클 발생을 억제하고, 생산효율을 향상할 수 있는 애싱방법을 제공하는 데 있다.
도 1은 본 발명의 실시예에 상용하는 애싱장치를 나타낸 구성도.
도 2는 도 1에 나타낸 반응 체임버의 일례를 나타낸 단면도.
도 3은 애싱장치의 조작을 나타낸 플로차트도.
도 4는 반도체장치의 제조공정에서 사용되는 레지스트 변질층의 형성과정과, 래지스트층의 애싱과정을 나타낸 단면도.
도 5는 도 1에 나타낸 애싱장치를 사용하여 레지스트를 애싱하는 과정의 애싱 경과시간과 기판온도의 변화의 관계를 나타낸 도면.
도 6은 변질층을 갖는 레지스트를 애싱할 때에 사용하는 마이크로파의 파워와 애싱 후의 잔사량과의 관계를 나타낸 도면.
도 7은 종래의 플라스마 애싱장치를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 반응 체임버 12 마이크로파 투과창
13 마이크로파 도입실 14 마이크로파 도파관
15 마그네트론 16 마이크로파 전원
17 오토튜너 18 샤워판
19 플라스마 발생실 20 가스 도입관
21a∼21d 분기관 22a∼22d 가스 공급원
23a∼23d 마스플로 콘트롤러 24 웨이퍼 스테이지
25 배기구 26 배기관
27 오토프레셔 콘트롤러 52 레지스트
52a 변질층 52b 미변질층
상기한 과제는 하지층 상에 레지스트를 형성하는 공정과, 상기 하지층 및 상기 레지스트에 원소를 이온주입하는 공정과, 산소 래디컬을 함유한 래디컬 분위기에 상기 하지층을 재치하고 상기 레지스트의 표면에 형성되어 상기 원소를 함유한 상부층을 애싱하는 공정과, 상기 래디컬 분위기 중의 상기 산소 래디컬의 양을 증가하여 상기 레지스트의 잔부를 애싱하는 공정을 갖는 것을 특징으로 하는 애싱방법에 의해 해결한다.
상기 레지스트의 상기 상부층의 애싱과 상기 잔부의 애싱은 1개의 체임버 내에서 이루어지는 것을 특징으로 한다.
또 상기 산소 래디컬은 산소함유가스에 마이크로파를 조사함으로써 발생되며, 상기 산소 래디컬량의 증가는 그 마이크로파의 파워를 변화시켜서 행하는 것을 특징으로 한다. 이 경우에 상기 산소함유가스에는 불소 탄소가 함유되어 있는 것을 특징으로 한다.
상기 산소 래디컬량의 증가는 상기 산소 래디컬의 원료가스의 유량 증가에 의해, 또는 상기 래디컬 분위기 중의 압력을 높임으로써 이루어지는 것을 특징으로 한다.
상기 산소 래디컬량의 증가는 상기 상층부의 애싱이 끝난 후에 이루어지는 것을 특징으로 한다.
상기 상층부의 애싱을 끝낸 후에 상기 하지층의 온도를 상승시키는 것을 특징으로 한다. 이 경우의 온도 상승은 서서히 이루어지는 것을 특징으로 한다.
다음에 본 발명의 작용에 대해 설명한다.
본 발명에 의하면, 산소 래디컬량을 적게 하여 레지스트의 표면에 형성된 변질층(불순물을 함유한 층)을 애싱한 후에, 산소 래디컬을 증가시켜서 레지스트의 잔부를 애싱하도록 하였다.
산소 래디컬량을 적게 하여 변질층을 애싱하였던 바, 변질층의 애싱이 용이하게 이루어졌다. 이는 하기와 같은 이유에 의한 것으로 생각된다.
일반적으로 인, 비소, 붕소 등의 불순물이 주입되지 않은 레지스트는 산호 래디컬량이 많으면 많을수록 애싱 레이트가 빨라진다.
그러나 고 도즈량으로 불순물이 주입된 레지스트의 표면에는 변질층이 형성되고, 그 변질층에 다량의 산소 래디컬을 공급하면 변질층 내의 불순물의 산화가 촉진되어 산화물이 생성되고 만다. 이 산화물은 레지스트성분의 애싱을 억제하는 성질을 갖는 것으로 생각된다. 이에 따라 산호 래디컬량을 적게 하여 변질층을 애싱하면, 변질층의 산화가 억제되고 레지스트성분의 애싱이 진전되어 변질층이 용이하게 제거된다.
레지스트 표면의 변질층이 제거된 후는 불순물의 산화를 고려할 필요가 없으므로, 산호 래디컬의 양을 증가하여 레지스트 잔부의 애싱 레이트를 더 높여서 제거한다. 이에 따라 애싱의 생산효율이 향상된다.
레지스트 표면의 변질층을 애싱할 때에, 레지스트 온도를 낮게 억제하면 펌핑현상이 발생하지 않으므로, 애싱 후의 파티클이나 애싱 잔사의 양은 극히 적어진다. 즉 레지스트의 펌핑은 래디컬량의 차이에 의해 생기는 것이 아니라, 기판온도가 소정 온도가 될 때에 레지스트 상부의 변질층 둘러싸인 레지스트 내부의 미변질층이 폭발하기 때문에 생긴다. 따라서 기판온도를 펌핑이 생기지 않은 온도 이하, 예를 들어 150℃ 이하에서 변질층을 애싱할 필요가 있다.
이와 같이 산소 래디컬을 변화시키는 것은 1개의 체임버 내에서 행할 수 있으므로, 애싱처리의 생산효율을 저하시키는 일이 없다. 더구나 양이온 및 전자를 포함하지 않는 산소 래디컬에 의해 레지스트 전체를 애싱하면, 하지층은 애싱에 의한 손상을 입는 일이 없다.
산소 래디컬량을 증가하는 수단으로서는, 플라스마 발생용의 마이크로파 파워를 높이는 방법이나, 플라스마 발생실에 도입하는 가스의 유량을 증가시키는 방법이나, 래디컬 분위기 중의 압력을 높이는 방법이 있다.
[실시예]
이하, 본 발명의 실시예를 도면에 의거해서 설명한다.
도 1은 본 발명의 1 실시예를 나타낸 애싱장치의 구성도, 도 2는 애싱장치의 체임버를 나타낸 구성도이다.
도 1 및 도 2에 나타낸 애싱장치는 다운플로형이며, 그 반응 체임버(11)의 상부에는 성영제의 마이크로파 투과창(12)을 경계로 하여 마이크로파 도입실(13)이 설치되어 있다. 마이크로파 투과창(12)은 예컨대 직경 90mm의 원형인 것을 채용한다.
마이크로파 도입실(13)에는 마이크로파 도파관(14)이 접속되고, 마이크로파 도파관(14)은 마그네트론(15)에 의해 발생한 마이크로파(μ파)를 마이크로파 도입실(13) 내로 인도하고 있다. 마그네트론(15)에 의해 발생하는 마이크로파의 파워는 마그네트론(15)에 접속된 마이크로파 전원(16)에 의해 조정이 가능하도록 되어 있다. 마이크로파 도파관(14)에는 오토튜너(17)가 부착되어 있어서, 마이크로파 도파관(14)을 통과하는 마이크로파의 파워를 오토튜너(17)에 의해 측정하도록 되어 있다.
반응 체임버(11) 내의 마이크로파 투과창(12) 아래에는 다수의 구멍을 갖는 도전성의 샤워판(18)으로 구획된 플라스마 발생실(19)이 설치되고, 이 플라스마 발생실(19)의 측부에는 가스 도입관(20)이 접속되어 있다. 가스 도입관(20)은 매니폴드를 거쳐서 복수의 가스 공급원(22a∼22d)에 접속되고, 매니폴드의 분기관(21a∼21d)을 통과하는 가스의 유량은 각각 마스플로 콘트롤러(23a∼23d)에 의해 조정된다.
가스 도입관(20)을 통과하여 플라스마 발생실(19) 내에 도입된 반응가스는 마이크로파 투과창(12)을 투과한 마이크로파에 의해 플라스마화되고, 그 플라스마 중의 양이온, 전자는 접지된 샤워판(18)에 의해 포촉되어 중성 활성종(래디컬)만이 샤워판(18)의 구멍으로부터 방출된다.
반응 체임버(11) 내에서, 샤워판(18)의 하방에는 히터(H)를 내장한 웨이퍼 스테이지(24)가 부착되고, 더 하방의 저부에는 배기구(25)가 설치되어 있다. 반응 체임버(11) 내는 배기구(25)에 배기관(26)을 통해 접속된 배기용 펌프(도시하지 않음)에 의해 감압된다. 반응 체임버(11) 내의 압력 조정은 배기관(26)에 부착된 오토프레셔 콘트롤러(27)에 의해 행하여진다.
각 마스플로 콘트롤러(23a∼23d)의 가스 유량 조정, 마이크로파 전원(16)의 파워 조정, 웨이퍼 스테이지(24)의 온도 조정, 오토프레셔 콘트롤러(27)의 가스 배출량의 조정은 제어회로(30)에 의해 행하여진다. 즉 각 가스원(22a∼22d)으로부터의 가스 유량, 반응 체임버(11) 내의 각 가스원(22a∼22d)으로부터의 가스 유량비, 또는 반응 체임버(11) 내의 가스의 총 유량은 제어회로(30)에 의한 마스플로 콘트롤러(23a∼23d)의 제어에 의해 조정된다. 또 오토튜너(17)에 의한 마이크로파 파워의 검출치에 의거해서 마이크로파 전원(16)의 출력이 제어회로(30)에 의해 조정된다. 또한 웨이퍼 스테이지(24)의 온도는 제어회로(30)에 의해 제어된다. 또한 반응 체임버(11) 내의 압력은 도시하지 않은 압력계의 측정치에 의거한 제어회로(30)의 지령에 의해 오토프레셔 콘트롤러(27)가 제어되고, 이것에 의해 배기의 콘덕턴스의 조정이 행하여진다.
제어회로(30)에는, 예를 들어 도 3에 나타낸 바와 같은 플로차트를 실행하는 프로그램이 설정되어 있다.
또한 웨이퍼(W)는 게이트 밸브(31)를 연 상태에서 로드/언로드 체임버(32)로부터 반응 체임버(11) 내로 반송된다.
상술한 애싱장치를 사용하여 변질층을 갖는 레지스트를 애싱하는 방법을 설명한다.
이 레지스트는, 예를 들어 도 4a∼도 4c에 나타낸 바와 같은 반도체장치 형성의 불순물 주입공정에 사용된다.
도 4a에서, 실리콘으로 된 반도체기판(41)에 형성된 P웰(42)과 N웰(43)의 각각의 상부에는 절연층(44, 45)을 끼고 게이트전극(46, 47)이 형성되어 있다. 또한 P웰(42) 중 게이트전극(47)의 양측방에는 자기 정합적으로 저농도의 n형 불순물 확산층(48)이 형성되고, N웰(43) 중 게이트전극(47)의 양측방에는 자기 정합적으로 저농도의 p형 불순물 확산층(49)이 형성되어 있다. 또한 각 게이트전극(46, 47)의 양측에는 절연성의 사이드 월(50, 51)이 형성되어 있다.
N웰과 P웰의 상층부에는 SiO2로 된 소지분리 절연층(40)이 형성되어 있다.
레지스트(52)는 P웰(42) 상의 게이트전극(46), n형 불순물 확산층(48) 등을 덮고 있다. 이 상태에서 도즈량을 5 × 1015개/cm2이상으로 하는 조건에서 p형 불순물을 N웰(43)에 이온주입하여 고농도 불순물 확산층(53)을 형성하면, 레지스트(52)의 상부에는 변질층(52a)이 생성된다. 레지스트(52)의 두께를 1.2μm로 하면, 변질층(52a)은 레지스트(52)의 상부에 약 200∼300nm의 두께로 형성된다.
다음에 P웰(42)에 n형 불순물을 주입하는 공정에 들어가나, 그 전에 레지스트(52)를 애싱장치에 의해 제거할 필요가 있다.
애싱은 도 3에 나타낸 플로차트를 따라 행하여진다. 우선 반응 체임버(11) 내를 감압해서 웨이퍼 스테이지(24)를 예컨대 200℃로 가열한다. 이어서 로드/언로드 체임버(32)를 통해서 반도체기판(41)을 반응 체임버(11) 내로 반송하고, 웨이퍼 스테이지(25) 상에 재치한다. 그 직후에 게이트 밸브(31)를 닫는다.
반도체기판(41)의 설치를 끝낸 후에, 즉시 반응가스를 체임버(11) 내로 도입하여, 반응 체임버(11) 내의 압력을 예컨대 1Torr로 조정하고, 또한 마이크로파 전원(16)을 조정해서 마이크로파 도입실(13) 내의 마이크로파의 파워를 예컨대 1000W 정도로 낮게 설정한다.
반응가스로서는, 예를 들어 산소(O2), 질소(N2), 수소(H2) 및 4불소화 탄소(CF4)의 혼합가스를 사용한다. 각종 가스의 유량은 마스플로 콘트롤러에 의해 조정되어, 예를 들어 O2가스를 955sccm, N2가스를 485sccm, H2가스를 15sccm, CF4가스를 45sccm으로 한다. 이와 같은 반응 체임버(11) 내의 압력 조정, 반응가스의 공급, 마이크로파 파워의 조정은 단시간에 용이하게 행하여진다.
반도체기판(41)의 온도는 도 5에 나타낸 바와 같이, 웨이퍼 스테이지(24) 상에 재치된 직후에는 약 150℃ 이하이며, 그 후에 서서히 상승한다. 그리고 소정의 시간 경과 후에는 반도체기판(41)의 온도는 150℃에서 포화하게 된다.
이와 같은 기판 온도, 마이크로파 파워의 조건에 따르면, 레지스트(52)의 변질층(52a)이 제거되어 도 4b에 나타낸 바와 같이 레지스트(52)의 미변질층(52b)이 노출하는 것이 실험에 의해 명백해졌다.
이어서 도 5에 나타낸 바와 같이, 마이크로파의 파워를 1500W로 상승함과 동시에 반도체기판(41)의 온도를 서서히 상승시켜 웨이퍼 스테이지(24)와 거의 같은 200℃ 정도로 한다. 이와 같은 조건에 의하면 산소 래디컬이 증가하여 애싱 레이트가 2∼3μm/min으로 높아지고, 마이크로파 파워의 상승 개시, 또는 온도 상승의 개시로부터 30∼50초 또는 그 이하의 시간이 경과한 시점에서 도 4c에 나타낸 바와 같이 레지스트(52)의 나머지 미반응부(53b)가 완전히 제거되는 것이 실험에 의해 명백해졌다. 마이크로파 파워의 증가나 기판온도 상승의 타이밍은 변질층의 애싱 레이트를 서전에 조사해 두고, 변질층의 두께를 고려하여 설정한다. 또한 기판온도 및 마이크로파의 파워를 상승시키지 않을 경우에는, 애싱 레이트가 더디어서 생산효율이 저하한다.
이에 따라 레지스트(52)의 애싱처리가 종료하고 반응가스 공급을 정지하여, 마이크로파 도입을 정지한다.
그런데 변질층(52a)의 제거를 150℃ 이하의 기판온도로 행하면, 펌핑현상이 생기지 않아서 펌핑현상에 기인하는 레지스트 잔사나 파티클의 발생이 방지된다.
다음에 직경 8인치의 반도체기판(41)을 사용해서 상술한 방법에 의해 변질층을 제거하는 실험을 되풀이해서 반도체기판(41) 상에 남은 파티클의 개수와 마이크로파 파워의 관계를 조사하였더니 도 6에 나타낸 바와 같은 결과가 얻어졌다.
반도체장치의 제조공정에서는 애싱에 의해 생기는 파티클의 개수를 30개 이하로 하는 것이 일반적으로 요구되며, 이 조건을 만족시키기 위한 변질층 애싱시의 마이크로파 파워는 도 6에 의하면 250∼1100W의 범위 내가 된다. 또 마이크로파 파워가 약 750W의 경우에 파티클의 잔사량이 가장 적어졌다.
마이크로파 발생용의 파워는 1500W 정도가 일반적이며, 그것보다 낮은 파워로 하면 산소 래디컬량이 적어지므로, 이것이 변질층의 제거에 유효하다는 것을 알 수가 있다.
레지스트의 미변질층을 애싱할 때에는 펌핑현상, 잔사 발생, 파티클 발생을 고려할 필요는 없다. 특히 마이크로파 파워를 높여서 산소 래디컬량을 많게 하고, 이것에 의해 애싱 레이트를 높게 하는 것이 바람직하다. 이에 따라 애싱공정의 생산효율이 향상된다. 애싱 레이트를 높이기 위해서는 마이크로파 발생 파워를 1500W 이상으로 하는 것이 바람직하다.
산소 래디컬에는 플라스마에 포함되어 있는 양이온, 전자가 존재하지 않으므로, 양이온, 전자를 포함한 애싱과 같이 반도체기판, 산화막, 기타의 층에 손상을 입히는 일은 없다.
애싱에 사용하는 원소의 래디컬량은 마이크로파 파워와 가스 유량과 압력 중에서 적어도 하나를 변경함으로써 조정할 수가 있으며, 그것들의 파라미터를 높일수록 래디컬량이 많아진다.
이상과 같은 애싱에 사용되는 반응가스로서는 상기한 혼합가스 외에 O2와 CF4로 된 혼합가스, O2와 CF4와 N2로 된 혼합가스, 기타 O2와 다른 가스로 된 산소 혼합가스를 사용하여도 좋다.
이 경우에 산소 혼합가스 중의 CF4가스를 1.5유량% 이상으로 흘리면 레지스트 변질층의 애싱이 촉진되는 것이 실험으로 명백해졌다. CF4의 유량을 너무 많게 하면 반도체기판 표면의 산화막이 에칭되어버리므로, 6% 이하가 바람직하다.
또 산소 혼합가스 중에 질소가스를 5∼10유량% 이상으로 함유시키면, 애싱 레이트가 높아지므로 질소가스를 함유시키는 것이 바람직하다.
애싱조건은 상술한 것에 한정되는 것은 아니고, 예를 들어 애싱 중의 압력을 0.5∼2.0Torr의 범위로 설정하여도 좋다.
이상 설명한 바와 같이 본 발명에 의하면, 레지스트의 표면에 형성된 변질층(불순물을 함유한 층)을 제거할 수 있는 적은 양의 산소 래디컬에 의해 애싱한 후에, 산소 래디컬을 증가시켜서 레지스트의 잔부를 애싱하도록 한 것이므로, 레지스트 표면의 변질층의 산화를 억제하면서 레지스트 자체의 애싱을 촉진하여 변질층을 제거할 수가 있다.
또 양이온이나 전자를 포함시키지 않고 산소 래디컬에 의해 레지스트 전체를 애싱하고 있으므로, 레지스트 하지층의 손상을 방지할 수 있다.
또한 레지스트 표면의 변질층이 제거된 후는, 산소 래디컬의 증가에 의해 레지스트의 잔부를 고 애싱 레이트로 제거할 수 있어서, 애싱의 생산효율을 향상시킬 수가 있다.

Claims (9)

  1. 하지층 상에 레지스트를 형성하는 공정과,
    상기 하지층 및 상기 레지스트에 불순물 원소를 이온주입하는 공정과,
    상기 불순물 원소의 산화가 억제되는 제1 통도의 산소 래디컬을 함유한 래디컬 분위기에 상기 하지층을 놓고, 상기 레지스트의 표면에 형성된 상기 불순물 원소를 함유한 상부층을 애싱하는 공정과,
    상기 래디컬 분위기 중의 상기 산소 래디컬의 양을 증가시켜 상기 산소 래디컬의 농도를 상기 제1 농도보다도 높은 제2 농도로 하여 상기 레지스트의 잔부를 애싱하는 공정
    을 갖는 것을 특징으로 하는 애싱방법.
  2. 제1항에 있어서, 상기 레지스트의 상기 상부층의 애싱과 상기 잔부의 애싱은 1개의 체임버 내에서 이루어지는 것을 특징으로 하는 애싱방법.
  3. 제1항에 있어서, 상기 산소 래디컬은 산소함유가스에 마이크로파를 조사함으로써 발생되며, 상기 산소 래디컬량의 증가는 그 마이크로파의 파워를 변화시켜서 행하는 것을 특징으로 하는 애싱방법.
  4. 제3항에 있어서, 상기 산소함유가스에는 불화탄소가 함유되어 있는 것을 특징으로 하는 애싱방법.
  5. 제1항에 있어서, 상기 산소 래디컬량의 증가는 상기 산소 래디컬의 원료가스의 유량 증가에 의해 이루어지는 것을 특징으로 하는 애싱방법.
  6. 제1항에 있어서, 상기 산소 래디컬량의 증가는 상기 래디컬 분위기 중의 압력을 높임으로써 이루어지는 것을 특징으로 하는 애싱방법.
  7. 제1항에 있어서, 상기 산소 래디컬량의 증가는 상기 상층부의 애싱이 끝난 후에 행하여지는 것을 특징으로 하는 애싱방법.
  8. 제1항에 있어서, 상기 상층부의 애싱을 끝낸 후에 상기 하지층의 온도를 상승시키는 것을 특징으로 하는 애싱방법.
  9. 제8항에 있어서, 온도 상승은 서서히 이루어지는 것을 특징으로 하는 애싱방법.
KR1019980011473A 1997-09-19 1998-04-01 애싱 방법 KR100298259B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25556497A JP3318241B2 (ja) 1997-09-19 1997-09-19 アッシング方法
JP255564 1997-09-19

Publications (2)

Publication Number Publication Date
KR19990029149A KR19990029149A (ko) 1999-04-26
KR100298259B1 true KR100298259B1 (ko) 2001-10-25

Family

ID=17280481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011473A KR100298259B1 (ko) 1997-09-19 1998-04-01 애싱 방법

Country Status (6)

Country Link
US (1) US6043004A (ko)
EP (1) EP0910118B1 (ko)
JP (1) JP3318241B2 (ko)
KR (1) KR100298259B1 (ko)
DE (1) DE69839721D1 (ko)
TW (1) TW382745B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736126B1 (ko) 2005-12-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417080B1 (en) * 1999-01-28 2002-07-09 Canon Kabushiki Kaisha Method of processing residue of ion implanted photoresist, and method of producing semiconductor device
JP3449535B2 (ja) * 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
US6235453B1 (en) * 1999-07-07 2001-05-22 Advanced Micro Devices, Inc. Low-k photoresist removal process
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US20010027023A1 (en) * 2000-02-15 2001-10-04 Shigenori Ishihara Organic substance removing methods, methods of producing semiconductor device, and organic substance removing apparatuses
US6543617B2 (en) 2001-03-09 2003-04-08 International Business Machines Corporation Packaged radiation sensitive coated workpiece process for making and method of storing same
US6831018B2 (en) 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP4838464B2 (ja) 2001-09-26 2011-12-14 東京エレクトロン株式会社 処理方法
JP2003163212A (ja) * 2001-11-27 2003-06-06 Nec Electronics Corp 半導体装置の製造方法
US6680164B2 (en) 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
KR100570205B1 (ko) * 2001-12-18 2006-04-12 주식회사 하이닉스반도체 반도체 소자의 감광막 제거방법
US20030215962A1 (en) * 2002-05-14 2003-11-20 Applied Materials, Inc. Integration of multiple processes within a single chamber
US6924157B1 (en) * 2002-10-21 2005-08-02 Advanced Micro Devices, Inc. Real time particle monitor inside of plasma chamber during resist strip processing
US6897162B2 (en) * 2003-10-20 2005-05-24 Wafermasters, Inc. Integrated ashing and implant annealing method
US20050158667A1 (en) * 2004-01-20 2005-07-21 Applied Materials, Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
US20060042752A1 (en) * 2004-08-30 2006-03-02 Rueger Neal R Plasma processing apparatuses and methods
KR100661373B1 (ko) 2004-12-30 2006-12-27 매그나칩 반도체 유한회사 광촉매를 이용한 에싱 방법 및 에싱 장치
JP5011852B2 (ja) 2005-07-20 2012-08-29 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4739917B2 (ja) * 2005-11-07 2011-08-03 富士通セミコンダクター株式会社 レジストマスクの剥離方法
US20080261384A1 (en) * 2007-04-18 2008-10-23 United Microelectronics Corp. Method of removing photoresist layer and method of fabricating semiconductor device using the same
JP5457109B2 (ja) 2009-09-02 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置
JP2013098054A (ja) * 2011-11-01 2013-05-20 Ulvac Japan Ltd マイクロ波導入装置
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503964A (en) * 1991-05-30 1996-04-02 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Resist removing method
WO1997004476A2 (en) * 1995-07-18 1997-02-06 Ulvac Technologies, Inc. Method and apparatus for semiconductor etching and stripping

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process
JPH0760820B2 (ja) * 1987-10-29 1995-06-28 日本電気株式会社 半導体製造装置
US5226056A (en) * 1989-01-10 1993-07-06 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing method and apparatus therefor
JP2785027B2 (ja) * 1989-01-10 1998-08-13 日本真空技術株式会社 プラズマアッシング方法
JPH04286317A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 半導体装置のアッシング方法及びアッシング装置
JP3247722B2 (ja) * 1992-04-15 2002-01-21 東京応化工業株式会社 プラズマアッシング方法
JP3391410B2 (ja) * 1993-09-17 2003-03-31 富士通株式会社 レジストマスクの除去方法
JPH0869896A (ja) * 1994-08-30 1996-03-12 Sony Corp プラズマ処理装置およびプラズマ処理方法
JPH08288260A (ja) * 1995-04-18 1996-11-01 Sony Corp ヘリコン波プラズマ・アッシング方法
US5795831A (en) * 1996-10-16 1998-08-18 Ulvac Technologies, Inc. Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5811358A (en) * 1997-01-03 1998-09-22 Mosel Vitelic Inc. Low temperature dry process for stripping photoresist after high dose ion implantation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503964A (en) * 1991-05-30 1996-04-02 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Resist removing method
WO1997004476A2 (en) * 1995-07-18 1997-02-06 Ulvac Technologies, Inc. Method and apparatus for semiconductor etching and stripping

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736126B1 (ko) 2005-12-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
JPH1197421A (ja) 1999-04-09
US6043004A (en) 2000-03-28
TW382745B (en) 2000-02-21
JP3318241B2 (ja) 2002-08-26
KR19990029149A (ko) 1999-04-26
EP0910118B1 (en) 2008-07-16
DE69839721D1 (de) 2008-08-28
EP0910118A1 (en) 1999-04-21

Similar Documents

Publication Publication Date Title
KR100298259B1 (ko) 애싱 방법
US8716143B1 (en) Plasma based photoresist removal system for cleaning post ash residue
US9941108B2 (en) High dose implantation strip (HDIS) in H2 base chemistry
US5628871A (en) Method of removing resist mask and a method of manufacturing semiconductor device
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
EP0488393B1 (en) Method for treating substrates
US7202176B1 (en) Enhanced stripping of low-k films using downstream gas mixing
US5306671A (en) Method of treating semiconductor substrate surface and method of manufacturing semiconductor device including such treating method
US6589890B2 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
KR20050007397A (ko) 기판을 처리하기 위한 플라즈마 방법 및 장치
US5762813A (en) Method for fabricating semiconductor device
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
US5549784A (en) Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
US8318412B2 (en) Method of manufacturing semiconductor device
KR100399011B1 (ko) 반도체장치 제조방법 및 장치
KR19980041995A (ko) 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
JP3237743B2 (ja) プラズマ処理装置及びプラズマ処理方法
US6107173A (en) Method of manufacturing semiconductor device
KR100560952B1 (ko) 웨이퍼 표면 처리 방법
JPH03110843A (ja) アッシング方法
JP2003188151A (ja) 半導体集積回路装置の製造方法
JPH06124959A (ja) 半導体装置の製造方法
KR20030049865A (ko) 박막 트랜지스터 제조 방법
Sin et al. Sub-0.1/spl mu/m MOSFET fabrication using 248 nm lithography by resist trimming technique in high density plasmas
JPH0476925A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee