JP2785027B2 - プラズマアッシング方法 - Google Patents

プラズマアッシング方法

Info

Publication number
JP2785027B2
JP2785027B2 JP1002043A JP204389A JP2785027B2 JP 2785027 B2 JP2785027 B2 JP 2785027B2 JP 1002043 A JP1002043 A JP 1002043A JP 204389 A JP204389 A JP 204389A JP 2785027 B2 JP2785027 B2 JP 2785027B2
Authority
JP
Japan
Prior art keywords
substrate
resist film
temperature
hot plate
ashing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1002043A
Other languages
English (en)
Other versions
JPH02183524A (ja
Inventor
正志 菊池
俊成 高田
篤雄 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Nihon Shinku Gijutsu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Shinku Gijutsu KK filed Critical Nihon Shinku Gijutsu KK
Priority to JP1002043A priority Critical patent/JP2785027B2/ja
Priority to US07/462,380 priority patent/US5226056A/en
Publication of JPH02183524A publication Critical patent/JPH02183524A/ja
Application granted granted Critical
Publication of JP2785027B2 publication Critical patent/JP2785027B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体の基板に塗布されたレジスト膜をプ
ラズマを利用してアッシング(灰化)することにより除
去するプラズマアッシング方法に関する。
(従来の技術) 微細なIC回路を加工するために、半導体基板の表面に
回路パターンを形成したレジスト膜を設け、該レジスト
膜を介してその下層の絶縁膜、半導体膜或いは金属膜を
エッチングすることが行なわれている。
該レジスト膜は、エッチング処理が終了したのち基板
表面から除去されるが、その除去方法には過酸化水素、
有機溶剤などの化学薬品を使用する湿式処理方法と、酸
素プラズマを用いてレジスト膜をアッシング(灰化)す
る乾式処理方法とがある。
該湿式処理方法に使用される薬品には人体に有害なも
のが多く、除去作業の安全性の維持や廃液の公害防止に
注意を払う必要があって煩わしい。しかも使用される薬
品は多少は不純物を含むので、これが半導体回路のパタ
ーンの欠損や汚染の原因となり、超LSI等の微細な加工
には適しない。
該乾式処理方法は、基板に塗布されたCxHyNzのレジス
ト膜に、酸素プラズマ中に生じた酸素ラジカルを反応さ
せ、該レジスト膜をCO2、NO2及びH2Oへ分解・気化する
ことによって除去するので、湿式処理方法のような人体
への有害物の発生がなく、不純物を含まないので基板の
微細加工に適している。
該乾式処理方法の具体例は第1図及び第2図示の如く
であり、レジスト膜が塗布された基板(1)を反応性ガ
スの導入口(2)と真空排気口(3)を備えた真空処理
室(4)内の赤外線ランプ(5)の上方或いは温度調節
制御された埋設ヒータ(6)を備えたホットプレート
(7)上に置き、該導入口(2)から導入される酸素ガ
ス或いはこれに少量のCF4、N2もしくはH2を混入した反
応性ガスをマイクロ波放電部(2a)に於いてプラズマ化
し、酸素ラジカルその他の該反応性ガスのラジカルを加
熱された基板(1)上のレジストと反応させ、該レジス
ト膜を分解・気化して該排気口(3)から真空ポンプに
より排出することにより除去している。
第1図示の場合、真空処理室(4)内のラック(8)
上に置かれた基板(1)は、赤外線ランプ(5)によっ
て、第3図の曲線Aのように約5秒で所定の温度にまで
加熱される。該基板(1)の温度管理は、該基板(1)
の表面から熱輻射される赤外線を検出して温度に換算す
る赤外線温度計(9)によって管理され、該温度計
(9)の出力信号をランプ(5)の電源へフィードバッ
クし、電力をコントロールすることにより基板(1)の
温度を一定温度に保つ。
また、第2図示の場合、基板(1)はホットプレート
(7)との熱接触によって熱量が与えられ、第4図の曲
線Bで示すように約10秒後に所定の温度にまで加熱され
る。該ホットプレート(7)は熱電対式温度計(10)に
より一定温度に管理される。
(発明が解決しようとする課題) 基板(1)に塗布されたレジスト膜をマスクとして利
用し、該基板(1)の表面に局部的に不純物をイオン注
入することが回路の微細化に伴い頻繁に行なわれるよう
になってきている。この場合、第5図に見られるよう
に、マスクとして利用したレジスト膜(11)はイオンビ
ームによりその表層部分(11a)が硬化変質し、その内
部にストレスを保有するようになり、該レジスト膜(1
1)を前記乾式処理方法でアッシングして除去しようと
すると、第6図に見られるように、急激な熱応力でレジ
スト膜(11)が爆発することがある。この爆発によるレ
ジスト膜(11)のフレイクは基板(1)上や真空処理室
(1)内にダスト、残留物として残り、基板(1)に微
細な加工を施す上で障害となる。
発明者の実験によれば、該レジスト膜(11)の爆発下
限温度は、イオン注入条件、レジストの種類によって異
なるが、約70〜160℃の範囲にあり、該レジスト膜(1
1)の幅が太い程爆発しやすいことが分った。
本発明は、レジスト膜を爆発させることなくアッシン
グにより除去する方法を提案することを目的とするもの
である。
(課題を解決するための手段) 本発明では、真空処理室内にレジスト膜が塗布された
基板を設け、該レジスト膜をホットプレートにより該基
板を加熱し乍ら酸素プラズマ中でアッシングして除去す
る方法に於いて、該基板の温度を、該レジスト膜の表層
が除去されるまで上昇するピンにより該基板を該ホット
プレートの上方で支持して低温に制御し、その後該ピン
を下降させ、該基板を該ホットプレート上に載せ該基板
を高温にし、アッシングで該レジスト膜を除去するよう
にし、レジスト膜が爆発を生じずに除去されるようにし
た。
(作用) 基板の表面に塗布されたレジスト膜を除去するため
に、該基板を真空処理室内に置き、加熱し乍ら酸素プラ
ズマを該室内に導入し、該レジスト膜をアッシングする
が、その際該基板の温度は最初は低温に制御され、次い
で高温に制御されるので、最初の低温の状態でイオンビ
ームが照射されて硬化変質したレジスト膜の表層を急激
な熱応力を与えずに即ち爆発させずに除去し、その後該
レジスト膜の内部を急速に高温化して高速でアッシング
することが出来、レジスト膜の爆発による前記した障害
を解消出来る。
(実施例) 本発明の実施例を図面第7図乃至第10図に基づき説明
する。第7図及び第8図に於いて符号(1)乃至(10)
は、第1図及び第2図示の符号(1)乃至(10)と同一
のものを指称し、第7図はレジストが塗布されたシリコ
ンウエハからなる半導体の基板(1)を、反応性ガスの
導入口(2)と真空排気口(3)を備えた真空処理室
(4)内の赤外線ランプ(5)の上方にラック(8)で
支えて設置した例を示す。
また第8図はレジストが塗布された基板(1)をホッ
トプレート(7)上に置いて加熱するようにした例を示
す。
いずれの場合も、反応性ガスの導入口(2)には反応
性ガスをプラズマ化するマイクロ波放電部(2a)或いは
RFコイル等の放電手段が設けられ、酸素ガス或いはこれ
にCF4、N2もしくはH2を混入した反応性ガスをプラズマ
により励起して真空処理室(1)内へ導入するようにな
っている。また真空排気口(3)は適当な真空ポンプに
接続され、該真空処理室(1)内を例えば10-4Torr以下
に維持するように排気する。
第7図に於いて、基板(1)が第5図示のような表層
(11a)の硬化変質したCxHyNzで表わされるレジスト膜
(11)を有する場合、当初は赤外線ランプ(5)を点灯
せずに導入口(2)から導入される酵素プラズマ等で励
起された反応性ガスをレジスト膜(11)に作用させ、該
表層(11a)が酸素ラジカルや反応性ガスのラジカルと
の化学反応により分解・気化されて除去されると、該ラ
ンプ(5)を点灯して基板(1)を加熱し、酸素ラジカ
ルや反応性ガスのラジカルとの化学反応を促進させ、迅
速にレジスト膜(11)の除去を行なう。この場合の基板
(1)の温度は第9図の曲線Cで示すように制御され、
該表層(11a)を除去するに必要な時間t1が過ぎるとラ
ンプ(5)を点灯し、従来の場合と同様に約5秒後に20
0℃に達してレジスト膜(11)の迅速な除去が行なわれ
る。
第8図の場合、真空処理室(4)の外部に設けたエア
シリンダからなる昇降装置(12)により昇降される複数
本のピン(13)を、真空処理室(4)及びホットプレー
ト(7)を挿通して設け、基板(1)を最初は上昇した
ピン(13)により高温のホットプレート(7)の上方で
支持して基板(1)の温度を低温に維持し、この間にレ
ジスト膜(11)の硬化した表層(11a)を除去する。そ
してその除去後に昇降装置(12)によりピン(13)を降
下させ、基板(1)をホットプレート(7)上に載せ、
基板(1)に熱を与え乍ら残りのレジスト膜(11)を除
去する。この場合の基板(1)の温度の変化は第10図の
曲線Dで示す如くであり、表層(11a)を除去するに必
要な時間t1を過ぎると基板(1)をホットプレート
(7)上に降下させ、従来のホットプレートによる加熱
の場合と同様に約10秒後に200℃に達して残りのレジス
ト膜(11)の除去が行なわれる。
これら第7図、第8図に示す場合、レジスト膜(11)
は、まず表層(11a)を低温で除去したのち残りを高温
で除去するので、内部にストレスを保有したレジスト膜
(11)を熱応力で爆発させることなく除去出来、基板
(1)上や真空処理室(4)内がレジスト膜(11)のフ
レークで汚染されることを防げ、正確な微細回路の加工
を行なえる。
(発明の効果) 以上のように、本発明によるときは、基板に塗布され
たレジスト膜をアッシングにより除去するに際し、該基
板の温度を該レジスト膜の表層が除去されるまで該基板
をピンによりホットプレートの上方で支持して低温と
し、表層の除去後に該ピンを下降させて基板をホットプ
レートに載せて高温とするようにしたので、ピンの上下
で簡単に温度コントロールを行え、レジスト膜を爆発さ
せることなくアッシングによる除去を行なえ、微細な半
導体回路の作成に好都合に適用出来る等の効果がある。
【図面の簡単な説明】
第1図及び第2図は従来のアッシング方法を示す截断側
面図、第3図は第1図示の場合の基板の温度変化を示す
線図、第4図は第2図示の場合の基板の温度変化を示す
線図、第5図及び第6図はレジスト膜の拡大断面図、第
7図及び第8図は本発明の実施例を示す截断側面図、第
9図及び第10図は夫々第7図及び第8図の各場合の基板
の温度変化を示す線図である。 (1)……基板、(4)……真空処理室 (5)……赤外線ランプ、(7)……ホットプレート (11)……レジスト膜、(11a)……表層 (12)……昇降装置、(13)……ピン

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】真空処理室内にレジスト膜が塗布された基
    板を設け、該レジスト膜をホットプレートにより該基板
    を加熱し乍ら酸素プラズマ中でアッシングして除去する
    方法に於いて、該基板の温度を、該レジスト膜の表層が
    除去されるまで上昇するピンにより該基板を該ホットプ
    レートの上方で支持して低温に制御し、その後該ピンを
    下降させ、該基板を該ホットプレート上に載せ該基板を
    高温にし、アッシングで該レジスト膜を除去することを
    特徴とするプラズマアッシング方法。
JP1002043A 1989-01-10 1989-01-10 プラズマアッシング方法 Expired - Lifetime JP2785027B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1002043A JP2785027B2 (ja) 1989-01-10 1989-01-10 プラズマアッシング方法
US07/462,380 US5226056A (en) 1989-01-10 1990-01-09 Plasma ashing method and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1002043A JP2785027B2 (ja) 1989-01-10 1989-01-10 プラズマアッシング方法

Publications (2)

Publication Number Publication Date
JPH02183524A JPH02183524A (ja) 1990-07-18
JP2785027B2 true JP2785027B2 (ja) 1998-08-13

Family

ID=11518299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1002043A Expired - Lifetime JP2785027B2 (ja) 1989-01-10 1989-01-10 プラズマアッシング方法

Country Status (1)

Country Link
JP (1) JP2785027B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417080B1 (en) 1999-01-28 2002-07-09 Canon Kabushiki Kaisha Method of processing residue of ion implanted photoresist, and method of producing semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192319A (ja) * 1990-07-23 1992-07-10 Matsushita Electron Corp レジスト除去方法
JP3318241B2 (ja) * 1997-09-19 2002-08-26 富士通株式会社 アッシング方法
JP2003007689A (ja) 2001-06-27 2003-01-10 Seiko Epson Corp アッシング装置、アッシング方法及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773104B2 (ja) * 1986-02-14 1995-08-02 富士通株式会社 レジスト剥離方法
JPS63276225A (ja) * 1987-05-08 1988-11-14 Tokyo Electron Ltd アッシング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417080B1 (en) 1999-01-28 2002-07-09 Canon Kabushiki Kaisha Method of processing residue of ion implanted photoresist, and method of producing semiconductor device

Also Published As

Publication number Publication date
JPH02183524A (ja) 1990-07-18

Similar Documents

Publication Publication Date Title
US5226056A (en) Plasma ashing method and apparatus therefor
JP2888258B2 (ja) 基板処理装置および基板処理方法
US20040159335A1 (en) Method and apparatus for removing organic layers
JPS63260028A (ja) ホトレジストの熱安定化装置
US5462635A (en) Surface processing method and an apparatus for carrying out the same
TW200820336A (en) Apparatus for treating substrates using plasma, method for supplying plasma and method for treating substrates using plasma
KR960007620B1 (ko) 레지스트 제거 방법
JP2785027B2 (ja) プラズマアッシング方法
JPH05275326A (ja) レジストのアッシング方法
KR0156487B1 (ko) 미세 구리 전도체 패턴을 형성하는 방법
JPS56123377A (en) Plasma cleaning and etching method
JPH08339950A (ja) フォトレジストパターン形成方法及びフォトレジスト処理装置
JPH10135186A (ja) レジストのアッシング方法
JPS5936257B2 (ja) レジスト材料の剥離方法
JP3218348B2 (ja) プラズマアッシング方法
US5653851A (en) Method and apparatus for etching titanate with organic acid reagents
JP3437557B2 (ja) プラズマアッシング方法
JPH0296765A (ja) アッシング方法
JP2838528B2 (ja) プラズマアッシング装置
JP2623672B2 (ja) エッチング加工方法
JPH08241886A (ja) プラズマ処理方法
JPH05234957A (ja) 半導体装置の製造方法
JPH0734436B2 (ja) 半導体装置の製造方法および製造装置
JP2004235658A (ja) 表面処理方法及びその装置
JP2002158210A (ja) レジスト除去方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11