JPH04286317A - 半導体装置のアッシング方法及びアッシング装置 - Google Patents

半導体装置のアッシング方法及びアッシング装置

Info

Publication number
JPH04286317A
JPH04286317A JP5095291A JP5095291A JPH04286317A JP H04286317 A JPH04286317 A JP H04286317A JP 5095291 A JP5095291 A JP 5095291A JP 5095291 A JP5095291 A JP 5095291A JP H04286317 A JPH04286317 A JP H04286317A
Authority
JP
Japan
Prior art keywords
reaction chamber
resist film
ashing
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5095291A
Other languages
English (en)
Inventor
Tatsuya Otsuka
達也 大塚
Tomoko Nakamura
知子 中村
Masaru Yasui
安井 優
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP5095291A priority Critical patent/JPH04286317A/ja
Publication of JPH04286317A publication Critical patent/JPH04286317A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高ドーズ量イオン注入
を行ったレジスト膜のドライアッシング方法及びドライ
アッシング装置に関するものである。
【0002】半導体装置の高集積化・高速化に伴い半導
体チップのパターンの加工におけるドライエッチング工
程では、パターン寸法・形状に対してより精度の高い技
術が要求されており、特に最近は半導体装置の機能に大
きな影響を及ぼすレジストのアッシングの際のダメージ
が重要視されている。
【0003】以上のような状況から、半導体装置の性能
にダメージを与えないでレジストをアッシングすること
が可能な半導体装置の製造方法が要望されている。
【0004】
【従来の技術】従来のレジストをアッシングする半導体
装置のアッシング方法及びアッシング装置について図4
〜図6により詳細に説明する。
【0005】半導体装置の製造工程において半導体基板
34の表面に形成されているレジスト膜35に高ドーズ
量イオンを注入した場合には、図4に示すように半導体
基板34の表面に形成されているレジスト膜35の表面
が変質層35aに変わり、この変質層35aを除去する
ためにはイオンを照射することが必要である。
【0006】しかし、イオンに長時間さらすと半導体基
板34の表面に形成されているデバイスの機能が劣化す
るので、レジスト膜をアッシングする工程を2工程にわ
けて行っている。
【0007】まずこの変質層35a を除去する第1の
工程においては、図5に示すような反応室41に反応ガ
ス供給部42から導入した反応ガス、例えば酸素を高周
波電源45を用いて酸素イオン及び酸素ラジカルにし、
主としてこの酸素イオンによりヒータ46a により加
熱した載物台46の表面に載置した半導体基板34の表
面の図4に示すようなレジスト膜35の変質層35a 
を除去している。
【0008】つぎにこのアッシング装置から半導体基板
34を取り出し、図6に示すような反応室51に供給口
51b から導入した反応ガス、例えば酸素を、マグネ
トロン31により発生させ、導波管32により導入して
石英窓33を透過したマイクロ波を用いて酸素ラジカル
にし、反応室51の供給口51b と載物台56の中間
に設けた遮蔽板57の小孔を透過したこの酸素ラジカル
のみにより、ヒータ56a により加熱した載物台56
の表面に載置した半導体基板34の表面の図4に示すよ
うなレジスト膜35を除去している。
【0009】
【発明が解決しようとする課題】以上説明した従来の半
導体装置のアッシング方法及びアッシング装置において
は、半導体基板の表面のレジスト膜の変質層を酸素イオ
ンによって除去する工程と、変質層が除去されたレジス
ト膜をマイクロ波により生成した酸素ラジカルによって
除去する工程の2工程でアッシングを行っているため、
2種類の装置を必要とし、この工程の間に装置間の半導
体基板の搬送を行うので工数が増加し、この搬送時に半
導体基板が汚染されるという問題点があった。
【0010】本発明は以上のような状況から、単一の装
置を用い、半導体基板を汚染することなくレジスト膜の
変質層及びレジスト膜の除去を連続して行うことが可能
となる半導体装置のアッシング方法及びアッシング装置
の提供を目的としたものである。
【0011】
【課題を解決するための手段】本発明の半導体装置のア
ッシング方法は、半導体基板上の高ドーズ量イオンが注
入されたレジスト膜を除去するアッシング工程において
、このレジスト膜の表面に形成されている変質層を酸素
ラジカル及び酸素イオンにより除去する工程と、このレ
ジスト膜を酸素ラジカルのみにより除去する工程と、を
同一反応室内において連続して行うように構成する。
【0012】本発明の半導体装置のアッシング装置は、
この変質層を除去する場合には遮蔽板を用いないで主と
して酸素イオンにより変質層を除去し、変質層を除去し
たレジスト膜を除去する場合には移動手段を用いて遮蔽
板を移動し、この遮蔽板の小孔を透過した酸素ラジカル
のみによりレジスト膜を除去するように構成する。
【0013】
【作用】即ち本発明においては、単一のアッシング装置
内においてまず主として酸素イオンによってレジスト膜
の変質層を除去し、つぎに移動手段と支持ローラにより
遮蔽板を反応室内に移動し、この遮蔽板を透過した酸素
ラジカルのみによりレジスト膜を除去するので、半導体
基板の表面に形成した素子等にダメージを与えることな
く、レジスト膜の除去を行うことが可能となる。
【0014】
【実施例】以下図1により本発明の第1の実施例につい
て、図2により本発明の第2の実施例について、図3に
より本発明の第3の実施例について詳細に説明する。
【0015】図1は本発明による第1の実施例に用いる
アッシング装置を示す図、図2は本発明による第2の実
施例に用いるアッシング装置を示す図、図3は本発明に
よる第3の実施例に用いるアッシング装置を示す図であ
り、図4は高ドーズ量イオンが注入されたレジスト膜を
示す図である。
【0016】下記の条件でイオンを注入した図4に示す
ようなレジスト膜35の表面に形成された変質層35a
 は、酸素イオンでなければ除去するのが困難であるか
ら、この変質層35a を除去するためにはイオンを照
射することが必要である。
【0017】イオン種──────燐(P+),  注
入エネルギー───────60 keV ドーズ量──────5×1016cm−2図1のアッ
シング装置は、高周波電源5を印加した電極板3とアー
スと接続された電極板4とを反応室1内で側壁に平行し
て対向させ、反応室1の上部の反応ガス供給部2から反
応ガス、例えば酸素を供給し、この高周波電源5による
高周波電圧の印加により生成されたプラズマにより酸素
イオンと酸素ラジカルを発生させる装置である。
【0018】このアッシング装置においては反応室1の
下部に設けたヒータ6aを内蔵している載物台6の上に
半導体基板34を載置し、この半導体基板34の表面に
形成されている図4に示すようなレジスト膜35の表面
を覆っている変質層35a のアッシングを行っている
【0019】このアッシング工程は下記の条件で行い、
2分間で変質層35aの除去が可能である。 反応ガス及びガス流量──────酸素(O2) 80
SCCM、窒素(N2)10SCCM 反応室内圧───1.0 Torr、        
  載物台加熱温度───────250 ℃ 高周波電源周波数─── 13.56 MHz、  高
周波電源電力───────500 W つぎに変質層35a がなくなれば、反応室1の側壁に
設けた副室1c内の遮蔽板7をエアシリンダ8などの移
動手段により、支持ローラ9の上を移動させて図の右側
に示すような位置に置いて反応室1を上下に分割する。
【0020】この遮蔽板7は直径3mm程度の孔を板厚
2mmのアルミニウム板に形成したもので、この遮蔽板
7は上部の酸素イオンと酸素ラジカルの内の酸素ラジカ
ルのみを透過するので、載物台6上の半導体基板34の
表面のレジスト膜35を半導体基板34の素子にダメー
ジを与えないで、酸素ラジカルのみによってドライエッ
チングすることが可能となる。この場合のドライエッチ
ング条件は変質層35a を除去する場合と同じである
が、時間は1分間でレジスト膜35を除去することが可
能である。
【0021】図2のアッシング装置は、反応室11の上
部の周囲を取り囲むようにコイル10を配設し、下部に
は載物台16を設け、反応室11の上部の反応ガス供給
部12から反応ガス、例えば酸素とマイクロ波とを導入
して上記のコイル10により形成された発散磁場により
酸素イオンと酸素ラジカルを発生させる装置である。
【0022】このアッシング装置においては反応室11
の下部に設けた載物台16の上に半導体基板34を載置
し、この半導体基板34の表面に形成されている図4に
示すようなレジスト膜35の表面を覆っている変質層3
5a のアッシングを行っている。
【0023】このアッシング工程は下記の条件で行い、
3分間で変質層35a の除去が可能である。 反応ガス及びガス流量──────酸素(O2)100
SCCM、窒素(N2)20SCCM 反応室内圧───1.0 mTorr 、つぎに変質層
35a がなくなれば反応室11内の遮蔽板17をエア
シリンダ18などの移動手段により、支持ローラ19の
上を移動させて図の右側に示すような位置に置いて反応
室11を上下に分割する。
【0024】この遮蔽板17は直径3mm程度の孔を板
厚2mmのアルミニウム板に形成したもので、この遮蔽
板17の上部の酸素イオンと酸素ラジカルの内の酸素ラ
ジカルのみを透過するので、載物台16上の半導体基板
34の表面のレジスト膜35を半導体基板34の素子に
ダメージを与えないで、酸素ラジカルのみによってドラ
イエッチングすることが可能となる。
【0025】この場合のドライエッチング条件は反応ガ
ス及びガス流量は変質層35a を除去する場合と同じ
であるが、反応室内圧は10.0mTorr で時間は
2分間でレジスト膜35を除去することが可能である。
【0026】図3のアッシング装置は、反応室21に供
給口21b から導入した反応ガス、例えば酸素をマグ
ネトロン31により発生させ、導波管32により導入さ
れ石英窓33を透過したマイクロ波を用いて酸素イオン
と酸素ラジカルを発生させる装置である。
【0027】このアッシング装置においては反応室21
の下部に設けたヒータ26a を内蔵している載物台2
6の上に半導体基板34を載置し、この半導体基板34
の表面に形成されている図4に示すようなレジスト膜3
5の表面を覆っている変質層35a のアッシングを行
っている。
【0028】このアッシング工程は下記の条件で行い、
2分間で変質層35a の除去が可能である。 反応ガス及びガス流量──酸素(O2)  1,000
cc/min、窒素(N2)20SCCM 反応室内圧───1.5 Torr、 つぎに変質層35a がなくなれば反応室21内の遮蔽
板27をエアシリンダ28などの移動手段により、支持
ローラ29の上を移動させて図の右側に示すような位置
に遮蔽板27を置いて反応室11を上下に分割する。
【0029】この遮蔽板27は直径3mm程度の孔を板
厚2mmのアルミニウム板に形成したもので、この遮蔽
板27の上部の酸素イオンと酸素ラジカルの内の酸素ラ
ジカルのみを透過するので、載物台26上の半導体基板
34の表面のレジスト膜35を半導体基板34の素子に
ダメージを与えないで、酸素ラジカルのみによってドラ
イエッチングすることが可能となる。
【0030】この場合のドライエッチング条件は変質層
35a を除去する場合と同じであるが、1分間でレジ
スト膜35を除去することが可能である。
【0031】
【発明の効果】以上の説明から明らかなように、本発明
によれば移動手段を用いて遮蔽板を移動し、変質層を除
去する場合は遮蔽板を用いないで、レジスト膜を除去す
る場合は遮蔽板を用いて酸素イオンを除いた酸素ラジカ
ルのみにより半導体基板上のレジスト膜を除去すること
が可能となる利点があり、著しい経済的及び、信頼性向
上の効果が期待できる半導体装置のアッシング方法及び
アッシング装置の提供が可能である。
【図面の簡単な説明】
【図1】  本発明による第1の実施例に用いるアッシ
ング装置を示す図、
【図2】  本発明による第2の実施例に用いるアッシ
ング装置を示す図、
【図3】  本発明による第3の実施例に用いるアッシ
ング装置を示す図、
【図4】  高ドーズ量イオンが注入されたレジスト膜
を示す図、
【図5】  従来のレジスト膜の変質層の除去に用いる
アッシング装置を示す図、
【図6】  従来のレジスト膜の除去に用いるアッシン
グ装置を示す図、
【符号の説明】
1,11,21は反応室1 1a,11a,21aは排気口、 21bは供給口、 1c,21cは副室、 2,12は反応ガス供給部、 3は電極板、 4は電極板、 5は高周波電源、 6,16,26は載物台、 6a,26aはヒータ、 7,17,27は遮蔽板、 8,18,28はエアシリンダ、 9,19,29は支持ローラ、 10はコイル、 31はマグネトロン、 32は導波管、 33は石英窓、 34は半導体基板、 35はレジスト膜、 35aは変質層、

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板(34)上の高ドーズ量イ
    オンが注入されたレジスト膜(35)を除去するアッシ
    ング工程において、前記レジスト膜(35)の表面に形
    成されている変質層(35a) を酸素ラジカル及び酸
    素イオンにより除去する工程と、前記レジスト膜(35
    )を酸素ラジカルのみにより除去する工程と、を同一反
    応室(1,11,21) 内において連続して行うこと
    を特徴とする半導体装置のアッシング方法。
  2. 【請求項2】  請求項1記載の半導体装置のアッシン
    グ方法により前記レジスト膜(35)を除去するのに用
    いる装置であって、上部に反応ガス供給部(2) 、下
    部に半導体基板(34)を搭載する載物台(6) と反
    応ガスの排気口(1a)とを備えた反応室(1) と、
    該反応室(1) の左右の側壁に平行で、該左右の側壁
    の近傍に対向して設けた電極板(3) と電極板(4)
     と、前記電極板(3) に接続された高周波電源(5
    ) と、前記電極板(3,4) と前記載物台(6) 
    の中間の、前記反応室(1) の前記左右の側壁に設け
    た副室(1c)内から、前記反応室(1) 内に移動手
    段(8,9) により移動可能な遮蔽板(7) と、を
    具備することを特徴とする半導体装置のアッシング装置
  3. 【請求項3】  請求項1記載の半導体装置のアッシン
    グ方法により前記レジスト膜(35)を除去するのに用
    いる装置であって、上部に反応ガスとマイクロ波を導入
    する反応ガス供給部(12)、下部に半導体基板(34
    )を搭載する載物台(16)と反応ガスの排気口(11
    a) とを備えた反応室(11)と、該反応室(11)
    の側壁の外側を取り囲むコイル(10)と、前記コイル
    (10)と前記載物台(16)の中間の前記反応室(1
    1)内に設けられ、移動手段(18,19) により前
    記反応室(11)内を移動可能な遮蔽板(17)と、を
    具備することを特徴とする半導体装置のアッシング装置
  4. 【請求項4】  請求項1記載の半導体装置のアッシン
    グ方法により前記レジスト膜(35)を除去するのに用
    いる装置であって、マグネトロン(31)から出された
    マイクロ波を導入する導波管(32)と、該導波管(3
    2)と石英窓(33)を介して接続され、側壁に反応ガ
    スを導入する供給口(21b) 、下部に半導体基板(
    34)を搭載する載物台(26)と反応ガスの排気口(
    21a) とを備えた反応室(21)と、前記供給口(
    21b) と前記載物台(26)の中間の反応室(21
    )の側壁に設けた副室(21c) 内から、前記反応室
    (21)内に移動手段(28,29) により移動可能
    な遮蔽板(27)と、を具備することを特徴とする半導
    体装置のアッシング装置。
JP5095291A 1991-03-15 1991-03-15 半導体装置のアッシング方法及びアッシング装置 Withdrawn JPH04286317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5095291A JPH04286317A (ja) 1991-03-15 1991-03-15 半導体装置のアッシング方法及びアッシング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5095291A JPH04286317A (ja) 1991-03-15 1991-03-15 半導体装置のアッシング方法及びアッシング装置

Publications (1)

Publication Number Publication Date
JPH04286317A true JPH04286317A (ja) 1992-10-12

Family

ID=12873163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5095291A Withdrawn JPH04286317A (ja) 1991-03-15 1991-03-15 半導体装置のアッシング方法及びアッシング装置

Country Status (1)

Country Link
JP (1) JPH04286317A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0910118A1 (en) * 1997-09-19 1999-04-21 Fujitsu Limited Ashing method
JP2008085231A (ja) * 2006-09-28 2008-04-10 Sharp Manufacturing System Corp 基板上の残留有機物除去方法
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0910118A1 (en) * 1997-09-19 1999-04-21 Fujitsu Limited Ashing method
US6043004A (en) * 1997-09-19 2000-03-28 Fujitsu Limited Ashing method
JP2008085231A (ja) * 2006-09-28 2008-04-10 Sharp Manufacturing System Corp 基板上の残留有機物除去方法
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置

Similar Documents

Publication Publication Date Title
EP0488393B1 (en) Method for treating substrates
US20070062646A1 (en) Method and apparatus for processing substrates
US9443701B2 (en) Etching method
US6767698B2 (en) High speed stripping for damaged photoresist
JP3275043B2 (ja) エッチングの後処理方法
JPH06188229A (ja) エッチングの後処理方法
US5462635A (en) Surface processing method and an apparatus for carrying out the same
US20200075313A1 (en) Oxide Removal From Titanium Nitride Surfaces
CN112368808A (zh) 天然氧化物穿通后的硅芯轴刻蚀
JPH06333857A (ja) 成膜装置および成膜方法
JPH04286317A (ja) 半導体装置のアッシング方法及びアッシング装置
KR101994918B1 (ko) 기판 처리 장치 및 기판 처리 방법
JPH10135186A (ja) レジストのアッシング方法
US11094528B2 (en) Surface treatment of substrates using passivation layers
WO2001070517A1 (en) High speed stripping for damaged photoresist
JP2785027B2 (ja) プラズマアッシング方法
US20230207262A1 (en) Plasma generation unit, and apparatus for treating substrate with the same
JPH0869897A (ja) プラズマアッシング装置
WO1998001898A1 (fr) Appareil de gravure a ions reactifs (rie)
JPH08241797A (ja) プラズマ処理装置
KR100578122B1 (ko) 반도체 기판의 애싱 방법
JPH06104224A (ja) レジスト除去装置及びその使用方法
JP2565740B2 (ja) プラズマエッチング方法
JP3815580B2 (ja) プラズマ処理装置
JPS63271933A (ja) アツシング方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514