JPH09129872A

JPH09129872A - 半導体素子の製造方法

Info

Publication number: JPH09129872A
Application number: JP28498895A
Authority: JP
Inventors: Takashi Ueda; 多加志上田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-11-01
Filing date: 1995-11-01
Publication date: 1997-05-16

Abstract

(57)【要約】【課題】ＬＤＤ構造を有するＭＯＳ型半導体素子の製
造工程において、サイドウォール７の形成時に、シリコ
ン基板１にまでエッチングが進行してデバイス特性の劣
化を招来することを防止する。【解決手段】シリコン基板１の界面に窒素含有率の高
い窒酸化膜５を形成し、さらに、サイドウォール７のエ
ッチング時に、サイドウォール７／窒酸化膜５の選択比
を向上し得るエッチングガスを用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に、ライトリー・ドープト・ドレイン(L
ightly Doped Drain: 以下、ＬＤＤと称する）構造のＭ
ＯＳ型トランジスタの製造方法に関するものである。

【０００２】

【従来の技術】従来、ＬＤＤ構造のＭＯＳ型トランジス
タの製造方法として以下の方法が知られている。まず、
Ｐ型シリコン基板にゲート酸化膜およびゲート電極を形
成し、次にこのゲート電極をマスクとして低濃度のｎ型
不純物をイオン注入することによりソース・ドレインの
低濃度ｎ型領域を形成する。次に、ＣＶＤ法を用いて上
記ゲート酸化膜およびゲート電極の表面を覆うように酸
化膜を形成する。

【０００３】続いて、ゲート電極の側壁（サイドウォー
ル：side wall)にだけ上記酸化膜を残して、エッチング
により酸化膜を除去する。そして、ゲート電極と上記の
サイドウォールとをマスクとして高濃度のｎ型不純物を
イオン注入することにより、高濃度ｎ型領域を形成す
る。以上の工程により、ＬＤＤ構造を持つＭＯＳ型トラ
ンジスタが製造される。

【０００４】しかし、上記の製造方法は、サイドウォー
ルのエッチバック時の膜厚制御が難しいという問題を有
していた。つまり、サイドウォールのエッチバック時
に、ゲート酸化膜が完全に消滅してシリコン基板にまで
エッチングが進行してしまうと、エッチングのダメージ
に起因して、拡散層のジャンクションリーク電流の増加
や、トランジスタの駆動能力の低下を招来する虞があ
る。

【０００５】このため、従来、サイドウォールのドライ
エッチング工程を途中で止めて、残りをフッ化水素酸(H
F)系のウェットエッチャントで処理するドライアンドウ
ェット(Dry and Wet) 法が一部で採用されている。しか
しこの手法では、ジャンクションリーク電流の増加の問
題は解消されるが、以下のような新たな問題が発生す
る。

【０００６】すなわち、ゲート電極のサイドウォールと
してのＣＶＤ酸化膜は、活性領域（後にソース・ドレイ
ンとなる領域）上のゲート酸化膜よりもウェットエッチ
ャントでのエッチングレートが大きいため、逆にサイド
ウォールのＣＶＤ酸化膜が消滅したり、あるいは消滅し
ないまでも極めて小さくなり、サイドウォールとしての
役目を果たさなくなる虞がある。従って、活性領域上に
ゲート酸化膜が残留する程度でウエットエッチングを終
了する必要がある。

【０００７】ところが、ウェットエッチングのエッチレ
ートの変動や、ＣＶＤ酸化膜の堆積膜厚のばらつき等に
よって、活性領域上に残留するゲート酸化膜の膜厚は容
易に変動する。この残膜の膜厚変動は、以降のソース・
ドレイン領域へのイオン注入工程において問題となる。
すなわち、残膜が厚くなればなるほどイオン注入時に膜
中で停止するイオンが増加し、ソース・ドレインの実効
不純物濃度が低下してコンタクト抵抗の増大を招来す
る。

【０００８】また一方、例えば特開昭６２−１３６０２
２号公報または特開昭６２−１７３７６３号公報等に開
示されているように、ＣＶＤ酸化膜とシリコン基板との
間に、シリコン基板へのエッチングの進行を抑制するた
めのエッチングストッパとして、窒化膜等を設ける方法
が提案されている。上記従来の窒化膜は、図３（ａ）に
その一例を示すように、ゲート電極３３およびゲート酸
化膜３２の表面に設けられ、同図（ｂ）に示すようにこ
の窒化膜３５の上層にＣＶＤ法により酸化膜３６を堆積
し、さらに同図（ｃ）に示すように、上記酸化膜３６を
エッチングしてゲート電極３３の側面にサイドウォール
３７を形成する際に、シリコン基板３１にエッチングが
進行することを防止する。このように、エッチングスト
ッパを設けることによって、シリコン基板のオーバーエ
ッチングの問題自体はほぼ回避できる。

【０００９】また、ＭＯＳトランジスタの層間絶縁膜と
して、ボロンとリンを含むシリコン酸化膜（以下、ＢＰ
ＳＧ(Boron Phosphorus Silicate Glass) 膜と略称す
る）をリフローにより形成する方法が知られている。こ
のＢＰＳＧ膜は、熱処理によって自己平坦化する特性を
持ち、アルミニウム等の配線の被覆性を向上させる効果
がある。

【００１０】ＢＰＳＧのリフローは、不活性雰囲気より
も酸化性雰囲気下で行う方が、その平坦性が向上すると
いう点では好ましく、例えば高圧水蒸気ガス雰囲気で処
理する方法が従来提案されている。しかし、酸化性雰囲
気下でのリフローは、ＢＰＳＧ中を拡散した酸素によっ
てシリコン基板が酸化され、種々の半導体素子特性の劣
化を生じるという点で問題がある。

【００１１】このため、例えば、特開昭５８−９８９３
４号公報、特開昭６１−２４７０７３号公報、特開昭６
３−２６５４３１号公報、または特開平４−１９６２２
２号公報には、図４（ａ）または（ｂ）に示すように、
ＣＶＤ法によってＢＰＳＧ層４６の下方に堆積させた窒
化シリコン(SiN) ４７を酸化性雰囲気下での酸化バリア
として使用する方法が開示されている。なお、同図
（ａ）および（ｂ）において、４１はシリコン基板、４
２はゲート酸化膜、４３はゲート電極、４５は活性領域
であり、同図（ｂ）においてゲート電極４３上に堆積さ
れているのは、ＣＶＤ法による酸化膜４８である。

【００１２】

【発明が解決しようとする課題】しかしながら、上記従
来の方法では、エッチングストッパあるいは酸化バリア
として形成した窒化膜によって、他の問題が発生する。
一つは、窒化膜の膜ストレスによるジャンクションリー
ク電流の増加や、ゲート酸化膜のホットエレクトロン耐
性の低下といったデバイス特性の劣化である。もう一つ
は、ＣＶＤ法により形成された窒化膜のプリカーサー原
料に起因したSi-Hあるいは N-H結合が SiN膜中に残留
し、以降の熱処理で解離した水素がゲート酸化膜の界面
準位を変動させるという点である。

【００１３】このような窒化膜の欠点を考慮して、窒化
膜を用いる代わりに、前述のドライアンドウェット法に
おいてドライおよびウェットエッチングの条件をそれぞ
れ適正化し、ウェットエッチング工程にて活性領域の酸
化膜を一旦除去した後、再び熱酸化を行って活性領域表
面を酸化して熱酸化膜を形成した後に、ソース・ドレイ
ンのイオン注入を行う方法も知られている。つまり、図
５（ａ）に示すようにＭＯＳ型トランジスタの上にＣＶ
Ｄ法により酸化膜５６を堆積し、ドライエッチング工程
によって、同図（ｂ）に示すように、この酸化膜５６を
途中までエッチングする。さらに、ウエットエッチング
工程により、ゲート電極５３の側面にサイドウォール５
７を残して上記酸化膜５６を除去する。この時、同図
（ｃ）に示すように、活性領域の酸化膜５６は完全に除
去される。次に、熱酸化を行って、同図（ｄ）に示すよ
うに、活性領域５４表面に熱酸化膜６０を形成する。こ
の場合、活性領域５４に形成した熱酸化膜６０は、ソー
ス・ドレインの面チャネリングの防止、以降の注入層の
活性化アニールでのイオンのアウトデフューズとオート
ドープとの防止という点で効果を奏する。しかしなが
ら、この方法は煩雑な工程を必要とし、製造コストの高
騰を招来するという問題点を有している。

【００１４】本発明は上記した各問題点に鑑みなされた
もので、従来の窒化膜の問題点であった、膜ストレスや
水素によるデバイス特性の劣化の解決を図り、より簡略
化された工程でＬＤＤ構造のＭＯＳトランジスタを提供
することを目的とする。

【００１５】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の半導体素子の製造方法は、ＭＯＳ
型半導体素子の製造方法において、ゲート酸化膜および
ゲート電極をシリコン基板上に形成する第１工程と、 1
00％の N₂Oガス雰囲気またはN₂O とN₂との混合ガス雰囲
気にて上記シリコン基板を窒酸化する第２工程とを含む
ことを特徴としている。

【００１６】請求項１記載の製造方法では、第１工程に
おいてゲート酸化膜およびゲート電極を形成したシリコ
ン基板を、第２工程において窒酸化する。これにより、
ゲート電極の表面に窒酸化膜が形成されると共に、シリ
コン基板表面のゲート酸化膜中を N₂Oが拡散して基板表
面に到達して基板のシリコン原子と反応することによ
り、シリコン基板の界面に窒酸化膜が形成される。これ
らの窒酸化膜は、ＭＯＳ型の半導体素子の製造方法にお
ける以降の周知の工程において、種々の効果を発揮す
る。例えば、ソース・ドレイン領域へのイオン注入の工
程においては注入イオンの面チャネリングを防止する作
用がある。あるいは、イオン注入後のアニール工程にお
いては、注入イオンのアウトデフューズバリアあるいは
オートドープバリアとして作用する。また、一般にサイ
ドウォールと称されるゲート電極側壁を形成するための
エッチング工程においては、オーバーエッチングを抑止
するエッチングストッパとして機能する。

【００１７】従来、エッチングストッパとして、ＣＶＤ
法等によって形成されていた窒化膜は、その膜中にプリ
カーサ原料に起因してSi-H結合あるいは N-H結合が残留
し、その後の熱処理工程においてこれらの結合から解離
した水素がゲート酸化膜にトラップされ、ホットキャリ
ア耐性を劣化させること、あるいはその結果発生する電
子トラップによって半導体素子の閾値が変化するという
問題を有していた。これに対し、上記の製造方法による
窒酸化膜中にはSi-H結合あるいは N-H結合はほとんど残
留しないため、上記の問題は解消される。

【００１８】また、上記の製造方法にて形成された窒酸
化膜は、従来のＬＰＣＶＤ法等により形成された窒酸化
膜と比較して、膜ストレスが低く抑えられている。つま
り、窒酸化膜の膜ストレスに起因するジャンクションリ
ーク電流の増加やゲート酸化膜のホットエレクトロン耐
性の低下が抑制され、従来よりも半導体素子特性の向上
を図ることができる。

【００１９】また、近年、ゲート酸化膜としてN₂O で処
理した窒酸化膜を用いる提案もなされているが、ゲート
酸化膜として用いられる窒酸化膜は、その窒素含有率を
１％程度と低く抑えることが必要である。これは、ゲー
ト酸化膜中の窒素含有率が高いと、導入された窒素に起
因するシリコン基板表面のマイクロラフネスの増加によ
って、絶縁破壊耐圧の低下やＴＤＤＢ(Time Dependent
Dielectric Breakdown) による信頼性の低下というよう
な不都合が生じることによる。窒酸化膜がシリコン基板
へのエッチングの進行を抑止し得るためには、膜厚が厚
いかあるいは窒素含有率が高いかのいずれかの条件を満
たさなければならない。つまり、このようなゲート酸化
膜も、そのままエッチングストッパとして用いるには窒
素含有率が充分ではないが、上記第２工程において再窒
酸化を行って窒素含有率を向上させれば、エッチングス
トッパとして有効に作用し得る。

【００２０】以上のように、請求項１の製造方法によれ
ば、半導体素子特性の劣化を生じずに、ＭＯＳ型半導体
素子の各工程において上述したような種々の効果を発揮
し得る窒酸化膜を形成することが可能となる。

【００２１】請求項２記載の半導体素子の製造方法は、
請求項１記載の製造方法において、上記シリコン基板に
酸化膜を堆積し、該酸化膜をエッチングしてゲート電極
側壁を形成する第３工程をさらに含み、上記第３工程の
エッチングにおいて、分子式C_m+1F_2m+2（ｍ：自然数）
で示されるガス、分子式 C_2nF_2n+2(ｎ：自然数）で示さ
れるガス、あるいはこれらの混合ガスを用いることを特
徴としている。

【００２２】請求項２記載の製造方法では、第１工程に
おいてゲート酸化膜およびゲート電極を形成したシリコ
ン基板を第２工程において窒酸化し、さらにこのシリコ
ン基板に酸化膜を堆積し、ゲート電極の側方にのみこの
酸化膜が残留するようにエッチングを行う。この時、エ
ッチングガスとして、分子式 C_m+1F_2m+2（ｍ：自然数）
で示されるガス、分子式 C_2nF_2n+2(ｎ：自然数）で示さ
れるガス、あるいは、これらのガスの混合ガスを用い
る。

【００２３】第２工程で形成された窒酸化膜は、 100％
の N₂Oガス雰囲気、またはN₂O をN₂で希釈することによ
りN₂O の分解が抑制される混合ガス雰囲気で形成されて
いるので、窒酸化が効率良く進み、比較的高い窒素含有
率を有している。このため、上記窒酸化膜は、第３工程
においてオーバーエッチングを抑止するエッチングスト
ッパとして有効に機能し得る。

【００２４】しかし、上記窒酸化膜をエッチングストッ
パとしてさらに効果的に作用させるためには、窒酸化膜
に対するシリコン基板上の酸化膜の選択比を相対的に向
上させることが望ましい。このためには、エッチング時
に窒酸化膜の表面にカーボン化合物を堆積させて、窒酸
化膜のエッチングレートを低下させることが効果的であ
る。

【００２５】この様な観点から、第３工程のエッチング
時に使用するガス種として、CF系ガスの内、フッ素より
カーボンの含有率が高いものが好適に用いられる。すな
わち、分子式 C_m+1F_2m+2（ｍ：自然数）で示されるフル
オロシクロアルカンの一族や、あるいは、分子式 C_2nF
_2n+2(ｎ：自然数）で示されるフルオロアルケンの一族
を用いることができる。また、これらの混合ガスを用い
ることも可能であり、同様の効果が得られる。

【００２６】この種のガスを用いれば、カーボンプラズ
マによって発生するカーボン堆積物が窒酸化膜の表面を
覆う頻度が増加するため、窒酸化膜のエッチングレート
は低下し、一方、酸化膜ではカーボンプラズマと反応し
て生じるCO₂ によって酸化膜のエッチングがさらに進行
する。この結果、従来一般的に用いられているCF₄やCH
F₃系のガスによるエッチングと比較して、窒酸化膜／酸
化膜の選択比を向上させることができる。このように、
窒酸化膜／酸化膜の選択比を向上させたことにより、酸
化膜のエッチング時に窒酸化膜が消滅してエッチングが
シリコン基板にまで進行するような事態を回避すること
ができる。

【００２７】さらに、上述のように窒酸化膜／酸化膜の
選択比を向上させたことにより、窒酸化膜の膜厚が従来
よりも薄い場合でもエッチングストッパとして有効に作
用させることが可能となる。つまり、第２工程で形成さ
れる窒酸化膜は比較的薄くても良く、これにより、第３
工程の後のイオン注入工程において注入イオンが窒酸化
膜中で停止する可能性が低くなり、半導体素子特性のば
らつきを防止することができる。

【００２８】また、窒酸化膜が完全に除去されないよう
にシリコン基板上に残留させることが容易となる。この
残留窒酸化膜は、後のイオン注入工程における注入イオ
ンの面チャネリングの防止や、イオン注入層の活性化ア
ニール工程における注入イオンのアウトデフューズやオ
ートドープの防止において有効に作用する。従来、上記
の残留窒酸化膜と同様の作用を得ることを目的として、
活性領域に熱酸化膜を形成する方法が知られている。上
記従来の方法では、活性領域に形成した酸化膜をエッチ
ングにて一旦除去し、再び熱酸化を行って活性領域表面
に熱酸化膜を再形成するという煩雑な手順が必要であっ
た。これに対して、本発明の製造方法では、比較的簡単
な手順で、上記熱酸化膜と同様の機能を有する窒酸化膜
を形成することができるので、製造コストの削減を図る
ことができるという効果をも奏する。

【００２９】以上のように、請求項２記載の製造方法に
よれば、ゲート電極の側壁を形成するためのエッチング
工程において窒酸化膜／酸化膜の選択比を向上させるこ
とが可能となり、より簡略化された工程で、エッチング
ストッパとして機能し得る窒酸化膜を形成することがで
きる。

【００３０】請求項３記載の半導体素子の製造方法は、
請求項１記載の製造方法において、上記第２工程で形成
された窒酸化膜の上層にＢＰＳＧを堆積し、このＢＰＳ
Ｇを酸化性雰囲気でリフローする工程をさらに含むこと
を特徴としている。

【００３１】請求項３記載の製造方法では、第１工程に
おいてゲート酸化膜およびゲート電極を形成したシリコ
ン基板を第２工程において窒酸化して窒酸化膜を形成
し、さらに、この窒酸化膜の上層にＢＰＳＧ(Boron Pho
sphorus Silicates Glass)を堆積し、このＢＰＳＧのリ
フローを酸化性雰囲気で行う。ＢＰＳＧのリフローを酸
化性雰囲気で行うことにより、例えば窒素ガスのような
不活性雰囲気下でのリフローに比較して、リフロー後の
ＢＰＳＧの平坦性を向上させることができる。なお、酸
化性雰囲気としては、例えば、乾燥酸素雰囲気、ハロゲ
ン含有酸化性雰囲気、あるいは含水蒸気雰囲気などを挙
げることができる。

【００３２】ところで、従来は、酸化性雰囲気でのリフ
ローは、ＢＰＳＧの下方のシリコン基板やゲート電極に
まで酸化が進行すると、Ｐ型領域のコンタクト抵抗の増
大やゲート周囲のゲート酸化膜の増大によるトランジス
タスピードの低下というような種々の問題を引き起こす
可能性があった。このような現象は、含水蒸気雰囲気の
ような強酸化性雰囲気において顕著に発生し得る。しか
し、上記の製造方法によれば、第２工程で形成された窒
酸化膜が酸化バリアとして機能するため、上記のような
問題の発生を回避することが可能となる。

【００３３】すなわち、上記の製造方法では、第２工程
における窒酸化で形成された窒酸化膜は、シリコン基板
界面において、窒酸化膜表層の窒素含有率がピーク濃度
を持つ。また、 N₂Oガス雰囲気またはN₂O とN₂との混合
ガス雰囲気で形成されたことにより、上記窒酸化膜は、
比較的高い濃度の窒素含有率を有しており、酸化バリア
として酸素または酸化種の拡散を抑制するために有効に
機能し得る。

【００３４】また、ＢＰＳＧのリフローを酸化性雰囲気
で行うことにより、処理温度が比較的低温であっても、
リフロー形状の平坦化が促進される。このように低温下
でのリフローが可能となることにより、基板の不純物の
拡散を抑制することができるという効果も奏する。

【００３５】以上のように、請求項３記載の製造方法で
は、酸化性雰囲気でＢＰＳＧのリフローを行ってＢＰＳ
Ｇの平坦性を向上させることができ、さらに、この時に
第２工程で形成された窒酸化膜が酸化バリアとして機能
して、シリコン基板の酸化およびゲート電極の酸化が防
止されるため、種々の半導体特性の劣化を防止すること
が可能となる。より詳しくは、Ｐ型領域のコンタクト抵
抗の増大、トランジスタスピードの低下、配線抵抗の増
加等を防止することが可能となる。

【００３６】

【発明の実施の形態】

〔実施の形態１〕本発明の実施の一形態について図１
（ａ）ないし（ｆ）に基づいて説明すれば、以下のとお
りである。なお、図１（ａ）ないし（ｆ）は、ＭＯＳ型
トランジスタの製造方法の主要段階における状態を模式
的に示す断面図である。同図（ａ）に示すように、ま
ず、ｐ型シリコン基板１の表面に、ゲート酸化膜２を成
膜し、さらにその表面にゲート電極３を形成した。な
お、上記ゲート酸化膜２の厚みは14nmとした。さらに、
加速電圧60keV 、ドーズ量10¹³/cm²でリンをイオン注入
し、ＬＤＤ層４を形成した。

【００３７】続いて、シリコン基板１をフッ化水素酸(H
F)で前洗浄し、ゲート酸化膜２を 5nmエッチングした
後、熱処理炉へ導入して 100％ N₂O雰囲気で、 950℃で
30分の熱処理を行い、図１（ｂ）に示すように、ＬＤＤ
層４上およびゲート電極３の周りに、窒酸化膜５を約 4
nmの膜厚になるように成膜した。この時、窒素がシリコ
ン界面にピークを持つ濃度分布で導入され、自ら成長し
た窒酸化膜が N₂Oの拡散バリアとなるために、窒酸化膜
５の成長は自然に停止する。

【００３８】なお、上記の窒酸化処理をゲート電極３の
パターニング後に行ったのは、以下の理由による。すな
わち、上述の条件で形成される窒酸化膜５は窒素含有率
が高く、シリコン界面のマイクロラフネスが大きいた
め、ゲート絶縁膜としては適さない。このため、ゲート
電極３およびゲート酸化膜２を形成した後に窒酸化を行
って、上記窒酸化膜５を形成することが必要である。な
お且つ、上記窒酸化膜５は、以下に説明するが、サイド
ウォールのエッチング時にオーバーエッチングを抑制す
るエッチングストッパとして機能する必要があるため、
下記で説明するＨＴＯ膜６の堆積前に形成しなければな
らない。

【００３９】上述のように、窒酸化によって窒酸化膜５
を形成した後に、ＣＶＤ(ChemicalVapor Deposition)
法によって、ＨＴＯ(High Temperature Oxide)を 300nm
の厚みで堆積させ、図１（ｃ）に示すようにＨＴＯ膜６
を形成する。

【００４０】その後、C₄F₈ガスを用い、200Wの低パワー
で、ゲート電極３上およびＬＤＤ層４上のＨＴＯ膜６を
エッチングによって除去する。この際、ＬＤＤ層４上に
形成されている窒酸化膜５がエッチングストッパとして
機能する。しかも、エッチングガスの種類および照射光
の条件を上記のように設定したことによって、SiO₂/SiN
の選択比が向上し、図１（ｄ）に示すように、窒酸化膜
５がおよそ 2nmの残膜として残り、ゲート電極３の側面
には、サイドウォール７が形成される。

【００４１】続いて、図１（ｅ）に示すように、この窒
酸化膜５を通して、加速電圧６０ｋｅＶ、ドーズ量１０
^１５／ｃｍ^２で砒素をイオン注入した。このイオン注入
時に、表層の窒酸化膜５は、イオンの面チャネリング抑
制層として作用する。

【００４２】次に、このシリコン基板１を熱処理炉へ導
入し、不活性雰囲気下で 800℃で１時間のアニールを行
った。これにより、図１（ｆ）に示すように、ＬＤＤ層
４とソース・ドレイン領域９とが活性化されて形成され
る。なお、このアニール時に、活性領域上におよそ 2nm
の膜厚で残存している窒酸化膜５が、注入イオンのアウ
トデフューズバリアおよびオートドープバリアとして効
果的に作用する。

【００４３】以上の工程により、ＬＤＤ構造を持つＭＯ
Ｓ型トランジスタが完成する。

【００４４】上記のように、本実施の形態に係る製造方
法によれば、サイドウォールのエッチバック時に、窒酸
化膜５が完全に除去されずに、活性領域に約 2nmの残膜
として残っているので、上記のエッチバック時にシリコ
ン基板１にまでエッチングが進行することを防止する。
さらに、上記窒酸化膜５の残膜は、その後のイオン注入
工程において注入イオンの面チャネリングを防止し、さ
らにその後の注入イオンの活性アニール時には、注入イ
オンのアウトデフューズバリアあるいはオートドープバ
リアとして作用する。また、窒酸化膜５の残膜の膜厚は
イオン注入の妨害にならない程度に充分に薄い。この結
果、半導体素子のデバイス特性の劣化を防止することが
できる。

【００４５】また、従来のＣＶＤ法で形成された窒酸化
膜と比較すると、本実施形態における窒酸化膜５は膜中
にSi-H結合あるいは N-H結合を含んでいない。つまり、
上記従来の窒酸化膜は、熱処理時にこれらの結合から解
離する水素がゲート酸化膜の界面準位を変動させるとい
う問題点を有していたが、本実施形態における窒酸化膜
５にはSi-H結合および N-H結合が残留する虞はないの
で、水素による半導体素子特性の劣化の問題は解消され
る。

【００４６】また、窒酸化膜５のサイドウォールエッチ
ング工程後の残膜の膜ストレスを測定すると、 2〜 4×
10⁹dyn/cm²の圧縮応力であった。これに対して、従来一
般的にエッチングストッパとして用いられているもの
で、膜ストレスが比較的小さいと言われている減圧ＣＶ
Ｄ法によるナイトライド膜の膜ストレスは、12〜18×10
⁹dyn/cm²程度の引っ張り応力である。このことから明ら
かなように、本実施の形態の製造方法によれば、窒酸化
膜の膜ストレスを低減することが可能である。また、半
導体素子形成後には、金属配線との間に絶縁保護膜を形
成する必要があるが、これら絶縁膜は、ＣＶＤ法による
SiO₂膜（ＮＳＧ、ＢＰＳＧ等）が用いられており、それ
らの応力ストレスは一般に引っ張り応力である。本実施
形態における N₂O窒酸化膜は応力が圧縮ストレスである
ため、上記のＣＶＤ法によるSiO₂膜の膜ストレスを緩和
する効果もある。

【００４７】なお、窒酸化膜５が上記のサイドウォール
のエッチング工程においてエッチングストッパとして有
効的に作用するためには、窒酸化膜５の膜厚が厚いかあ
るいは窒酸化膜５の窒素含有率が高いことが必要であ
る。前記の工程において、窒酸化膜５の成長膜厚は処理
温度に依存し、 950℃の条件下では窒酸化膜５の膜厚は
約 3〜 4nm程度となり、比較的薄い。このため、窒酸化
膜５の窒素含有率をできるだけ高くするために、前記し
たように、熱処理炉内で 100％ N₂O雰囲気で処理するこ
とが好ましく、これにより、窒酸化膜５の窒素含有率を
比較的高い濃度（3〜 4％程度）とすることができる。

【００４８】なお、上記の 100％ N₂O雰囲気で処理する
方法以外に、 N₂OガスをN₂ガスで希釈した雰囲気で処理
することも窒素含有率を向上させる上で有効である。こ
の理由を以下に説明する。 N₂Oの平衡状態は下記の化１
に示すとおりである。

【００４９】

【化１】

【００５０】上記化１に示すように、 N₂OガスをN₂ガス
で希釈することによって、平衡状態は左辺側へ移動す
る。つまり、 N₂Oが分解して窒酸化に寄与しなくなるこ
とを防止し、窒酸化膜５の窒素含有率を向上させること
ができる。

【００５１】また、 N₂OによるSiの窒酸化は、通常の酸
化反応と同程度に反応時の活性化エネルギーが高いため
に低温では窒酸化が生じ難く、熱処理炉内での処理温度
が高温になるほど窒酸化膜５の成長膜厚は大きくなる。
しかし、過大な高温下では、N₂Oの分解で生じたO₂によ
って酸化が進行するため、窒酸化膜５の窒素含有率が低
下するという問題が生じる。従って、処理温度は、 700
〜1000℃、さらに好ましくは 850〜 950℃の範囲に制御
することが望ましい。

【００５２】また、窒酸化を行う際に、活性領域（ＬＤ
Ｄ層４）上のゲート酸化膜２の膜厚が薄いほど N₂Oが拡
散しやすいので有利であるが、近年はゲート酸化膜の膜
厚を12nm程度に形成することが主流となっており、ま
た、このゲート酸化膜２はゲート電極３の形成時のエッ
チング処理で膜減りして充分に薄くなっているので特に
問題とはならない。

【００５３】また、近年は、比較的ソフトな N₂O処理に
よって１％程度の低濃度の窒素含有率を持たせた窒酸化
膜をゲート絶縁膜として用いる提案もなされているが、
このような窒酸化膜では窒素含有率が低いために、サイ
ドウォールのエッチバック時には酸化膜との選択比が低
く、エッチバックの制御が難しい。しかしこのような窒
酸化膜を用いた場合であっても、本実施形態で説明した
ようにハードな再窒酸化を行うことにより、窒素含有率
を向上させてエッチングストッパとして有効に機能させ
得ることが可能となる。

【００５４】なお、上記した実施の形態は、本発明を限
定するものではなく、発明の範囲内で種々の変更が可能
である。例えば、上記では、エッチングガスとしてC₄F₈
ガスを用いた例を説明したが、これに限らず、CF系ガス
の内、フッ素よりもカーボンの多いガス種、すなわち、
C_n+1F_2n+2または C_2nF_2n+2の分子式で表されるフルオ
ロシクロアルカンやフルオロアルケン系のガスを用いる
ことにより、ＳｉＯ_２／ＳｉＮの選択比を向上させ、Ｌ
ＤＤサイドウォールのエッチバック時に窒酸化膜５を残
存させることが可能である。

【００５５】なお、実験によって、上述のガス種と、従
来一般的にエッチングガスとして用いられているＣＦ
_４やCHF₃系ガスとのそれぞれにおけるSiO₂/SiNの選択比
を実測すると、従来ガスの１〜２に対して、上述の C
_n+1F_2n+2または C_2nF_2n+2の分子式で表されるフルオロ
シクロアルカンやフルオロアルケン系のガスによるエッ
チングでは10〜20という高い選択比を得られることが確
認できた。従って、窒酸化膜５の膜厚が 3〜 4nmと比較
的薄くても、充分にエッチングストッパとして機能させ
ることが可能である。また、窒酸化膜５の膜厚が薄いこ
とにより、イオン注入の工程において、注入イオンが窒
酸化膜５中で停止する確率が低くなり、半導体素子特性
のばらつきが抑制されるという効果を奏する。

【００５６】また、SiO₂/SiNの選択比をさらに向上させ
るためには、エッチング時にＲＦパワーを下げて窒酸化
膜５表面にカーボン化合物を堆積し易くすることや、発
生するカーボン化合物が蒸気化せずにシリコン基板１表
面に堆積しやすいようにエッチング温度を下げること
や、真空度を悪化させてより高圧でエッチングを行うこ
となどが効果的である。

【００５７】また、窒酸化を行う際に、ＬＤＤ層４への
注入イオンの種類やそのドーズ量によって、活性領域に
残留欠陥が導入されることが危惧される場合には、イオ
ン注入後にシリコン基板１を熱処理炉へ導入し、N₂雰囲
気でアニールし、さらにガスを N₂Oに替えて窒酸化する
一括熱処理を行っても良い。

【００５８】なお、上記の窒酸化処理は、一般の熱処理
炉の他に、ランプアニーラを用いて行っても良い。ラン
プアニーラは、シリコンに吸収される波長を含む光を照
射してシリコンウェハ自体を発熱させ、被処理物を急速
に昇温させることが可能であり、しかも成膜される窒酸
化膜の膜厚は処理時間に比例して成長するので、膜厚の
制御が容易である。

【００５９】なお、ランプアニーラを用いれば、比較的
容易に厚膜を形成することができるが、窒酸化膜のエッ
チング後の残膜厚がデバイス特性に影響を及ぼすため、
窒酸化膜を厚く形成した後に多くエッチングして膜厚を
制御する方法よりも、薄膜を制御良く成長させると共に
エッチング時の選択比を向上させて窒酸化膜の残膜の厚
みを保つ方法の方が、酸化膜の膜厚変動を吸収できる。
さらに、後者の方法の方が、パターンの微細化に伴って
厳しくなるマイクロローディング効果の観点からも有利
である。

【００６０】〔実施の形態２〕本発明の実施に係る他の
形態について、図２（ａ）ないし（ｄ）に基づいて説明
すれば以下のとおりである。なお、同図（ａ）ないし
（ｄ）は、ＭＯＳ型トランジスタの構成を主な製造工程
の順に示す断面図である。

【００６１】ＭＯＳ型トランジスタを製造する際に、ま
ず、同図（ａ）に示すように、Ｐ型シリコン基板１１上
に12nmの膜厚でゲート酸化膜１２を形成し、さらに、Ｃ
ＶＤ法を用いてシリサイド膜を 400nmの厚さで堆積し、
このシリサイド膜をフォトリソグラフィーによってパタ
ーニングし、ゲート電極１３を形成する。

【００６２】次に、上記のシリコン基板１１全体を洗浄
した後に熱処理炉に導入し、 100％N₂O雰囲気で 950℃
で30分間処理する。この処理によって、ゲート電極１３
のエッチング処理と洗浄とを経て 5nmにまで膜減りして
いたゲート酸化膜１２は、N₂O ガスによってシリコン基
板１１が窒酸化されるのに伴って、その厚みが 8nmに増
加する。また、この時、同図（ｂ）に示すように、ゲー
ト電極１３の周りとシリコン基板１１の界面に、新たに
窒酸化膜 (SiN)１４が 9nm成長した。

【００６３】なお、上記の窒酸化処理は、一般の熱処理
炉の他に、ランプアニーラを用いて行っても良い。ラン
プアニーラは、シリコンに吸収される波長を含む光を照
射してシリコンウェハ自体を発熱させ、被処理物を急速
に昇温させることが可能である。また、ランプアニーラ
を用いた窒酸化処理で形成される窒酸化膜の膜厚は、処
理時間に比例して成長するので、膜厚の制御が容易であ
る。このようなランプアニーラの具体的な装置例として
は、ヒートパルス社製のヒートパルス4100等を挙げるこ
とができる。

【００６４】続いて、周知の方法に従ってソース・ドレ
イン１５を形成し、これにより、ＭＯＳトランジスタが
完成する。このＭＯＳトランジスタ上に、同図（ｃ）に
示すように、 100nmの酸化シリコン（ＮＳＧ）膜および
400nmのＢＰＳＧ膜を、ＣＶＤ法により順次積層してＢ
ＰＳＧ／ＮＳＧ積層膜１６を形成し、続いてＢＰＳＧを
リフローすると、同図（ｄ）に示すように、平坦化した
表面が得られる。

【００６５】なお、上記のＢＰＳＧのリフローは、 850
℃のパイロ酸化雰囲気で30分間の処理を実施する。この
ように、パイロ酸化雰囲気でのリフローを行うことによ
り、例えばN₂ガスのような不活性雰囲気でのリフローに
比較してＢＰＳＧの流動性が増し、その平坦性を向上さ
せることができる。また、上記のＢＰＳＧ／ＮＳＧ積層
膜１６を形成する際に、プリカーサ原料として、従来一
般的に用いられているSiH₄ではなく、テトラエトキシシ
ラン（ＴＥＯＳ）系の原料を用いることにより、平坦性
をさらに向上させることができる。

【００６６】また、パイロ酸化雰囲気のような酸化性雰
囲気では、上記のようにリフロー形状の平坦化が促進さ
れるので、比較的低温下での処理が可能である。低温下
の処理は、シリコン基板１１の不純物の拡散を抑制する
上で望ましく、半導体素子の信頼性を向上させ得るとい
う効果を奏する。

【００６７】上記のように、ＢＰＳＧの平坦性を向上さ
せたことにより、アルミニウム等の金属配線を行う際に
段差が低減されるので、配線の自由度および信頼性を向
上させることができる。また、シリコン界面に形成され
た窒酸化膜１４が、リフロー時の酸化バリアとして機能
するので、シリコン基板１１やゲート電極１３の酸化に
よって生じる種々の半導体素子特性の劣化を防止するこ
とができる。具体的には、シリコン基板の酸化によるＰ
型領域のコンタクト抵抗の増大、ゲート周囲のゲート酸
化膜の増大によるトランジスタスピードの低下、あるい
はゲート電極の酸化による配線抵抗の増加というような
不具合の発生を抑止することができる。

【００６８】なお、上記では、ＢＰＳＧのリフローをパ
イロ酸化雰囲気（水蒸気雰囲気）で行う例を説明した
が、この他に、乾燥酸素雰囲気やハロゲン含有酸化性雰
囲気で行っても良い。一般に、水蒸気雰囲気におけるリ
フロー処理が、ＢＰＳＧの平坦化において最も顕著な効
果が期待できるが、乾燥酸素雰囲気およびハロゲン含有
酸化性雰囲気においてもほぼ同様の効果を奏する。ま
た、ハロゲン含有酸化性雰囲気でのリフローは、ハロゲ
ンの効果で結晶欠陥が抑制される点と、例えば HClとO₂
とから副成される少量のH₂O によってＢＰＳＧの平坦性
のさらなる改善が期待できる点で効果的である。

【００６９】さらに、窒酸化膜１４は、Si-H結合および
N-H結合を含有しないので、水素に起因して生じる、ゲ
ート酸化膜の界面準位の変動あるいはトランジスタ閾値
の変動というような半導体素子特性の劣化が防止され
る。

【００７０】また、前述のＮＳＧ膜はＢＰＳＧの不純物
拡散バリアとして機能するが、窒酸化膜が不純物拡散バ
リアの機能も有するので、省略することもできる。この
場合、デバイス段差をさらに低減することが可能とな
る。

【００７１】さらに、層間膜としてスピンオングラス
（ＳＯＧ）を用いる場合、ＳＯＧ中には水分が含まれて
いるが、窒酸化膜１４が水分の拡散を防止するバリアと
しても機能するため、水分によって半導体素子のホット
エレクトロン耐性が劣化することを防止できるという複
合的な効果も奏する。

【００７２】なお、上記では、層間絶縁膜としてＢＰＳ
Ｇを用い、ＢＰＳＧの堆積前に窒酸化膜１４を形成する
例を説明したが、この他に、膜厚が充分に薄く、膜中を
N₂Oが拡散してシリコン基板１１と反応を生じるような
種類の膜であれば、層間絶縁膜の形成後に窒酸化を行う
ような手順としても良い。

【００７３】また、 N₂Oによる窒酸化膜の形成は、シリ
コン基板１１の上方に形成される多結晶シリコンに適用
できることは言うまでもない。

【００７４】さらに、上記では、窒酸化を行う際に 100
％ N₂O雰囲気で処理する例を説明したが、この他に、前
記実施の形態１で述べたように、N₂と N₂Oとの混合ガス
を用いても良い。

【００７５】

【発明の効果】以上のように、請求項１の発明に係る半
導体素子の製造方法は、ゲート酸化膜およびゲート電極
をシリコン基板上に形成する第１工程と、 100％の N₂O
ガス雰囲気またはN₂O とN₂との混合ガス雰囲気にて上記
シリコン基板を窒酸化する第２工程とを含んでいる。

【００７６】これにより、半導体素子の劣化を招来する
水素を含まず且つ膜ストレスが低減された窒酸化膜を形
成することが可能となり、より簡略化された工程によっ
て半導体素子を提供することが可能となると共に、該半
導体素子の特性を向上させることができるという効果を
奏する。

【００７７】請求項２の発明に係る半導体素子の製造方
法は、シリコン基板に酸化膜を堆積し、該酸化膜をエッ
チングしてゲート電極側壁を形成する第３工程をさらに
含み、上記第３工程のエッチングにおいて、分子式 C
_m+1F_2m+2（ｍ：自然数）で示されるガス、分子式 C_2nF
_2n+2(ｎ：自然数）で示されるガス、あるいはこれらの
混合ガスを用いることを特徴とする。

【００７８】これにより、ゲート電極の側壁を形成する
ためのエッチング工程において、窒酸化膜／酸化膜の選
択比を向上させることが可能となり、より簡略化された
工程で、エッチングストッパとして機能し得る窒酸化膜
を形成することができる。この結果、オーバーエッチン
グに起因する半導体特性の劣化を防止し、半導体素子の
特性を向上させることができると共に、製造コストの低
減を図ることができるという効果を奏する。

【００７９】請求項３の発明に係る半導体素子の製造方
向は、第２工程で形成された窒酸化膜の上層にＢＰＳＧ
を堆積し、このＢＰＳＧを酸化性雰囲気でリフローする
工程をさらに含む。

【００８０】これにより、酸化性雰囲気でＢＰＳＧのリ
フローを行ってＢＰＳＧの平坦性を向上させることがで
き、さらに、この時に第２工程で形成された窒酸化膜が
酸化バリアとして機能して、シリコン基板の酸化および
ゲート電極の酸化が防止されるため、これらの酸化に起
因する半導体特性の劣化を回避することができる。より
詳しくは、Ｐ型領域のコンタクト抵抗の増大、トランジ
スタスピードの低下、配線抵抗の増加等を防止すること
が可能となる。この結果、より優れた特性を有する半導
体素子を提供することが可能となるという効果を奏す
る。

【図面の簡単な説明】

【図１】同図（ａ）ないし（ｆ）は、本発明の実施に係
る一形態を示し、ＭＯＳ型トランジスタの製造方法の主
要段階における状態を模式的に示す断面図である。

【図２】同図（ａ）ないし（ｄ）は、本発明の実施に係
る他の形態を示し、ＭＯＳ型トランジスタの製造方法の
主要段階における状態を模式的に示す断面図である。

【図３】同図（ａ）ないし（ｃ）は、従来のＭＯＳ型ト
ランジスタの製造方法の主要段階における状態を模式的
に示す断面図である。

【図４】同図（ａ）および（ｂ）は、従来のＭＯＳ型ト
ランジスタの製造方法の主要段階における状態を模式的
に示す断面図である。

【図５】同図（ａ）ないし（ｄ）は、従来のＭＯＳ型ト
ランジスタの製造方法の主要段階における状態を模式的
に示す断面図である。

【符号の説明】

１シリコン基板２ゲート酸化膜３ゲート電極６ＨＴＯ膜（酸化膜）７サイドウォール（ゲート電極側壁）１６ＢＰＳＧ／ＮＳＧ積層膜

Claims

【特許請求の範囲】

【請求項１】ＭＯＳ型半導体素子の製造方法において、ゲート酸化膜およびゲート電極をシリコン基板上に形成
する第１工程と、 100％の N₂Oガス雰囲気またはN₂O とN₂との混合ガス雰
囲気にて上記シリコン基板を窒酸化する第２工程とを含
むことを特徴とする半導体素子の製造方法。
【請求項２】上記シリコン基板に酸化膜を堆積し、該酸
化膜をエッチングしてゲート電極側壁を形成する第３工
程をさらに含み、上記第３工程のエッチングにおいて、分子式 C_m+1F_2m+2
（ｍ：自然数）で示されるガス、分子式 C_2nF_2n+2(ｎ：
自然数）で示されるガス、あるいはこれらの混合ガスを
用いることを特徴とする請求項１記載の半導体素子の製
造方法。
【請求項３】上記第２工程で形成された窒酸化膜の上層
にＢＰＳＧを堆積し、このＢＰＳＧを酸化性雰囲気でリ
フローする工程をさらに含むことを特徴とする請求項１
記載の半導体素子の製造方法。