JP2005191512A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005191512A
JP2005191512A JP2004105900A JP2004105900A JP2005191512A JP 2005191512 A JP2005191512 A JP 2005191512A JP 2004105900 A JP2004105900 A JP 2004105900A JP 2004105900 A JP2004105900 A JP 2004105900A JP 2005191512 A JP2005191512 A JP 2005191512A
Authority
JP
Japan
Prior art keywords
insulating film
film
manufacturing
treatment
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004105900A
Other languages
English (en)
Inventor
Kazumasa Mitsumune
和正 三宗
Kenichiro Abe
健一郎 阿部
Yushi Inoue
雄史 井上
Takanori Sonoda
孝徳 園田
Tsukasa Doi
司 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004105900A priority Critical patent/JP2005191512A/ja
Priority to TW093135308A priority patent/TWI244116B/zh
Priority to KR1020040097399A priority patent/KR100794536B1/ko
Priority to US10/998,782 priority patent/US20050118833A1/en
Publication of JP2005191512A publication Critical patent/JP2005191512A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】層間絶縁膜中のボイドの発生を抑制する半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、（１）少なくとも必要な素子と凹部６とを有する半導体基板１上に、凹部を覆うように薄い窒化シリコン膜からなる絶縁膜１１を形成し、（２）絶縁膜１１の表面改質を行い、（３）その後、絶縁膜上に層間絶縁膜としてのＢＰＳＧ膜１５を形成する工程を備える。前記表面改質処理により層間絶縁膜１５中のボイドの発生を抑制する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に層間絶縁膜の形成方法に関するものである。
ＬＳＩの高密度、高集積化に伴い、高アスペクト比の段差を低温形成された層間絶縁膜により埋め込み平坦化する技術は益々その重要性を高めている。
図３は、従来の半導体装置の製造方法を示す工程断面図である。以下、図３を用いて、従来の半導体装置の製造方法について説明する。
まず、半導体基板５１に、ゲート絶縁膜５３ａ及びポリシリコン膜５３ｂを堆積し、パターニングすることにより、ゲートパターン５３を形成する。次に、ゲートパターン５３の側面にサイドウォール５５を形成し、図３（ａ）の構造を得る。このとき、各ゲートパターン５３間には、凹部５６が形成されている。
次に、サイドウォール５５に対して自己整合的に不純物イオン注入を行うことにより、ソース・ドレイン領域５７を形成し、その上にコンタクト開口部形成時のストッパ膜として用いる窒化シリコン膜（ＳｉＮ膜）５９を形成し、図３（ｂ）の構造を得る。
次に、ＳｉＨ4−Ｏ2系常圧ＣＶＤ法あるいはＴＥＯＳ−Ｏ3系ＣＶＤ法によりＢＰＳＧ膜からなる層間絶縁膜６１を例えば４００〜５００℃程度で成膜し、図３（ｃ）の構造を得る。
ＢＰＳＧ膜６１をＣＶＤ法により成膜すると、ＢＰＳＧ膜６１はゲート‐ゲート間等の凹部５６で成膜直後のカバレッジが悪く、オーバーハング形状となってボイド６５が発生する場合がある。
図４は、素子形成がされた半導体基板５１の平面図である。図４を用いて、ボイド６５が発生した場合の問題について説明する。
上記の工程の後、タングステンプラグ６７が、通常は、ゲートパターン５３間の凹部５６に、ゲートパターン５３の長手方向に平行に並べられて形成される。上記のボイド６５もゲートパターン５３の長手方向に平行に形成されるため、例えば、ＣＶＤ法によりタングステンプラグ６７が形成されるとき、タングステンがボイド６５の内部に入り込み、隣り合ったタングステンプラグ６７が電気的に接続されるという問題が発生する。
このようなボイド６５は、その後の例えば８５０℃程度のファーネスあるいは１０００℃程度のランプアニールによる熱処理で、ＢＰＳＧ膜６１をリフローさせることで通常消失する。
しかし、デバイスのさらなる微細化に伴い、さらに挟ピッチ間隔（例えばゲートスペース０．３μｍよりも狭ピッチ：サイドウォール形成後では０．２μｍスペース以下）、高アスペクト比（例えば３を越えるアスベタト比）の高い段差を有するゲート‐ゲート間を上記のようなＢＰＳＧ膜で埋め込んで層間絶縁膜６１を形成する場合、成膜直後のカバレッジがさらに悪くなり、成膜後に生じるボイド６５が大きなものとなる。このようなボイド６５を消失させるためには、成膜後のリフロー処理として、少なくとも８５０℃、１５分程度のファーネスあるいは１０００℃、３０秒程度のランプアニールが必要である。これに対し、デバイスの微細化に伴い、プロセスの低温下の要求はいっそう厳しくなるため、０．１８μｍ以降のデバイスでは８００℃以上の熱処理を行うとトランジスタ特性、例えばショートチャネル効果の抑制や駆動電流を十分確保することができなくなると言った問題が発生し、高温アニ―ル条件は使用できない。
このような問題を解決する従来の方法として、ＢＰＳＢ膜を２回に分けて形成する方法が示されている（例えば、特許文献１参照。）。この方法では、まず第１のＢＰＳＧ膜を形成した後、第１の熱処理を施して表面の凹凸要因を改善させ、次に、第２のＢＰＳＧ膜を形成し、その後、第２の熱処理を施す。
また、ＢＰＳＧ膜の不純物濃度を高め、リフロー処理の低温化を図る方法も知られている。
特開２００１−３４５３２２公報
しかし、ＢＰＳＧ膜を２回に分けて形成すると、後工程であるコンタクト形成工程又は層間ＣＭＰ工程において上層ＢＰＳＧ膜と下層ＢＰＳＧ膜のとの界面が露出すると、上下のＢＰＳＧ膜特性の差によるＷｅｔ処理のＥｔｃｈ速度差から形状異常が発生する場合がある。
また、ＢＰＳＧ膜の不純物濃度を上げると、リフロー処理の低温化が図れるが、焼き締めが十分でないため膜自身が緻密でなく不安定な膜となる。
このため、デバイスの信頼性を損なわずにボイドが残存しない良好な層間絶縁膜を形成するのは困難であった。
本発明は、係る事情を鑑みてなされたものであり、層間絶縁膜中のボイドの発生を抑制する半導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、（１）少なくとも必要な素子と凹部とを有する半導体基板上に、凹部を覆うように薄い絶縁膜を形成し、（２）絶縁膜の表面改質を行い、（３）その後、絶縁膜上に層間絶縁膜を形成する工程を備えることを特徴とする。
本発明の半導体装置の製造方法によると、絶縁膜の表面改質を行った後に、層間絶縁膜を行っているため、層間絶縁膜のカバレッジがよく、オーバーハング形状となりにくく、層間絶縁膜中のボイドの発生を抑制することができる。従って、本発明の製造方法によると、ボイドの発生が抑制された半導体装置を製造することができる。
また、本発明の方法によると、従来よりも凹部の幅が狭く、そのアスペクト比が大きい半導体装置を製造することができる。
本発明の半導体装置の製造方法は、（１）少なくとも必要な素子と凹部とを有する半導体基板上に、凹部を覆うように薄い絶縁膜を形成し、（２）絶縁膜の表面改質を行い、（３）その後、絶縁膜上に層間絶縁膜を形成する工程を備えることを特徴とする。
まず、上記工程（１）、すなわち、少なくとも必要な素子と凹部とを有する半導体基板上に、凹部を覆うように薄い絶縁膜を形成する工程について説明する。
本明細書において、「半導体基板上に」には、半導体基板に接触して、保護膜や絶縁膜などを介して半導体基板に接触して、又は半導体基板と非接触で上方に、などが含まれる。その他の膜上に、層上になどについても同様である。
半導体基板には、例えば、Ｓｉ、Ｇｅなどの元素半導体基板、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＰ、ＺｎＯ、ＺｎＳｅなどの化合物半導体基板などを用いることができる。これらは、単結晶であっても、多結晶であってもよい。また、半導体基板は、ｎ型又はｐ型にドープされていてもよく、また、半導体装置が形成される領域にｎ型又はｐ型のウェルが形成されていてもよい。特に、ｐ型シリコン単結晶基板を用いることが好ましい。
「素子」とは、例えば、ＦＥＴ、ＤＲＡＭ、不揮発性メモリなどの半導体素子をいう。
凹部とは、例えば、互いに平行に延びる隣接した２つのゲートパターン間に形成される領域をいう。このような凹部は、基板からのゲートパターンの高さが増すにつれて深くなり、凹部の深さが深いほど、ボイドが発生しやすいので、例えば、二段ゲート電極を有し、深い凹部を有する不揮発性半導体記憶装置の製造などに、本発明は好適に用いられる。
絶縁膜は、例えば、窒化シリコン膜とすることができるが、表面改質され、後述する層間絶縁膜のカバレッジを向上させるものであれば、酸化シリコン膜などの他の材料で形成された絶縁膜であってもよい。また、絶縁膜の膜厚は、層間絶縁膜よりも薄く、例えば、１０〜５０ｎｍ、好ましくは３０ｎｍ程度である。
また、絶縁膜には、後工程であるコンタクト開口部を形成する工程において、エッチングストッパ膜となるもの、すなわち、層間絶縁膜に対してエッチング選択比の小さい材料で形成された膜を用いることが好ましい。
絶縁膜は、４５０〜７００℃、好ましくは５５０〜６００℃の減圧熱ＣＶＤ法、又はプラズマＣＶＤ法などで形成することができる。この理由として、Ｓｉ基板上にはＣｏ或いはＮｉサリサイドを形成しているために６００℃以上の高温で膜形成を行うとデバイス（サリサイド）特性の変動が発生する。
次に、上記工程（２）、すなわち、絶縁膜の表面改質を行う工程について説明する。
「絶縁膜の表面改質を行う」には、例えば、絶縁膜の表面を酸化すること、絶縁膜の表面に微小な凹凸を形成すること、絶縁膜の表面を化学的に活性な状態にすることなどが含まれる。このような状態にすることにより、絶縁膜上に層間絶縁膜を安定して形成することができ、層間絶縁膜の凹部に対するカバレッジを向上させることができ、層間絶縁膜中のボイドの発生を抑制することができる。
その方法としては、例えば、次の４通りが挙げられる。
第１の方法は、Ｏ2雰囲気中で絶縁膜表面を酸化する方法である。このときの温度は、６５０〜７９０℃とすることができ、７００℃程度がさらに好ましい。Ｏ２ガスの流量は、５〜２０Ｌ／分とすることができ、５〜１５Ｌ／分が好ましい。酸化時間は、５〜６０分とすることができ、１５〜３０分が好ましい。表面の改質の行うためには低温での処理は十分な効果が得られないし、８００℃以上の高温の処理ではデバイス特性の変動要因となってしまう。
第２の方法は、Ｏ2又はＮ2Ｏ雰囲気中でのプラズマ処理により絶縁膜表面を酸化する方法である。Ｏ2及びＮ2Ｏは、単独で用いられてもよく、これらの混合ガスが用いられてもよい。このときの流量は、５００〜５０００ｓｃｃｍとすることができ、１５００ｓｃｃｍ程度が好ましい。このときの出力は、５００〜３０００Ｗとすることができ、１５００Ｗ程度が好ましい。このときの圧力は、０．１〜１０００ｍＴｏｒｒとすることができ、８００ｍＴｏｒｒ程度が好ましい。このときの温度は、３００〜５５０℃とすることができ、４００〜４５０℃が好ましい。
第３の方法は、Ｏ3雰囲気中で絶縁膜表面を酸化する方法である。このときの温度は、２５０〜４５０℃とすることができ、４００℃程度がさらに好ましい。Ｏ3（Ｏ2／Ｏ3）ガスの流量は、２〜１０Ｌ／分とすることができ、４〜８Ｌ／分が好ましい。Ｏ3濃度は５〜２０ｗｔ％とすることができ、１２〜１７ｗｔ％が好ましい。酸化時間は、１〜１０分とすることができ、２〜３分が好ましい。
第４の方法は、薬液処理で窒化シリコン膜表面を酸化する方法である。薬液には、例えば、硫酸と過酸化水素水との混合液や、オゾン水などを用いることができる。
硫酸と過酸化水素水との混合液で処理するときの温度は、１００〜１５０℃とすることができ、１２０〜１５０℃が好ましい。処理時間は、５〜６０分とすることができ、５〜２０分が好ましい。オゾン水で処理をする場合には室温での処理が好ましい。
これらの方法は単独で用いてもよく、互いに組み合わせて用いてもよい。例えば、プラズマ処理を行った後、薬液処理を行うことができる。何れの方法によっても、絶縁膜表面が改質され、例えば、酸化雰囲気になり、絶縁膜上に層間絶縁膜を安定して形成することができるようになる。
次に、上記工程（３）、すなわち、絶縁膜上に層間絶縁膜を形成する工程について説明する。
層間絶縁膜は、ＢＰＳＧ膜とすることができる。この膜は、ＴＥＯＳ−Ｏ3系ＣＶＤ法などのＣＶＤ法の公知の方法により形成することができる。層間絶縁膜としてＢＰＳＧ膜の厚さは、５００〜１５００ｎｍとすることができ、７００〜１２００ｎｍがさらに好ましい。
また、このＢＰＳＧ膜については、ボロン濃度は、３．５〜７．０ｗｔ％とすることができ、４．０〜６．０ｗｔ％程度がさらに好ましい。リン濃度は、３．５〜６．０ｗｔ％とすることができ、トータルの不純物濃度が８．０〜１０．０ｗｔ％程度がさらに好ましい。成長温度は、３５０〜６００℃とすることができ、４００〜５００℃程度がさらに好ましい。その理由として、ボロン濃度を高くすると膜の吸湿性が高くなり、膜質も緻密でなくなるために不純物の析出や膜質がＰｏｏｒなために後工程との組み合わせができない。７９０℃以下の温度では十分なリフロー効果が得られない。
工程（３）の後に、層間絶縁膜を熱処理によりリフローさせる工程をさらに備えてもよい。リフローさせることにより、ボイドが発生した場合には、ボイドを消失させることができる。また、リフローさせることにより、凹部の中央付近に形成される合わせ目を接着させることができる。本発明の方法によると、ボイドは発生しても、そのサイズは、従来の方法によるものよりも小さいため、比較的低温、短時間のリフローでボイドを消失させることができる。
熱処理は、７００℃〜７９０℃、好ましくは、７５０℃〜７９０℃の温度条件のＮ２雰囲気でのファーネス処理であるか、又は７００℃〜７９０℃、好ましくは７００℃〜７５０℃の温度条件の水蒸気雰囲気でのファーネス処理であることが好ましい。なぜなら、７００℃以上でなければ、ＢＰＳＧ膜の緻密化が不十分であるからであり、また、半導体素子が微細化されるにつれ、その熱耐性は低下するが、７９０℃以下の温度でのリフローであれば、半導体素子にダメージを与えにくいからである。
図１は、本発明の実施例１に係る半導体装置の製造方法を示す工程断面図である。以下、図１を参照して、本実施例に係る半導体装置の製造方法について説明する。
まず、半導体基板１上に、ゲート絶縁膜３ａを介して、ポリシリコン膜３ｂを形成してバターニングし、ゲートパターン３を形成する。次に、ゲートパターン３を覆って全面に酸化シリコン膜又は窒化シリコン膜を形成し、ドライエッチングを使用してエッチバック除去し、残余の酸化シリコン膜又は窒化シリコン膜によりゲートパターン３側壁にサイドウォール５を形成し、図１（ａ）に示す構造を得る。このとき、各ゲートパターン３の間には、凹部６が形成されている。
次に、公知の方法によりゲートパターン３及びサイドウォール５をマスクとして自己整合的にソース・ドレイン領域７を形成し、その領域７及びゲートパターン３の表面に選択的かつ自己整合的に、公知の手法にてコバルトサリサイド（ＣｏＳｉ）膜９を形成する。 次に、後の工程であるコンタクト開口部を形成する工程において、ストッパ膜として用いるための膜厚５０ｎｍの窒化シリコン膜１１を減圧熱ＣＶＤにより以下の条件で全面に被着形成し、図１（ｂ）に示す構造を得る。
温度／圧力／：７００℃／２７５Ｔｏｒｒ
使用ガス： ＳｉＨ4／ＮＨ3＝２０／２０００ｓｃｃｍ
成膜速度： １５ｎｍ／分
膜厚：５０ｎｍ
また、窒化シリコン膜１１は、以下に示すような条件でプラズマＣＶＤ装置を用いて形成してもよい。
温度／圧力／：５５０℃／４．２Ｔｏｒｒ
使用ガス： ＳｉＨ4／ＮＨ3／Ｎ2＝２００／８０／４０００ｓｃｃｍ
ＲＦ Ｐｏｗｅｒ： ９３０Ｗ
成膜速度： １００ｎｍ／分
膜厚：５０ｎｍ
次に窒化シリコン膜１１表面の改質処理を以下の何れかの方法により行う。
１）拡散炉でＯ2雰囲気中で窒化シリコン膜１１表面酸化処理を行う。
温度：７００℃
ガス：Ｏ2 ５〜１５Ｌ／分
時間：１５〜６０分
２）Ｏ2或いはＮ2Ｏ雰囲気中でプラズマを形成して窒化シリコン膜１１表面を改質する。
Ｏ2流量：１５００ｓｃｃｍ
ＰＲ Ｐｏｗｅｒ：１５００Ｗ
圧力：８００ｍＴｏｒｒ
時間：１５分
温度：３００〜４５０℃
３）Ｏ3雰囲気中で窒化シリコン膜１１表面を改質する。
Ｏ3／Ｏ2流量：４０００ｓｃｃｍ
Ｏ3濃度：１２〜１７ｗｔ％
温度：３００〜４００℃
時間：２分
圧力：２００〜６００Ｔｏｒｒ
４）薬液処理で窒化シリコン膜１１表面を酸化する。
ＳＰＭ洗浄（硫酸と過酸化水素水との混合液）
温度：１２０〜１５０℃
時間：５〜２０分
なお、上記手法を組み合わせることも可能である（例えば、プラズマ処理後に薬液洗浄処理を行う。）。
次に、上記ゲートパターン３間に形成される２００〜３５０ｎｍの深さの凹部６に、ＢＰＳＧ膜１５を７００〜１２００ｎｍの厚さで形成する。この際の成長条件は、ＴＥＯＳ／ＴＥＰ／ＴＥＯＢ＝６００／１９５／４７ｍｇｍ、Ｏ3／Ｈｅ＝４０００／６０００ｓｃｃｍ、成長圧力２００Ｔｏｒｒ、成長温度４８０℃、ボロン（Ｂ）濃度４．０ｗｔ％、リン（Ｐ）濃度５．０ｗｔ％とする。この条件での成長速度は３５０ｎｍ／分である。
上記の表面処理により、ＢＰＳＧ膜１５の成膜初期に、窒化シリコン膜１１の表面が酸化雰囲気になるので、カバレッジのよい膜が安定して形成される。
このように形成したＢＰＳＧ膜１５中には、ボイドは発生していないか、発生していてもそのサイズは、従来の方法によるものよりも小さい。発生したボイドは、炉を用いて行う７７０℃のＮ2雰囲気中で３０分間のリフロー加熱処理により消失され、図１（ｃ）に示す構造を得る。
なお、予め７００℃の水蒸気雰囲気でＢＰＳＧ膜１５のアニ−ル処理を行ってもよく、この場合、ＢＰＳＧ膜１５のリフロー処理をさらに低温で行うことが可能となる。
この後、ＢＰＳＧ膜１５をＣＭＰ法により平坦化し、各ゲートパターン３間の凹部６にコンタクト開口部を形成し、その開口部にＣＶＤ法によりタングステンを埋め込むことによりタングステンプラグ１７形成し、図１（ｄ）に示す構造を得る。
図２は、上記の実施例に示すような条件で各表面処理を行った半導体装置についての、埋め込みアスペクト比とＢＰＳＧ膜１５中に発生するボイドの発生率との関係を示すグラフである。ここで、ボイド発生率は、各ゲートパターン３間の凹部６に形成される隣接した２つのタングステンプラグ１７（図１（ｄ）において紙面垂直方向に並ぶ。）間にショートが発生した割合から求めた（図４参照）。ゲート間隔は０．３μｍ、コンタクト径は０．１５〜０．１８μｍとした。
符号１９は表面処理を行わなかったもの、符号２１はＳＰＭを行ったもの、符合２３はＯ2プラズマによる処理を行ったもの、符号２５はＯ2プラズマ処理後にＳＰＭ洗浄を行ったもの、符号２７は拡散炉でＯ2酸化を行ったものについての結果を示す。
図４から明らかなように、何れの表面処理を行った場合でも、表面処理を行わなかったものよりも、高い埋め込みアスペクト比において、低いボイド発生率を示し、表面処理によりボイドの発生が抑制されていることを示している。
また、特にＯ2プラズマ２３、２５や拡散炉でのＯ２酸化２７による表面処理を行った場合には、概ね３を超える埋め込みアスペクト比においても、ボイド発生率は低い値に留まっていることが分かる。このことは、半導体素子がさらに微細化され、ゲート電極間間隔が狭小化された場合であっても、本実施例の方法によると、ボイドの発生を抑えることができることが示している。
本発明の実施例１に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施例１において種々の表面処理を行った半導体装置についての、埋め込みアスペクト比とＢＰＳＧ膜１５中に発生するボイドの発生率との関係を示すグラフである 従来の半導体装置の製造方法を示す工程断面図である。 従来の半導体装置の製造方法において、ボイドが発生したときの問題点の説明に使用する半導体基板の平面図である。
符号の説明
１、５１ 半導体基板
３ａ、５３ａ ゲート絶縁膜
３ｂ、５３ｂ ポリシリコン膜
３、５３ ゲートパターン
５、５５ サイドウォール
６、５６ 凹部
７、５７ ソース・ドレイン領域
９ コバルトサリサイド膜
１１、５９ 窒化シリコン膜
１５、６１ 層間絶縁膜
１７、６７ タングステンプラグ
６５ ボイド

Claims (11)

  1. （１）少なくとも必要な素子と凹部とを有する半導体基板上に、凹部を覆うように薄い窒化シリコン膜からなる絶縁膜を形成し、（２）絶縁膜の表面改質を行い、（３）その後、絶縁膜上に層間絶縁膜としてのＢＰＳＧ膜を形成する工程を備えることを特徴とする半導体装置の製造方法。
  2. 絶縁膜は、４５０℃〜７００℃の減圧熱ＣＶＤ法で形成される請求項１に記載の製造方法。
  3. 絶縁膜は、プラズマＣＶＤ法で形成される請求項１に記載の製造方法。
  4. 工程（２）は、Ｏ2雰囲気中で絶縁膜表面を酸化することにより、絶縁膜の表面改質を行う方法である請求項１から３のいずれか１つに記載の製造方法。
  5. 工程（２）は、プラズマ処理で絶縁膜表面を酸化することにより、絶縁膜の表面改質を行う方法である請求項１から３のいずれか１つに記載の製造方法。
  6. 工程（２）は、薬液処理で絶縁膜表面を酸化することにより、絶縁膜の表面改質を行う方法である請求項１から３のいずれか１つに記載の製造方法。
  7. 層間絶縁膜としてのＢＰＳＧ膜は、ＴＥＯＳ−Ｏ3系ＣＶＤ法により形成される請求項１から６のいずれか１つに記載の製造方法。
  8. 層間絶縁膜としてのＢＰＳＧ膜を熱処理によりリフローさせる工程をさらに備える請求項１から７のいずれか１つに記載の製造方法。
  9. 熱処理は、７００℃〜７９０℃の温度条件のＮ2雰囲気でのファーネス処理である請求項８に記載の製造方法。
  10. 熱処理は、７００℃〜７９０℃の温度条件の水蒸気雰囲気でのファーネス処理である請求項８に記載の製造方法。
  11. 工程（２）は、Ｏ3雰囲気中で絶縁膜表面を酸化することにより、絶縁膜の表面改質を行う方法である請求項１から３のいずれか１つに記載の製造方法。
JP2004105900A 2003-12-01 2004-03-31 半導体装置の製造方法 Pending JP2005191512A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004105900A JP2005191512A (ja) 2003-12-01 2004-03-31 半導体装置の製造方法
TW093135308A TWI244116B (en) 2003-12-01 2004-11-17 Method for manufacturing semiconductor device
KR1020040097399A KR100794536B1 (ko) 2003-12-01 2004-11-25 반도체 장치 제조 방법
US10/998,782 US20050118833A1 (en) 2003-12-01 2004-11-30 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003401770 2003-12-01
JP2004105900A JP2005191512A (ja) 2003-12-01 2004-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005191512A true JP2005191512A (ja) 2005-07-14

Family

ID=34622241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105900A Pending JP2005191512A (ja) 2003-12-01 2004-03-31 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20050118833A1 (ja)
JP (1) JP2005191512A (ja)
KR (1) KR100794536B1 (ja)
TW (1) TWI244116B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678317B1 (ko) * 2005-12-28 2007-02-02 동부일렉트로닉스 주식회사 금속전절연막 라이너를 갖는 반도체소자의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048477A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN104979205B (zh) * 2014-04-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US11114333B2 (en) 2018-02-22 2021-09-07 Micromaterials, LLC Method for depositing and reflow of a high quality etch resistant gapfill dielectric film

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253578B1 (ko) * 1993-12-15 2000-06-01 김영환 반도체 장치의 평탄화층 제조방법
TW418462B (en) * 1997-02-04 2001-01-11 Matsushita Electronics Corp Semiconductor device and manufacturing method thereof
US6017791A (en) * 1997-11-10 2000-01-25 Taiwan Semiconductor Manufacturing Company Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer
JP3050193B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
KR19990046933A (ko) * 1997-12-01 1999-07-05 윤종용 반도체 장치의 층간절연막 평탄화 방법
JP3549193B2 (ja) * 2000-03-31 2004-08-04 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
JP2001338976A (ja) * 2000-05-26 2001-12-07 Fujitsu Ltd 半導体装置の製造方法
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
JP2003077916A (ja) * 2001-06-21 2003-03-14 Sony Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678317B1 (ko) * 2005-12-28 2007-02-02 동부일렉트로닉스 주식회사 금속전절연막 라이너를 갖는 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20050052994A (ko) 2005-06-07
KR100794536B1 (ko) 2008-01-17
TW200520039A (en) 2005-06-16
TWI244116B (en) 2005-11-21
US20050118833A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
TWI779063B (zh) 半導體結構與其形成方法
US11817343B2 (en) Dielectric gap fill
US11120997B2 (en) Surface treatment for etch tuning
JP3875455B2 (ja) 半導体装置の製造方法
US20070170588A1 (en) Connection structure and fabrication method for the same
US7253094B1 (en) Methods for cleaning contact openings to reduce contact resistance
KR100580587B1 (ko) 반도체 장치의 제조 방법
JP2005191512A (ja) 半導体装置の製造方法
KR102648520B1 (ko) 반도체 디바이스 및 방법
JP2007067425A (ja) 半導体装置の製造方法
US7402513B2 (en) Method for forming interlayer insulation film
KR100603510B1 (ko) 반도체 소자의 제조 방법
JP2005026707A (ja) 半導体装置及びその製造方法
JP4091565B2 (ja) 半導体装置の製造方法
JP2008147355A (ja) 半導体装置および半導体装置の製造方法
JP5595644B2 (ja) 半導体装置及びその製造方法
US6887767B2 (en) Method for manufacturing semiconductor device
KR100559988B1 (ko) 반도체 소자 및 그 제조방법
JP2009054683A (ja) 半導体装置およびその製造方法
JPH09129872A (ja) 半導体素子の製造方法
KR100933683B1 (ko) 텅스텐 및 실리콘의 공존 상태의 반도체 장치 제조공정에서 선택적 실리콘 산화막 형성 방법
JP2005079255A (ja) 半導体装置の製造方法
JP2008166324A (ja) 半導体装置の製造方法
KR100844953B1 (ko) 선택적 텅스텐 성장법을 이용한 게이트 제조 방법
JP2012114106A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061003