JP2008166324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008166324A JP2008166324A JP2006350919A JP2006350919A JP2008166324A JP 2008166324 A JP2008166324 A JP 2008166324A JP 2006350919 A JP2006350919 A JP 2006350919A JP 2006350919 A JP2006350919 A JP 2006350919A JP 2008166324 A JP2008166324 A JP 2008166324A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】半導体基板上に形成された下地層上に、20nm以下で、且つ、一様な厚みを有するアモルファスシリコン膜を形成し、層間絶縁膜中に形成されたボイドを効果的に消滅させる。
【解決手段】SiH4を原料ガスとしてアモルファスシリコン膜22を堆積する工程と、堆積したアモルファスシリコン膜22の表面上にBPSG膜23を堆積する工程と、BPSG膜23に覆われたアモルファスシリコン膜22を酸化する工程とを有する。アモルファスシリコン膜22を堆積する工程は、水素を含む雰囲気中で行われる。アモルファスシリコン膜22の酸化に際して、その体積が増加し、BPSG膜23を押し上げてその膜中に形成されたボイド24を消滅させる。
【選択図】図1
【解決手段】SiH4を原料ガスとしてアモルファスシリコン膜22を堆積する工程と、堆積したアモルファスシリコン膜22の表面上にBPSG膜23を堆積する工程と、BPSG膜23に覆われたアモルファスシリコン膜22を酸化する工程とを有する。アモルファスシリコン膜22を堆積する工程は、水素を含む雰囲気中で行われる。アモルファスシリコン膜22の酸化に際して、その体積が増加し、BPSG膜23を押し上げてその膜中に形成されたボイド24を消滅させる。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、更に詳しくは、半導体基板の上部に形成した下地層上に、アモルファスシリコン膜を堆積する技術に関する。
DRAM(Dynamic Random Access Memory)は、シリコン基板の表面部分に形成されたMISFET(Metal Insulator Semiconductor Field Effect Transistor)と、このMISFETに接続すると共にシリコン基板の上部に形成されたキャパシタとを備え、MISFETを介してキャパシタに電荷を蓄積することによって、情報の記憶を行う。
DRAMでは、シリコン基板の表面部分に素子分離絶縁層が形成され、MISFETが形成される素子形成領域を区画している。素子形成領域と交差して、シリコン基板上にはMISFETのゲート電極が延在しており、ゲート電極に隣接するシリコン基板の表面付近にはMISFETのソース/ドレイン拡散層が形成されている。シリコン基板及びゲート電極上には層間絶縁膜が形成され、隣接するゲート電極間では、層間絶縁膜を貫通してソース/ドレイン拡散層に達するコンタクトプラグが形成されている。
層間絶縁膜の表面は平坦化され、その上にビット線やキャパシタが形成されている。層間絶縁膜は比較的大きな厚みを有するため、その形成に際しては、一般にBPSG(Boro Phospho Silicate Glass)膜など、成膜速度が比較的大きな絶縁膜が用いられる。DRAMの構成については、例えば特許文献1に記載されている。
特開2002―110647号公報(図43、44)
近年、DRAMでは配線ピッチの縮小に伴い、ゲート電極の高さとゲート電極間のスペースとの比(アスペクト比)が増大し、層間絶縁膜の堆積に際して、隣接するゲート電極間の部分にボイドが形成され易くなっている。層間絶縁膜中に形成されたボイドは、隣接するコンタクトプラグ同士を短絡させて、電気的な不良を生じさせるため、ボイドの発生を抑制する必要がある。
層間絶縁膜におけるボイドの発生を抑制する手段の一つとして、層間絶縁膜の堆積に先立って、薄いアモルファスシリコン膜を堆積する方法が検討されている。これは、層間絶縁膜を堆積した後に、この層間絶縁膜を介してアモルファスシリコン膜を酸化し、その体積を増加させることによって、層間絶縁膜中に形成されたボイドを消滅させるものである。アモルファスシリコン膜の堆積に際しては、一般に、水素化シリコンを原料ガスとするCVD(Chemical Vapor Deposition)法を用い、N2を含む雰囲気中で行われる。
ところで、近年、DRAMの微細化の要請により、ゲート電極の配列のピッチが益々縮小され、100nmよりも小さくなっている。このようなDRAMの製造に際して上記方法を採用するには、隣接するゲート電極間に隙間を残すため、堆積させるアモルファスシリコン膜の厚みを例えば20nm以下に制限する必要がある。ところが、上記従来の堆積方法では、アモルファスシリコン膜の厚みを20nm以下に制限すると、一様な厚みに形成されず、図5の符号22aに示すように島状に形成される。この場合、層間絶縁膜中に形成されたボイドを効果的に消滅させることが出来ない。
本発明は、上記に鑑み、半導体基板上に形成された下地層上に、20nm以下で、且つ、一様な厚みを有するアモルファスシリコン膜を形成可能な半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の第1の視点に係る半導体装置の製造方法は、水酸化シリコンを原料ガスとしてアモルファスシリコンを堆積する工程を有する半導体装置の製造方法において、
前記アモルファスシリコンを堆積する工程が、水素を含む雰囲気中で行われ、且つ、20nm以下の厚みのアモルファスシリコンを堆積することを特徴とする。
前記アモルファスシリコンを堆積する工程が、水素を含む雰囲気中で行われ、且つ、20nm以下の厚みのアモルファスシリコンを堆積することを特徴とする。
また、本発明の第2の視点に係る半導体装置の製造方法は、半導体基板の上部に下地層を形成するステップと、
前記下地層上にアモルファスシリコン膜を堆積するステップと、
前記アモルファスシリコン膜上に第1の酸化シリコン膜を堆積するステップと、
水蒸気雰囲気中で前記アモルファスシリコン膜を酸化して、前記第1の酸化シリコン膜に連続する第2の酸化シリコン膜を形成するステップと、
を有することを特徴とする。
前記下地層上にアモルファスシリコン膜を堆積するステップと、
前記アモルファスシリコン膜上に第1の酸化シリコン膜を堆積するステップと、
水蒸気雰囲気中で前記アモルファスシリコン膜を酸化して、前記第1の酸化シリコン膜に連続する第2の酸化シリコン膜を形成するステップと、
を有することを特徴とする。
本発明の第1の視点に係る半導体装置の製造方法によれば、アモルファスシリコンの堆積に際して、Si原子の未結合手を減らして安定化させ、Si原子の凝集を抑制できる。これによって、20nm以下の厚みの薄いアモルファスシリコンの堆積に際して、島状に形成されることを抑制し、一様な厚みを有するアモルファスシリコンを形成できる。
本発明の第1の視点に係る半導体装置の製造方法の好適な態様では、前記アモルファスシリコンを堆積する工程に後続し、前記堆積したアモルファスシリコンの表面上に酸化シリコン膜を堆積する工程と、前記酸化シリコン膜に覆われたアモルファスシリコンを酸化する工程とを更に有する。アモルファスシリコンの酸化に際して、その体積が増加し、酸化シリコン膜を押し上げてボイドを消滅させることが出来る。特に、アモルファスシリコンが一様な厚みを有するため、ボイドを効果的に消滅させ、酸化シリコン膜の埋設性を高めることが出来る。この場合、好適には、前記アモルファスシリコンを酸化する工程を水蒸気雰囲気中で行う。酸化シリコン膜に覆われたアモルファスシリコンを効果的に酸化できる。
本発明の第1の視点に係る半導体装置の製造方法の好適な態様では、前記アモルファスシリコンを堆積する工程に先立って、シリコン基板の表面に窒化シリコン膜を形成する工程を更に有する。シリコン基板とアモルファスシリコンとの間に窒化シリコン膜が介在することによって、アモルファスシリコンの酸化に際してシリコン基板が酸化することを効果的に抑制できる。
本発明の第1の視点に係る半導体装置の製造方法では、前記酸化されたアモルファスシリコン及び酸化シリコン膜が、前記窒化シリコン膜を介してトレンチ内に形成されて素子分離絶縁膜を構成してもよい。或いは、前記窒化シリコン膜の一部が、ゲート電極の側壁絶縁膜を構成してもよい。
本発明の第1の視点に係る半導体装置の製造方法では、前記アモルファスシリコンを堆積する工程に先立ってゲート電極を形成する工程を更に有してもよい。隣接するゲート電極の間に形成されたボイドを効果的に消滅させることが出来る。本発明の第1の視点に係る半導体装置の製造方法では、前記アモルファスシリコンを酸化する工程に後続して、前記酸化シリコン膜を平坦化する工程を更に有してもよい。
本発明の第2の視点に係る半導体装置の製造方法では、下地層は、酸化シリコン膜、窒化シリコン膜、又は、酸窒化シリコン膜などであり、半導体基板とアモルファスシリコン膜との間に下地層が介在することによって、アモルファスシリコンの酸化に際してシリコン基板が酸化することを抑制できる。
以下に、添付図面を参照し、本発明の実施形態を更に詳しく説明する。図1(a)、(b)は、本発明の一実施形態に係る半導体装置の製造方法について、各製造段階を順次に示す断面図である。先ず、公知の方法を用いて、シリコン基板11の表面部分のトレンチ12内に素子分離絶縁層13を形成し、MISFETを形成する素子形成領域14を区画する。次いで、シリコン基板11の表面付近にp型の不純物を注入し、p型のウェル15を形成する。
素子形成領域14のシリコン基板11上にゲート絶縁膜16を形成した後、ゲート絶縁膜16上に、多結晶シリコン層18、シリサイド層19、及び、窒化シリコン層を順次に形成する。引き続き、多結晶シリコン層18、シリサイド層19、及び、窒化シリコン層をパターニングし、多結晶シリコン層18及びシリサイド層19から成るゲート電極17と、ゲート電極17上に形成され、窒化シリコンから成る電極保護膜20を、それぞれ形成する。全面に窒化シリコン膜を堆積した後、堆積した窒化シリコン膜をエッチバックし、ゲート電極17及び電極保護膜20の側壁を覆う側壁保護膜21を形成する。
次いで、電極保護膜20及び側壁保護膜21をマスクとして、素子形成領域14のシリコン基板11の表面部分に不純物を注入し、図示しないソース/ドレイン拡散層を形成する。ゲート電極17とゲート電極17に隣接するソース/ドレイン拡散層とがMISFETを構成する。隣接するゲート電極17における側壁保護膜21間の間隔は、約60nmとする。
引き続き、シリコン基板11、電極保護膜20、及び、側壁保護膜21上に、20nm以下の厚みを有するアモルファスシリコン膜22を堆積する。アモルファスシリコン膜22の堆積に際しては、枚葉式の堆積装置を用い、図2のタイムチャートに示す手順に従って行う。
先ず、ウエハを約400℃に維持した状態で、H2ガスを約14slmの流量でチャンバ内に導入し、圧力を15Torr程度に設定する。次いで、ウエハを約550℃に昇温し(昇温ステップ)、H2ガスでウエハ表面をクリーニングし、この状態で約90秒保持する(H2クリーニングステップ)。H2クリーニングステップは必須ではないが、このステップを行うことで、ウエハの温度や表面状態を安定させ、均質なアモルファスシリコン膜22を堆積できる。
後続する堆積ステップに先立ち、且つ、H2クリーニングステップに並行して、原料ガスとして用いるSiH4ガスの流量を安定化させる流量安定化ステップを約30秒間行う。流量安定化ステップでは、SiH4ガスを約0.4slmの流量で流し、チャンバ内に導入せずに直接に排気する。
引き続き、SiH4ガスの流路をチャンバ内に切り替え、3〜20nmの厚みを有するアモルファスシリコン膜22を堆積する。アモルファスシリコン膜22の堆積に際しては、2段階で行い、前半の第1堆積ステップでは、約550℃の温度を維持し、後半の第2堆積ステップではSi原子が凝集しにくい450℃以下まで降温しつつ堆積を行う。これによって、より一様な厚みに形成できる。第2堆積ステップは、SiH4ガスに代えてH2ガスを導入しつつ、ウエハを降温する降温ステップとしてもよい。
アモルファスシリコン膜22の堆積に際しては、堆積されたSiH4中のH原子は速やかにSi原子から切り離される。従来、アモルファスシリコン膜22の堆積をH2ガスを含まない雰囲気中で行っていたため、図6(a)に示すように、Si原子が未結合手を持ち化学的に不安定であり、凝集し易かった。これに対して、本実施形態では、H2ガスを含む雰囲気中でアモルファスシリコン膜22の堆積を行うため、図6(b)に示すように、Si原子の未結合手がH原子で終端されて化学的に安定し、凝集が生じにくい。従って、20nm以下の薄いアモルファスシリコン膜22の堆積に際しても、一様な厚みを有するアモルファスシリコン膜22を形成できる。
アモルファスシリコン膜22の堆積に後続して、図1(a)に示すように、BPSG膜23を堆積する。BPSG膜23の堆積には、例えばCVD法を用いる。この堆積に際して、BPSG膜23の埋設性が不足すると、同図中に示すように、隣接するゲート電極17間にボイド24が形成される。
引き続き、スチーム酸化処理を行い、BPSG膜23を介してアモルファスシリコン膜22を酸化させる。アモルファスシリコン膜22は、酸化によってBPSG膜23と一体化され、層間絶縁膜25に形成される。また、酸化によって体積が増加し、その結果、BPSG膜23を押し上げ、図1(b)に示すようにボイド24を消滅させる。スチーム酸化処理は、チャンバ内に例えばH2ガス及びO2ガスを各8slmの流量で導入し、常圧下で行う。また、雰囲気の温度を750℃とし約10分間行う。
CMP(Chemical Mechanical Polishing)等によって、層間絶縁膜25表面を平坦化した後、電極保護膜20及び側壁保護膜21をマスクとする自己整合法などを用いて、ソース/ドレイン拡散層を露出するコンタクトホールを形成する。コンタクトホールの内部を導電材料で埋め込んでコンタクトプラグを形成した後、層間絶縁膜25上にコンタクトプラグに接続するビット線やキャパシタを形成することによって、半導体装置を製造できる。
本実施形態によれば、20nm以下のアモルファスシリコン膜22の堆積に際して、H2ガスを含む雰囲気中で行うことによって、一様な厚みを有するアモルファスシリコン膜22を形成できる。また、一様な厚みを有するアモルファスシリコン膜22に対するスチーム酸化処理を行うことによって、BPSG膜23中のボイド24を効果的に消滅させ、層間絶縁膜25の埋設性を高めることが出来る。
なお、上記実施形態では、アモルファスシリコン膜22を堆積する際の原料ガスとしてSiH4ガスを用いたが、他の水素化シリコンガスを用いてもよく、この場合でも、一様な厚みを有するアモルファスシリコン膜22を堆積できる。
上記実施形態では、BPSG膜23に代えて、HDP(High Density Plasma)−CVD法によって堆積される酸化シリコン膜(HDP膜)、NSG(Nondoped Silicate Glass)膜、又は、PSG(Phospho Silicate Glass)膜などを堆積してもよい。また、図3に示すように、側壁保護膜21の形成に際して窒化シリコン膜21aをエッチバックすることなく、窒化シリコン膜21a上にアモルファスシリコン膜22を直接に堆積してもよい。これらの場合にも、上記実施形態と同様に、BPSG膜23中のボイド24を消滅させて層間絶縁膜25の埋設性を高めることが出来る。
図4(a)、(b)は、上記実施形態の変形例に係る半導体装置の製造方法について、各製造段階を順次に示す断面図である。本変形例は、本発明を素子分離絶縁層13を形成する方法に適用した例であって、シリコン基板11の表面部分にトレンチ12を形成した後、トレンチ12の内部を含みシリコン基板11上に薄い窒化シリコン膜41を堆積する。トレンチ12内における窒化シリコン膜41の間の間隔は、約60nmとする。
図2と同様の手順で、3〜20nmの厚みを有するアモルファスシリコン膜42を堆積した後、図4(a)に示すように、トレンチ12の内部を含み全面に、窒化シリコン膜41及びアモルファスシリコン膜42を介して、酸化シリコン膜43を堆積する。酸化シリコン膜43の堆積には、例えばCVD法を用いる。この堆積に際して酸化シリコン膜43埋設性が不足すると、同図中に示すように、トレンチ12内にボイド44が形成される。
引き続き、実施形態と同様の条件でスチーム酸化処理を行い、アモルファスシリコン膜42を酸化させると共に、酸化シリコン膜43と一体化させ、素子分離絶縁層13を形成する。アモルファスシリコン膜42は、実施形態と同様に、酸化によって体積が増加して酸化シリコン膜43を押し上げ、図4(b)に示すようにボイド44を消滅させる。更に、シリコン基板11の表面を平坦化し、シリコン基板11上に堆積した、窒化シリコン膜41及び素子分離絶縁層13を除去する。
本変形例によれば、一様な厚みを有するアモルファスシリコン膜42を形成することによって、酸化シリコン膜43中に形成されたボイド44を効果的に消滅させ、素子分離絶縁層13の埋設性を高めることが出来る。なお、上記変形例において、窒化シリコン膜41は、スチーム酸化処理に際してシリコン基板11が酸化されるのを抑制するために形成している。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
11:シリコン基板
12:トレンチ
13:素子分離絶縁層
14:素子形成領域
15:ウェル
16:ゲート絶縁膜
17:ゲート電極
18:多結晶シリコン層
19:シリサイド層
20:電極保護膜
21:側壁保護膜
21a:窒化シリコン膜
22:アモルファスシリコン膜
22a:アモルファスシリコン
23:BPSG膜
24:ボイド
25:層間絶縁膜
41:窒化シリコン膜
42:アモルファスシリコン膜
43:酸化シリコン膜
44:ボイド
12:トレンチ
13:素子分離絶縁層
14:素子形成領域
15:ウェル
16:ゲート絶縁膜
17:ゲート電極
18:多結晶シリコン層
19:シリサイド層
20:電極保護膜
21:側壁保護膜
21a:窒化シリコン膜
22:アモルファスシリコン膜
22a:アモルファスシリコン
23:BPSG膜
24:ボイド
25:層間絶縁膜
41:窒化シリコン膜
42:アモルファスシリコン膜
43:酸化シリコン膜
44:ボイド
Claims (9)
- 水酸化シリコンを原料ガスとしてアモルファスシリコンを堆積する工程を有する半導体装置の製造方法において、
前記アモルファスシリコンを堆積する工程が、水素を含む雰囲気中で行われ、且つ、20nm以下の厚みのアモルファスシリコンを堆積することを特徴とする半導体装置の製造方法。 - 前記アモルファスシリコンを堆積する工程に後続し、
前記堆積したアモルファスシリコンの表面上に酸化シリコン膜を堆積する工程と、
前記酸化シリコン膜に覆われたアモルファスシリコンを酸化する工程と、
を更に有する、請求項1に記載の半導体装置の製造方法。 - 前記アモルファスシリコンを酸化する工程を水蒸気雰囲気中で行う、請求項2に記載の半導体装置の製造方法。
- 前記アモルファスシリコンを堆積する工程に先立って、シリコン基板の表面に窒化シリコン膜を形成する工程を更に有する、請求項1〜3の何れか一に記載の半導体装置の製造方法。
- 前記酸化されたアモルファスシリコン及び酸化シリコン膜が、前記窒化シリコン膜を介してトレンチ内に形成されて素子分離絶縁膜を構成する、請求項4に記載の半導体装置の製造方法。
- 前記窒化シリコン膜の一部が、ゲート電極の側壁絶縁膜を構成する、請求項4に記載の半導体装置の製造方法。
- 前記アモルファスシリコンを堆積する工程に先立ってゲート電極を形成する工程を更に有する、請求項1〜6の何れか一に記載の半導体装置の製造方法。
- 前記アモルファスシリコンを酸化する工程に後続して、
前記酸化シリコン膜を平坦化する工程を更に有する、請求項7に記載の半導体装置の製造方法。 - 半導体基板の上部に下地層を形成するステップと、
前記下地層上にアモルファスシリコン膜を堆積するステップと、
前記アモルファスシリコン膜上に第1の酸化シリコン膜を堆積するステップと、
水蒸気雰囲気中で前記アモルファスシリコン膜を酸化して、前記第1の酸化シリコン膜に連続する第2の酸化シリコン膜を形成するステップと、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006350919A JP2008166324A (ja) | 2006-12-27 | 2006-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006350919A JP2008166324A (ja) | 2006-12-27 | 2006-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008166324A true JP2008166324A (ja) | 2008-07-17 |
Family
ID=39695460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006350919A Pending JP2008166324A (ja) | 2006-12-27 | 2006-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008166324A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021141148A (ja) * | 2020-03-04 | 2021-09-16 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
-
2006
- 2006-12-27 JP JP2006350919A patent/JP2008166324A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021141148A (ja) * | 2020-03-04 | 2021-09-16 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
JP7138130B2 (ja) | 2020-03-04 | 2022-09-15 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4886021B2 (ja) | 半導体装置及びその製造方法 | |
US7538007B2 (en) | Semiconductor device with flowable insulation layer formed on capacitor and method for fabricating the same | |
JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP4007740B2 (ja) | 半導体素子のトレンチ素子分離方法 | |
US7737017B2 (en) | Semiconductor device having recess gate and isolation structure and method for fabricating the same | |
US6511888B1 (en) | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step | |
KR100876976B1 (ko) | 반도체 소자의 배선 및 이의 형성 방법 | |
KR20070035117A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007128938A (ja) | 半導体装置の製造方法 | |
US20080102623A1 (en) | Semiconductor device manufacturing method | |
US20100055856A1 (en) | Method of forming oxide layer, and method of manufacturing semiconductor device | |
JP2007141904A (ja) | キャパシタおよびその製造方法 | |
KR20040108222A (ko) | 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법 | |
JP3975099B2 (ja) | 半導体装置の製造方法 | |
US6784068B2 (en) | Capacitor fabrication method | |
JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2004080011A (ja) | シリコンオキシド層を含む半導体素子の製造方法 | |
US20090004839A1 (en) | Method for fabricating an interlayer dielectric in a semiconductor device | |
KR101046727B1 (ko) | 반도체장치의 매립게이트 제조 방법 | |
US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
JP2011228578A (ja) | 半導体装置およびその製造方法 | |
KR101082090B1 (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
JP2008166324A (ja) | 半導体装置の製造方法 | |
JP2006135231A (ja) | 半導体装置及びその製造方法 | |
JP2005191512A (ja) | 半導体装置の製造方法 |