JP3229294B2 - 被成膜面の改質方法及び半導体装置の製造方法 - Google Patents

被成膜面の改質方法及び半導体装置の製造方法

Info

Publication number
JP3229294B2
JP3229294B2 JP15871299A JP15871299A JP3229294B2 JP 3229294 B2 JP3229294 B2 JP 3229294B2 JP 15871299 A JP15871299 A JP 15871299A JP 15871299 A JP15871299 A JP 15871299A JP 3229294 B2 JP3229294 B2 JP 3229294B2
Authority
JP
Japan
Prior art keywords
film
gas
forming
teos
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15871299A
Other languages
English (en)
Other versions
JP2000349082A (ja
Inventor
博志 猪鹿倉
俊次 西川
徳 徳増
孝芳 安住
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP15871299A priority Critical patent/JP3229294B2/ja
Priority to TW088120346A priority patent/TW439140B/zh
Priority to US09/444,991 priority patent/US6255230B1/en
Priority to EP99123923A priority patent/EP1058301A1/en
Priority to KR1019990057361A priority patent/KR100358589B1/ko
Publication of JP2000349082A publication Critical patent/JP2000349082A/ja
Application granted granted Critical
Publication of JP3229294B2 publication Critical patent/JP3229294B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、被成膜面の改質方
法及び半導体装置の製造方法に関し、より詳しくは、特
に酸素（Ｏ2 ）中にオゾン（Ｏ3 ）を含むオゾン含有ガ
スとテトラエチルオルソシリケート（TetraEthylOrthoS
ilicate ：ＴＥＯＳ）を含んだ反応ガス（以下、Ｏ3 ／
ＴＥＯＳ反応ガスと記す。）を用いた熱ＣＶＤ法により
成膜する前に被成膜基板表面への成膜における下地依存
性を改善する被成膜面の改質方法及びこの改質方法を用
いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の超高密度化及び多層
配線化に伴い、表面の平坦性、凹部埋め込み性及びステ
ップカバレージ性に優れ、かつ水分や不純物の透過を抑
制する絶縁膜の成膜技術の開発が要望されている。これ
らの要求を満たす絶縁膜の成膜技術としてＯ3 ／ＴＥＯ
Ｓ反応ガスを用いたＣＶＤ法が注目されている。
【０００３】Ｏ3 ／ＴＥＯＳ反応ガスを用いたＣＶＤ法
により成膜する場合、Ｏ3 濃度が高いほど優れた膜質が
得られる。一方、その成膜状態は下地の被成膜面の状態
に強く依存し、このような下地依存性の影響は、Ｏ3 濃
度が低い成膜条件下ではみられないが、Ｏ3 濃度が高い
成膜条件下で顕著に現れる。
【０００４】なお、以下、Ｏ3 濃度が高いＯ3 ／ＴＥＯ
Ｓ反応ガスをHigh O3/TEOS反応ガスと称し、この反応ガ
スを用いたＣＶＤ法により成膜された二酸化シリコン膜
をHigh O3/TEOS CVD SiO2 膜と称する。また、Ｏ3 濃度
が低いＯ3 ／ＴＥＯＳ反応ガスをLow O3/TEOS 反応ガス
と称し、この反応ガスを用いたＣＶＤ法により成膜され
た二酸化シリコン膜をLow O3/TEOS CVD SiO2膜と称す
る。さらに、すべてのＯ 3 濃度を含むＯ3 ／ＴＥＯＳ反
応ガスを用いたＣＶＤ法により成膜された二酸化シリコ
ン膜を単にO3/TEOS CVD SiO2膜と称する。図１０は下地
依存性の影響により異常成長した状態を示す断面図であ
る。被成膜基板１０１の表面依存性の影響を受けてHigh
O3/TEOS CVD SiO2 膜４の表面に荒れが発生し、High O
3/TEOS CVD SiO2 膜４中にボイドが発生している。な
お、被成膜基板１０１は半導体基板１、その上の下地絶
縁膜２、及び下地絶縁膜２上の配線３ａ，３ｂからな
る。
【０００５】従来、このような表面依存性を消去するた
め、図１１（ａ）〜（ｄ）に示すような方法が採られて
いる。図中、図１０中のものと同じものには同じ符号を
付している。即ち、（ｉ）被成膜基板１０１の被成膜面
にプラズマ照射する方法（図１１（ａ））、（ii）被成
膜面をプラズマCVD SiO2膜５で覆う方法（図１１
（ｂ））、（iii ）High O3/TEOS CVD SiO2 膜の成膜前
に下地膜としてLow O3/TEOS CVDSiO2膜６を形成する方
法（図１１（ｃ））、（iv）薄い膜厚のLow O3/TEOS CV
D SiO2膜６を形成し、その表面をプラズマ照射した後、
High O3/TEOS CVD SiO2 膜を形成する方法（図１１
（ｄ））などがある。なお、上記（iii ）と（iv）は、
Low O3/TEOS CVD SiO2膜６とHighO3/TEOS CVD SiO2膜の
二重層を用いることになる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記
（ｉ）〜（iv）に挙げた従来例の被成膜面の改質方法で
は、それぞれ以下のような問題がある。即ち、 （ｉ）プラズマ照射による改質方法では、下地依存性の
抑制効果が現れる条件にばらつきがあった。このため、
プラズマによる改質条件はすべての被成膜基板表面につ
いて共通化及び標準化できるというわけではなく、その
都度最適化が必要であった。しかもプラズマ照射のため
に、プラズマＣＶＤ装置が別途必要である。
【０００７】（ii）被成膜面へのプラズマ CVD SiO2 膜
５の被覆による改質方法では、プラズマＣＶＤによる成
膜条件によってはHigh O3/TEOS CVD SiO2 膜との適合性
が優れた膜が得られ、従って、その膜を下地膜として被
成膜面を覆えば優れた膜質のHigh O3/TEOS CVD SiO2 膜
が得られる。しかし、プラズマCVD SiO2膜5 は、本質的
に段差被覆性が悪く、微細パターン化には適していな
い。また、プラズマＣＶＤ装置が別途必要である。
【０００８】（iii ）Low O3/TEOS CVD SiO2膜６被覆に
よる改質方法では、Low O3/TEOS CVD SiO2膜６はHigh O
3/TEOS CVD SiO2 膜と極めて相性がよく、表面依存性を
消去できる。しかし、Low O3/TEOS CVD SiO2膜６は等方
的な成膜特性を有する上に、この場合の下地膜としては
少なくとも１００ｎｍの膜厚が必要である。従って、微
細パターンには不向きである。
【０００９】一方、Low O3/TEOS CVD SiO2膜６の代わり
に、低圧下でのO3/TEOS CVD SiO2膜を下地として用い、
表面依存性を消去する方法も試みられている。しかし、
これは本質的にはLow O3/TEOS CVD SiO2膜６と同等であ
り、同様な理由で微細パターンには向いていない。ま
た、Low O3雰囲気下及び低圧下でのO3/TEOS CVD SiO2膜
は、膜質的にはHigh O 3/TEOS CVD SiO2 膜に比べて劣っ
ている。
【００１０】（iv）Low O3/TEOS CVD SiO2膜６被覆とそ
の後のプラズマ照射による改質方法では、微細パターン
に不向きである上に工程が複雑になる。このように、従
来方法による表面改質方法では、総じて狭く且つ深い凹
部を埋め込むことにあまり適していない。従って、高密
度化が要求される今日、ＣＶＤ法による成膜方法を用い
て膜質の優れた層間絶縁膜やカバー絶縁膜を得ると共
に、特に狭く且つ深い凹部を埋め込むことが望まれてい
る。
【００１１】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、プラズマ照射或いは高温加熱、
真空中の処理等の付加的なエネルギを用いることなく、
極めて簡単な手法により被成膜基板の被成膜面への成膜
に対する表面依存性をほぼ完全に消去することができる
被成膜面の改質方法及びこの改質方法を用いた半導体装
置の製造方法を提供するものである。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、被成膜面の改質方法に係
り、熱酸化法による或いは熱ＣＶＤ法若しくはプラズマ
ＣＶＤ法によるシリコン酸化膜、又は熱ＣＶＤ法若しく
はプラズマＣＶＤ法によるシリコン窒化膜のうち少なく
とも何れか一の膜が露出している表面である被成膜基板
の被成膜面に絶縁膜を成膜する前に、アンモニア若しく
はヒドラジンのガス或いは水溶液、又はアンモニア若し
くはヒドラジンの誘導体のガス或いは水溶液を前記被成
膜面に接触させて前記成膜面を改質することを特徴と
し、請求項２記載の発明は、請求項１記載の被成膜面の
改質方法に係り、前記改質前の被成膜基板の被成膜面に
は、前記シリコン酸化膜、又は前記シリコン窒化膜のう
ち少なくとも何れか一の膜のほかに、半導体及び配線の
うち少なくとも何れか一が露出していることを特徴と
し、請求項３記載の発明は、半導体装置の製造方法に係
り、アンモニア若しくはヒドラジンのガス或いは水溶
液、又はアンモニア若しくはヒドラジンの誘導体のガス
或いは水溶液を被成膜基板の被成膜面に接触させて前記
被成膜面を改質する工程と、オゾン含有ガスとテトラエ
チルオルソシリケートとを含む反応ガスを用いた熱ＣＶ
Ｄ法により前記改質された被成膜基板の被成膜面にシリ
コン含有絶縁膜を形成する工程とを有することを特徴と
し、請求項４記載の発明は、請求項３記載の半導体装置
の製造方法に係り、前記改質前の被成膜基板の被成膜面
には、熱酸化法による或いは熱ＣＶＤ法若しくはプラズ
マＣＶＤ法によるシリコン酸化膜、又は熱ＣＶＤ法若し
くはプラズマＣＶＤ法によるシリコン窒化膜のうち少な
くとも何れか一の膜が露出しているか、又は前記シリコ
ン酸化膜、又は前記シリコン窒化膜のうち少なくとも何
れか一の膜と、半導体及び配線のうち少なくとも何れか
一とが露出していることを特徴としている。
【００１３】以下に、上記本発明の構成により奏される
作用・効果を説明する。本発明の被成膜面の改質方法に
おいては、アンモニア若しくはヒドラジンのガス或いは
水溶液、又はアンモニア若しくはヒドラジンの誘導体の
ガス或いは水溶液を成膜前の被成膜面に接触させて被成
膜面を改質している。即ち、上記改質材は活性な窒素元
素を有し、親水性を有するという特徴を有する。被成膜
面のシリコンと結合している水酸基や水分子と反応し
て、脱水させる作用を有すると考えられる。これによ
り、被成膜面のシリコンのダングリングボンドをＮＨ4
Ｏ−或いはＮＨ2−で終端させることができる。このた
め、被成膜面への成膜に対する表面依存性を消去させる
ことができる。特に、改質材として中性のガスを用いて
いるので、狭く且つ深い凹部内にも改質材が行き渡って
凹部内の表面依存性を消去させることができる。
【００１４】従って、表面依存性の消去した被成膜面に
熱ＣＶＤ法により成膜した場合、表面荒れやボイド等の
ない膜質の優れた層間絶縁膜やカバー絶縁膜を成膜速度
の低下を来すことなく形成することができるとともに、
狭く且つ深い凹部をほぼ完全に埋め込むことが可能とな
る。
【００１５】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （本発明に至った経過）まず、本発明に至った経過、及
び本発明の原理について説明する。被成膜面としてＳｉ
Ｏ2 膜やＳｉ3 Ｎ4 膜等の表面に成膜した場合、成膜状
態は被成膜基板の被成膜面の状態に強く依存し、その成
膜は異常成長を示す。例えば、ＳｉＯ2 膜やＳｉ3 Ｎ4
膜等では、種々の製法で作成されるもののうち、熱酸化
膜、Ｏ3 ／ＴＥＯＳ反応ガスとの適合性が得られていな
いプラズマＣＶＤ膜、又は減圧熱ＣＶＤ法により成膜さ
れた絶縁膜の表面に成膜する場合に下地表面状態の影響
を強く受けて、形成膜のポーラス化や表面荒れが生じた
り、成膜速度の低下が起きたりする。
【００１６】これらのＳｉＯ2 膜表面は、空気中即ち湿
度の存在するクリーンルーム内においては、放置により
Ｈ2 Ｏの吸着或いはＯＨ基による水和状態が存在し、こ
れがHigh O3/TEOS NSG膜（NSG 膜とはリンやボロン等の
不純物を含まないシリコン酸化膜のことをいう）の形成
において、中間的な反応生成物のスムーズかつ均一な吸
着及びそれによる均一な成膜や埋め込み性、或いは均一
な流動性を阻害する要因となっていると推定される。
【００１７】従って、成膜前に表面の吸着水、水酸基を
除去し、表面を疎水性とした後に、その疎水性が失われ
ないうちに成膜すればよいと考えられる。従来の被成膜
面の改質処理のうち、プラズマ照射処理においては、空
気中に曝した状態でクリーンルーム内に放置しても疎水
性は失われず、一週間程度保存できることがわかってい
る。この場合は、表面の水分等がプラズマ照射と熱によ
り除去されるとともに、表面は酸素原子で終端した形、
即ち、被成膜面に下記のような状態が形成されると推定
される。
【００１８】
【化１】
【００１９】一方、プラズマ処理の雰囲気によっては、
表面は−Ｎ，−ＮＨ2 ，−Ｈ等で終端されると考えられ
る。プラズマ照射処理において、熱が重要な役割を持つ
のはそのためである。しかるに、狭くて深い凹部内をプ
ラズマによってすべてこのように処理できるとは考えら
れない。図２（ａ）〜（ｃ）は、推定されるシリコン酸
化膜の表面状態を示す。図２（ａ）は成膜直後の被成膜
面の状態を表し、図２（ｂ）の上図及び下図は、大気中
に放置した後の被成膜面の状態を表し、それぞれＳｉの
ダングリングボンドに水酸基（ＯＨ）が結合した状態、
及び水分子（Ｈ2 Ｏ）が結合した状態を表す。
【００２０】また、シリコン酸化膜のそのような表面に
対してシリコンのハロゲン化物、例えば最も反応性の高
いSiCl4 （四塩化シリコン）を用いた例がすでに本願発
明者によって発明されている。被成膜面をSiCl4 に曝す
ことにより、
【００２１】
【化２】
【００２２】のようにＨＣｌを発生し、シラノールとな
る。それにより、極めて強い脱水性を示す。このとき、
反応部の温度が１００℃以上であればシラノールは徐々
に分解し、
【００２３】
【化３】
【００２４】となってSiO2となり、表面の反応場所から
H2O は離脱する。また、SiCl4 のＣｌは−ＯＨと反応し
てＨＣｌを発生すると同時にＯと置換してＳｉ−Ｃｌ結
合を生じ、SiO2の表面はＣｌによって終端されることも
考えられる。このようにして処理した被成膜基板の被成
膜面では、被成膜基板の温度が１００℃以上では、水
分、ＨＣｌは系外に出され、表面には下記のようなＳｉ
−Ｏ結合、又はＳｉ−Ｃｌ結合状態が残される。
【００２５】
【化４】
【００２６】即ち、被成膜面は塩素化されることにな
る。それにより表面は疎水性を示す。その結果としてHi
gh O3/TEOS反応ガスを用いたＣＶＤ法による成膜に対し
ては表面依存性が消去されることがわかった。この発明
では、SiX4で表されるシリコンのハロゲン化物或いはそ
の関連化合物の代わりに、活性な窒素を有し、かつ親水
性を有する改質材を用いることにより、被成膜面に吸着
させてその被成膜面に優れた濡れ性を付与することにあ
る。
【００２７】また、この発明の改質材は被成膜面に吸着
しているH2O またはOH基と反応し、脱水させる作用を持
つと考えられる。例えば、ウエハを室温において１時間
３０％のアンモニア水中に浸漬した場合、アンモニア水
中では、SiO2膜表面のOH基と反応してH2O を生成すると
ともに脱水作用によりH2O を除去し、
【００２８】
【化５】
【００２９】が形成されて、SiO2膜表面はNH4O- で終端
されるようになる。処理されたSiO2膜表面は水洗、乾燥
後もそのまま維持され、High O3/TEOS反応ガスを用いた
ＣＶＤ法による成膜において、表面依存性を完全に消去
させて、シリコン表面におけると全く同一の成膜速度、
膜質を保持して膜形成を行うことができた。但し、表面
乾燥後は、さらにH2O が抜け、
【００３０】
【化６】
【００３１】の形になったと考えられる。この推移を図
３（ａ）〜（ｃ）に示す。また、SiO2膜表面が被成膜面
となっているウエハをNH3 ガス中に曝した場合も、上記
アンモニア水に浸漬した場合と同様な効果が得られた。
即ち、ウエハをチャンバ内に配置し、温度を100 ℃程度
に上昇させ、NH3 ガスを直接送り込んで１分間処理した
ところ、そのSiO2膜表面ではすべて表面依存性が消失し
ていた。この場合、被成膜面のOH基はNH3 のH と結合し
てH2O として除去され、OH基の代わりに残りのNH2 が被
成膜面のSiのダングリングボンドと結合するような機構
が考えられる。
【００３２】この発明に用いうる改質ガスを以下に列挙
する。 （改質材）この発明では、改質材として、アンモニア
（ＮＨ3 ）やヒドラジン（（ＮＨ2) 2 ）、或いはアミノ
基（- ＮＨ2 ）をベースとする化合物を用いる。 （ａ）アンモニア（ＮＨ3 ） 常温で気体である。その水溶液は、アンモニア水とな
る。なお、アンモニア水は水酸化アンモニウムと称し、
以下の説明では、便宜上、アンモニア水をNH4OHと称す
る場合もある。
【００３３】また、水酸化アンモニウムの誘導体とし
て、化学式ＮＨn Ｒ4-n （ＯＨ）（ｎ＝１〜４、Ｒはア
ルキル基）で示されるものを用いることができる。例え
ば、上記化学式においてｎ＝２、Ｒ＝ＣＨ3 とした場
合、水酸化ジメチルアンモニウム（N(CH3)2H2(OH) ）で
ある。 （ｂ）ヒドラジン（（ＮＨ2)2 ） 常温で液体である。ヒドラジンの誘導体として、( ＮＲ
2)2 （ＲはＣＨ3 ，Ｃ 2 Ｈ5 ，Ｃ3 Ｈ7 等のアルキル基
や、アリール基（ベンゼン核を含む）など）を用いるこ
とができる。なお、ＲがＣＨ3 の場合、ジメチルヒドラ
ジン( Ｎ( ＣＨ 3)2 ）2 である。
【００３４】（ｃ）アミン アンモニアの水素原子がアルキル基、アリール基（ベン
ゼン核を含む）など有機基（Ｒ）で置換された化合物で
あり、有機アルカリに属する。アミンとして、ＮＲn Ｈ
3-n （ｎ＝１，２，３) などを用いることができる。 （ｄ）アミノ化合物 アミノ基（-NH2）を有する有機化合物である。
【００３５】アミノ化合物として、アミノ酸（ＲＮＨ2
ＣＯＯＨ）、アミノベンゼン（アニリン）（Ｃ6 Ｈ5 Ｎ
Ｈ2 ）、アミノフェノール（Ｃ6 Ｈ4 ＮＨ2 ＯＨ）、ア
ミノベンゼンスルフォン酸（Ｃ6 Ｈ4 ＳＯ3 ＨＮＨ2 ）
などを用いることができる。Ｒはアルキル基、アリール
基（ベンゼン核を含む）などの有機基である。 これらの改質材（ａ）〜（ｄ）における共通点は活性な
窒素を有していることと、親水性を有していることであ
り、SiO2膜等の被成膜面において吸着し、優れた濡れ性
を示すことである。従って、本発明の改質材は上記
（ａ）〜（ｄ）の具体例に限られず、このような性質を
有するものであれば、本発明の改質材として用いること
ができる。 （改質処理装置／成膜装置） 図７は本発明の実施の形態
の下地表面改質方法に係る改質処理装置を示す概略構成
図である。
【００３６】 図７に示すように、容器２１内にアンモニ
ア水等の液状の改質材２２を入れたものである。被成膜
基板１０２の被成膜面を改質する場合、被成膜基板１０
２を液中に浸漬する。また、図８はコールドウオール方
式の改質処理／ＣＶＤ成膜装置を示す概略構成図であ
る。同一の装置で、改質処理とＣＶＤ法による成膜とを
行えるようになっている。
【００３７】ステンレスからなる反応チャンバ６１（チ
ャンバ）内には、シリコンウエハ１を保持するための保
持台６２が設けられ、保持台６２にはシリコンウエハ１
を加熱するためのヒータ（加熱手段）が内蔵されてい
る。反応チャンバ６１には、ガス供給手段６３から供給
されたO3/TEOS 混合ガス等の成膜ガス又は被成膜面の改
質ガスを反応チャンバ６１内に導く配管６８ａと、該配
管６８ａの他端に接続された、保持台６２上のシリコン
ウエハ１上に成膜ガス又は改質ガスを放出するガス分散
板６４とが設置されている。また、反応チャンバ６１に
は、反応チャンバ６１内の圧力を調整する排気装置６５
が接続されている。
【００３８】ガス供給手段６３は、改質ガス供給手段６
６、成膜ガス供給手段６７、配管６８ｂ，６８ｃ及び切
替バルブ６９（切替手段）から構成される。改質ガス供
給手段６６は、被成膜面の改質の際に、反応チャンバ６
１内に改質ガスを供給し、成膜ガス供給手段６７は、被
成膜面を改質した後に、成膜ガスを供給する。
【００３９】この２つのガス供給装置６６，６７にはそ
れぞれ配管６８ｂと６８ｃが接続され、さらにこれらの
配管６８ｂ，６８ｃは反応チャンバ６１内に至る配管６
８ａと接続されている。これら３つの配管６８ｂ，６８
ｃ，６８ａの接続部には切替バルブ６９が設置されてお
り、配管６８ｂから配管６８ａへと改質ガスを導く流路
を導通させ、或いは配管６８ｃから配管６８ａへと成膜
ガスを導く流路を導通させるように流路の切り替えを行
う。切替バルブ６９による流路の切り替えにより、改質
ガス又は成膜ガスが選択的に配管６８ａを通して反応チ
ャンバ６１内に導かれる。
【００４０】改質ガス供給手段６６では、改質ガスをボ
ンベからそのまま供給する。或いは液状の改質材を蒸発
等させてそのまま、或いはキャリアガスとしてのN2、H2
又はArガス中に含ませて供給する。改質ガス供給手段６
６から供給された改質ガスは配管６８ｂを通して反応チ
ャンバ６１内に導かれる。なお、本実施の形態では、被
成膜面を改質するために用いるチャンバとO3/TEOS SiO2
膜２を成膜するためのチャンバとを分けずに、同一のチ
ャンバ６１を用いたが、それぞれ別々のチャンバを用い
てもよい。
【００４１】また、反応チャンバ６１は、枚葉式のチャ
ンバでも、炉タイプのバッチ型装置でもよい。さらに、
本実施の形態では、コールドウオール方式の反応装置を
用いたが、図９に示すようなホットウオール方式で、図
９（ａ）に示す横型炉、あるいは図９（ｂ）に示す縦型
炉の反応装置を用いてもよい。
【００４２】この場合、ホットウオール方式の加熱手段
としては、チャンバの近くに設けられたヒータ又は赤外
線加熱装置を用いることができる。 （被成膜面の改質方法／半導体装置の成膜方法）次に、
本発明の実施の形態の被成膜面の改質方法及びこの改質
方法を用いた半導体装置の製造方法について説明する。
【００４３】図１（ａ）〜（ｃ）は本発明の実施の形態
の被成膜面の改質方法及びこの改質方法を用いた半導体
装置の製造方法を示す断面図であり、図２（ａ）は成膜
の下地層としての熱酸化膜１２を形成した直後の熱酸化
膜１２表面（被成膜面１２ａ）の状態を示す断面図であ
り、図２（ｂ）の上下の図は改質前の熱酸化膜１２表面
の状態を示す断面図であり、図３（ａ）〜（ｃ）は熱酸
化膜１２表面での熱酸化膜１２と改質材であるアンモニ
ア水との反応を示す図である。改質処理装置として図７
に示すものを用いた。
【００４４】まず、シリコンからなる半導体基板１１を
酸化炉内に入れ、酸素雰囲気中で約１１００℃に加熱す
る。これにより、図１（ａ）に示すように、半導体基板
１１表面が酸化し、SiO2からなる熱酸化膜１２が形成さ
れる。この熱酸化膜１２が成膜のための下地層となり、
熱酸化膜１２の表面が被成膜面１２ａとなる。これらが
被成膜基板１０２を構成する。なお、熱酸化膜１２上に
配線が形成される場合があるが、この場合配線を含む全
体が被成膜基板１０２を構成する。
【００４５】なお、この下地層の成膜工程は、プラズマ
ＣＶＤ法、低圧ＣＶＤ法などを用いてもよい。形成され
た直後の熱酸化膜１２の表面では、図２（ａ）に示すよ
うに、Siの未結合手（ダングリングボンド）が存在して
いると考えられるが、通常、熱酸化膜１２の表面は、図
２（ｂ）の上図に示すように、空気（湿気を含む）と接
触して水和し、SiとOHが結合してSi-OH 結合ができてい
るか、或いは図２（ｂ）の下図に示すように、SiとH2O
とが結合してSi-H2O結合ができている状態となっている
と考えられる。いずれにしても、熱酸化膜１２の表面は
親水性となっているとする。
【００４６】次に、図７に示すように、被成膜基板１０
２をアンモニア水（表面改質材）２２に浸漬する。この
とき、熱酸化膜１２の表面では、熱酸化膜１２とアンモ
ニア水２２との間で以下に説明するような反応が起こっ
ていると推定できる。その反応の様子を、Si-OH 結合で
終端している熱酸化膜１２の表面の場合について説明す
る。
【００４７】即ち、加熱された熱酸化膜１２の表面で
は、図３（ａ）に示すように、NH4OHに曝されることに
より、Si-OH 結合している-OH とNH4OH 中の-Hが結合し
てH2Oを生成する。これにより、NH4OH から-Hが除かれ
て熱酸化膜１２の表面のSiの結合手にはNH4Oが残る。な
お、生成したH2O は熱酸化膜１２の表面の反応領域の外
に放出される。
【００４８】次に、被成膜面１２ａを加熱などにより乾
燥させると、図３（ｃ）に示すように、熱酸化膜１２の
表面のSiと結合したNH4OからH2O が除かれて、NH2 が残
る。これにより、熱酸化膜１２表面は疎水性を示すよう
になる。なお、熱酸化膜１２表面のSiがH2O と結合して
いる場合は、NH4OH とH2O が反応し、上記と類似の反応
過程を経て、熱酸化膜１２表面のSiと結合したH2O がＮ
Ｈ2−で置換され、熱酸化膜１２の表面は疎水性を示す
ようになると考えられる。
【００４９】上記改質処理に引き続き、改質ガスを止め
て成膜用ガス供給手段６７から成膜ガスとして High O3
/TEOS 成膜ガスを反応チャンバ６１内に送り出す。そし
て、被成膜基板１０２を４００℃程度に加熱し、O3とTE
OSを熱的に反応させる。所定の時間、その状態を保持す
ると、図１（ｃ）に示すように、熱酸化膜１２上にHigh
O3/TEOS CVD SiO2 膜１３が形成される。
【００５０】なお、図８に示す改質処理と成膜とを兼用
した装置を用いた場合、以下のように処理が行われる。
まず、上記と同じようにして、熱酸化膜１２を形成す
る。被成膜面１２ａの表面状態は、図２（ｂ）、又は同
図（ｃ）と同じようになっているとする。次に、図８に
示すように、反応チャンバ６１内の保持台６２上にシリ
コンウエハ１を載せ、保持台６２に内蔵したヒータによ
り１００℃以上に加熱する。そして、改質ガス供給手段
６６からＮＨ3 ガス（改質ガス）を反応チャンバ６１に
供給する。改質ガスは半導体基板１１上に形成された熱
酸化膜１２の表面に放出される。
【００５１】 このとき、熱酸化膜１２の表面では、熱酸
化膜１２と表面改質ガスとの間で図３（ａ）〜（ｃ）と
類似の反応が起こっていると推定できる。即ち、被成膜
面１２ａのOH基はNH3 のH と結合してH2O として除去さ
れ、OH基の代わりに残りのNH 2 が被成膜面１２ａのSiの
ダングリングボンドと結合するような機構が考えられ
る。
【００５２】 上記被成膜面１２ａの改質処理では活性な
窒素元素を含有する改質ガスを用いているので、上記改
質処理後に、熱酸化膜１２の表面に洗浄等の処理をせず
に、直ちに次の成膜工程に移行できる。即ち、上記改質
処理に引き続き、改質ガスを止めて成膜用ガス供給手段
６７から成膜ガスとして O3/TEOSの混合ガスを反応チャ
ンバ６１内に送り出す。
【００５３】 そして、上記したと同様な成膜条件で、被
成膜基板１０２表面にHigh O3/TEOSCVD SiO2 膜１３を
形成する。以上のように、本実施の形態では、熱酸化膜
１２の表面を疎水性に改質したのちに、O3/TEOS 反応ガ
スを用いた成膜を行っているので、形成されたHigh O3/
TEOS CVD SiO2 膜１３の流動性、平坦性、埋め込み性、
カバーレッジ性を向上することができる。
【００５４】特に、活性な窒素元素を含む改質ガスを用
いているので、改質効果を維持することが可能となる。
即ち、被成膜面１２ａの改質を行った後に、熱酸化膜１
2 表面を空気中に２４時間曝した後にHigh O3/TEOS CVD
SiO2 膜１３を形成しても、形成されたHigh O3/TEOS C
VD SiO2 膜１３の流動性、平坦化性、埋め込み性、ステ
ップカバーリッジ性を維持できた。
【００５５】（第１の実施例） 以下、第１の実施例につ
いて図４を参照しながら説明する。この実施例では、熱
酸化膜１２上に例えばアルミニウムからなる配線１４
ａ、１４ｂが形成されているような被成膜基板１０２の
表面（被成膜面）に本発明の改質方法を適用している。
【００５６】 なお、図４において、図１中のものと同じ
ものには同じ符号を付している。 図４に示すように、酸
化雰囲気中、シリコンからなる半導体基板１１を温度１
１００℃に加熱して、表面に膜厚約３００ｎｍのSiO2か
らなる熱酸化膜１２を形成し、下地層とした。次に、被
成膜基板１０２の被成膜面を曝して表面改質した。表面
改質のための条件としては、ＮＨ３ガス（改質ガス）を
用い、この改質ガスを被成膜基板１０２の被成膜面に接
触させた。
【００５７】 次いで、改質された下地層１２表面に膜厚
約５００ｎｍのHigh O3/TEOS CVD SiO2 膜１３を形成し
た。High O3/TEOS CVD SiO2 膜１３の成膜条件のうち、
O3/TEOS の混合ガスからなる成膜ガス中のオゾン濃度
を、O2中のO3濃度５％の所謂高濃度とし、被成膜基板１
０２の加熱温度を４００℃とした。図４に示すように、
本実施例の被成膜面の改質方法を用いた処理を行った後
に、High O3/TEOS成膜ガスを用いたＣＶＤ法により成膜
することにより、ボイドのない、表面がスムーズなHigh
O3/TEOS CVD SiO2 膜１３が形成された。
【００５８】以上のように、活性な窒素元素を含有した
表面改質ガスにより、配線１４ａ、１４ｂ等の凹凸を有
する被成膜面１２ａの表面改質を行うと、配線１４ａ、
１４ｂ間の凹部に対するHigh O3/TEOS CVD SiO2 膜１３
の埋め込み性、カバーレッジ性を向上させることができ
る。 （第２の実施例）次に、第２の実施例について図５を参
照しながら説明する。この実施例では、幅が狭く、かつ
深い溝が存在しているような被成膜面に本発明を適用し
ている。なお、比較のため、本発明の改質処理を行わな
い下地層に成膜した比較例を図６に示す。
【００５９】 図５は被成膜面を改質処理した後に、High
O3/TEOS CVD SiO2 膜１３を形成したときの断面図であ
り、図６は被成膜面を改質処理せずに、High O3/TEOS C
VD SiO2 膜１３ａを形成したときの断面図である。な
お、図５、６において、図１中のものと同じものには同
じ符号を付している。図５に示すように、シリコンから
なる半導体基板１１に、幅が約０．１μｍで、深さが約
０．６μｍの溝１５を形成し、この溝１５を有する半導
体基板１１表面に第１の実施例と同様な条件でSiO2から
なる熱酸化膜１２を形成して下地層とした。そして、そ
の下地層１２表面にHigh O3/TEOS CVD SiO2 膜１３を形
成して、その埋め込み性、及びステップカバーリッジ性
について調べた。
【００６０】表面改質材として、第１の実施例と異な
り、アンモニア水を用い、この中に被成膜基板１０２を
浸漬した。アンモニア水の液温を５０−８０℃とし、浸
漬時間を１０分前後とした。また、High O3/TEOS CVD S
iO2 膜１３の成膜条件は、オゾン濃度や被成膜基板１０
２の加熱温度を第１の実施例と同じとした。
【００６１】図５より、本実施例の被成膜面の改質方法
を用いた改質処理を行った試料では、ボイドのない、表
面が平坦化されたHigh O3/TEOS CVD SiO2 膜１３が形成
されていることがわかる。それに対して、表面改質処理
をせずにHigh O3/TEOS CVD SiO2 膜１３ａを形成したと
きでは、図６のように、ボイドが生じたり、膜１３ａの
表面が波うち、平坦な膜とすることができないことがわ
かる。
【００６２】以上のように、活性な窒素元素を含有した
表面改質ガスにより、溝１５等の非常に狭い凹部領域を
有する下地層１２の表面改質を行うと、溝１５に対する
HighO3/TEOS CVD SiO2 膜１３の埋め込み性、カバーレ
ッジ性を向上させることができる。なお、上記実施の形
態では、被成膜面１２ａに形成する絶縁膜として、High
O 3/TEOS SiO2 膜１３を用いているが、他のシリコン含
有有機化合物、例えば、アルコキシシランやシロキサン
などと、酸化性ガスの組み合わせから成膜される絶縁膜
を用いてもよい。
【００６３】また、被成膜面１２ａに形成する絶縁膜と
して、SiO2膜のほかに、ＰＳＧ(Phosphosilicate glas
s) 膜，ＢＳＧ(Borosilicate glass)膜又はＢＰＳＧ(Bo
rophosphosilicate glass) 膜のうちいずれかを用いて
もよい。ＰＳＧ膜を成膜する場合の成膜ガスとして、Ｏ
3 とＴＥＯＳとＴＭＰ(Trimetylphosphite:P(OCH3)3)又
はＴＭＯＰ(Trimethylphosphate:PO(OCH3)3)との混合ガ
スを用い、ＢＳＧ膜を成膜する場合の成膜用ガスとし
て、Ｏ3 とＴＥＯＳとＴＭＢ(Trimetylborate:B(OC
H3)3) の混合ガスを用い、ＢＰＳＧ膜を成膜する場合の
成膜用ガスとして、Ｏ3とＴＥＯＳとＴＭＢとＴＭＰ又
はＴＭＯＰとの混合ガスを用いることができる。
【００６４】さらに、上記実施の形態では、被成膜基板
１０２に何も加速度を加えずに液体或いは気体を用いて
改質処理を行っているが、被成膜基板１０２に超音波や
メガソニックを加えながら改質処理を行うと更に改質効
果が上がる。
【００６５】
【発明の効果】以上のように、本発明の被成膜面の改質
方法によれば、アンモニア若しくはヒドラジンのガス或
いは水溶液、又はアンモニア若しくはヒドラジンの誘導
体のガス又は水溶液を成膜前の被成膜面に接触させて被
成膜面を改質しているので、被成膜面のシリコンのダン
グリングボンドをＮＨ4Ｏ−或いはＮＨ2−で終端させる
ことができる。このため、被成膜面への成膜に対する表
面依存性を消去させることができる。
【００６６】 特に、改質材として中性のガスを用いてい
るので、狭く且つ深い凹部内にも改質材が行き渡って凹
部内の表面依存性を消去させることができる。 これによ
り、表面依存性の消去した被成膜面に熱ＣＶＤ法により
成膜した場合、表面荒れやボイド等のない膜質の優れた
層間絶縁膜やカバー絶縁膜を成膜速度の低下を来すこと
なく形成することができるとともに、狭く且つ深い凹部
をほぼ完全に埋め込むことが可能となる。従って、デバ
イスの微細化、高密度化を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の被成膜面の改質方法を示
す断面図である。
【図２】本発明の実施の形態の被成膜面の改質方法にお
ける改質の原理を示す図( その１) である。
【図３】本発明の実施の形態の被成膜面の改質方法にお
ける改質の原理を示す図( その２) である。
【図４】本発明の実施の形態の被成膜面の改質方法を配
線を有する被成膜面に適用した第１の実施例について示
す断面図である。
【図５】本発明の実施の形態の被成膜面の改質方法を溝
を有する被成膜面に適用した第２の実施例について示す
断面図である。
【図６】図５の比較例について示す断面図である。
【図７】本発明の実施の形態の被成膜面の改質方法に用
いられる改質処理装置について示す側面図である。
【図８】本発明の実施の形態の被成膜面の改質方法に用
いられるコールドウオール方式の改質処理／成膜装置に
ついて示す側面図である。
【図９】本発明の実施の形態の被成膜面の改質方法に用
いられるホットウオール方式の改質処理／成膜装置につ
いて示す側面図である。（ａ）は横型方式を示し、
（ｂ）は縦型方式を示す。
【図１０】従来例に係る被成膜面の改質処理前に、High
O3/TEOS CVD SiO2 膜を形成したときの断面図である。
【図１１】従来例に係る被成膜面の改質処理方法につい
て示す断面図である。
【符号の説明】
１１ 半導体基板 １２ 熱酸化膜（下地層） １２ａ 被成膜面 １３ High O3/TEOS CVD SiO2 膜（絶縁膜） １４ａ，１４ｂ 配線 １５ 溝 ６１ 反応チャンバ（チャンバ） ６２ 保持台 ６３ ガス供給手段 ６４ ガス分散板 ６５ 排気装置 ６６ 改質ガス供給手段 ６７ 成膜用ガス供給手段 ６８ａ，６８ｂ，６８ｃ，６８ｄ 配管 ６９ 切替バルブ（切替手段） １０２ 被成膜基板
フロントページの続き (72)発明者 徳増 徳 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (72)発明者 安住 孝芳 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (56)参考文献 特開 平11−288933（ＪＰ，Ａ) 特開 平11−74485（ＪＰ，Ａ) 特開 平９−129632（ＪＰ，Ａ) 特開 平９−148324（ＪＰ，Ａ) 特開 平６−181205（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/318

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 熱酸化法による或いは熱ＣＶＤ法若しく
    はプラズマＣＶＤ法によるシリコン酸化膜、又は熱ＣＶ
    Ｄ法若しくはプラズマＣＶＤ法によるシリコン窒化膜の
    うち少なくとも何れか一の膜が露出している表面である
    被成膜基板の被成膜面に絶縁膜を成膜する前に、アンモ
    ニア若しくはヒドラジンのガス或いは水溶液、又はアン
    モニア若しくはヒドラジンの誘導体のガス或いは水溶液
    を前記被成膜面に接触させて前記成膜面を改質すること
    を特徴とする被成膜面の改質方法。
  2. 【請求項２】 前記改質前の被成膜基板の被成膜面に
    は、前記シリコン酸化膜、又は前記シリコン窒化膜のう
    ち少なくとも何れか一の膜のほかに、半導体及び配線の
    うち少なくとも何れか一が露出していることを特徴とす
    る請求項１記載の被成膜面の改質方法。
  3. 【請求項３】 アンモニア若しくはヒドラジンのガス或
    いは水溶液、又はアンモニア若しくはヒドラジンの誘導
    体のガス或いは水溶液を被成膜基板の被成膜面に接触さ
    せて前記被成膜面を改質する工程と、 オゾン含有ガスとテトラエチルオルソシリケートとを含
    む反応ガスを用いた熱ＣＶＤ法により前記改質された被
    成膜基板の被成膜面にシリコン含有絶縁膜を形成する工
    程とを有することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記改質前の被成膜基板の被成膜面に
    は、熱酸化法による或いは熱ＣＶＤ法若しくはプラズマ
    ＣＶＤ法によるシリコン酸化膜、又は熱ＣＶＤ法若しく
    はプラズマＣＶＤ法によるシリコン窒化膜のうち少なく
    とも何れか一の膜が露出しているか、又は前記シリコン
    酸化膜、又は前記シリコン窒化膜のうち少なくとも何れ
    か一の膜と、半導体及び配線のうち少なくとも何れか一
    とが露出していることを特徴とする請求項３記載の半導
    体装置の製造方法。
JP15871299A 1999-06-04 1999-06-04 被成膜面の改質方法及び半導体装置の製造方法 Expired - Fee Related JP3229294B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP15871299A JP3229294B2 (ja) 1999-06-04 1999-06-04 被成膜面の改質方法及び半導体装置の製造方法
TW088120346A TW439140B (en) 1999-06-04 1999-11-22 Method for modifying the surface of a substrate on which an insulating film is to be formed and method of manufacturing semiconductor device thereby
US09/444,991 US6255230B1 (en) 1999-06-04 1999-11-23 Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same
EP99123923A EP1058301A1 (en) 1999-06-04 1999-12-02 Method for modifying the surface of a substrate on which an insulating film is to be formed
KR1019990057361A KR100358589B1 (ko) 1999-06-04 1999-12-14 성막할 기판의 피성막면의 개질방법, 및 그 방법을 이용한 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15871299A JP3229294B2 (ja) 1999-06-04 1999-06-04 被成膜面の改質方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000349082A JP2000349082A (ja) 2000-12-15
JP3229294B2 true JP3229294B2 (ja) 2001-11-19

Family

ID=15677718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15871299A Expired - Fee Related JP3229294B2 (ja) 1999-06-04 1999-06-04 被成膜面の改質方法及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6255230B1 (ja)
EP (1) EP1058301A1 (ja)
JP (1) JP3229294B2 (ja)
KR (1) KR100358589B1 (ja)
TW (1) TW439140B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD997490S1 (en) * 2021-11-17 2023-09-05 Figs, Inc. Lab coat

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549193B2 (ja) * 2000-03-31 2004-08-04 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
US6559007B1 (en) 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
KR100797202B1 (ko) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
JP3559026B2 (ja) 2001-08-24 2004-08-25 キヤノン販売株式会社 半導体装置の製造方法
US6812064B2 (en) * 2001-11-07 2004-11-02 Micron Technology, Inc. Ozone treatment of a ground semiconductor die to improve adhesive bonding to a substrate
US20030111438A1 (en) * 2001-12-18 2003-06-19 Mukai Kevin M. Process operation supplementation with oxygen
JP3586268B2 (ja) 2002-07-09 2004-11-10 株式会社東芝 半導体装置及びその製造方法
WO2004068555A2 (en) * 2003-01-25 2004-08-12 Honeywell International Inc Repair and restoration of damaged dielectric materials and films
US7709371B2 (en) * 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US7202186B2 (en) * 2003-07-31 2007-04-10 Tokyo Electron Limited Method of forming uniform ultra-thin oxynitride layers
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7183166B2 (en) * 2003-11-25 2007-02-27 Macronix International Co., Ltd. Method for forming oxide on ONO structure
JP4860733B2 (ja) * 2004-03-25 2012-01-25 独立行政法人科学技術振興機構 有機材料含有デバイスに適した基板の製造方法、および有機材料含有デバイスの製造方法
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
US7678712B2 (en) * 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
JP5702173B2 (ja) * 2011-01-31 2015-04-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および多孔質絶縁層の改質方法
ES2672099T3 (es) 2011-07-04 2018-06-12 Irbm - Science Park S.P.A. Antagonistas del receptor NK-1 para el tratamiento de la neovascularización corneal
US8664729B2 (en) * 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
AU2019223237A1 (en) 2018-02-26 2020-09-03 Ospedale San Raffaele S.R.L. NK-1 antagonists for use in the treatment of ocular pain
WO2021180885A1 (en) 2020-03-11 2021-09-16 Ospedale San Raffaele S.R.L. Treatment of stem cell deficiency

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259297A (ja) * 1992-03-09 1993-10-08 Oki Electric Ind Co Ltd 半導体素子の製造方法
EP0560617A3 (en) * 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
JP3369622B2 (ja) 1992-03-13 2003-01-20 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5470800A (en) 1992-04-03 1995-11-28 Sony Corporation Method for forming an interlayer film
JPH05343394A (ja) * 1992-06-08 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 熱酸化膜の形成方法
JPH06181205A (ja) 1992-12-15 1994-06-28 Fujitsu Ltd 半導体装置の製造方法
JPH0799191A (ja) 1993-05-07 1995-04-11 Sony Corp 半導体装置における絶縁層及びその形成方法
JPH0729901A (ja) 1993-07-08 1995-01-31 Kawasaki Steel Corp 半導体装置の製造方法
JPH0750295A (ja) 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
KR970007116B1 (ko) * 1993-08-31 1997-05-02 삼성전자 주식회사 반도체장치의 절연층 형성방법 및 그 형성장치
JPH07122552A (ja) 1993-10-20 1995-05-12 Sony Corp 半導体装置における絶縁膜形成方法
JP3484480B2 (ja) 1995-11-06 2004-01-06 富士通株式会社 半導体装置の製造方法
JPH09148324A (ja) 1995-11-27 1997-06-06 Fujitsu Ltd シリコン窒化膜の形成方法
JPH09205089A (ja) * 1996-01-25 1997-08-05 Sony Corp Ｔｅｏｓ膜の形成方法
JPH1174485A (ja) 1997-06-30 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
JPH11288933A (ja) 1998-02-04 1999-10-19 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD997490S1 (en) * 2021-11-17 2023-09-05 Figs, Inc. Lab coat

Also Published As

Publication number Publication date
JP2000349082A (ja) 2000-12-15
TW439140B (en) 2001-06-07
EP1058301A1 (en) 2000-12-06
KR20010005476A (ko) 2001-01-15
US6255230B1 (en) 2001-07-03
KR100358589B1 (ko) 2002-10-30

Similar Documents

Publication Publication Date Title
JP3229294B2 (ja) 被成膜面の改質方法及び半導体装置の製造方法
JP2975917B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
US5605867A (en) Method of manufacturing insulating film of semiconductor device and apparatus for carrying out the same
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
KR20020024573A (ko) 계면활성제를 함유하는 용액으로부터 제조된 메소다공성실리카 필름 및 그 제조방법
JPH0766287A (ja) 半導体装置及びその製造方法
JP3549193B2 (ja) 被成膜面の改質方法及び半導体装置の製造方法
WO2002019410A1 (en) Porous siliceous film having low permittivity, semiconductor devices and coating composition
JP3103241B2 (ja) 半導体装置の製造方法
JP2001287910A (ja) 多孔質ケイ素酸化物塗膜の製造方法
JP2000077399A (ja) シリカ系多孔質膜およびその製造方法
JPH07335758A (ja) 多層金属配線の形成方法
JP3618150B2 (ja) 半導体装置及びその製造方法
JPH06349817A (ja) 半導体装置の製造方法
JP3369622B2 (ja) 半導体装置の製造方法
JPH0729901A (ja) 半導体装置の製造方法
JP3258427B2 (ja) 半導体装置の製造方法
JPH06283507A (ja) 半導体装置の製造方法
JPH0669197A (ja) 半導体装置の製造方法
JPH06283516A (ja) 半導体装置の製造方法
JPH07288253A (ja) 絶縁膜の平坦化方法
JPH0697163A (ja) 薄膜形成方法及び半導体装置の製造方法
JPH06283508A (ja) 半導体装置の製造方法
JPH06268080A (ja) 半導体装置の製造方法
JPH06268082A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010828

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees