JPH09205089A - Ｔｅｏｓ膜の形成方法 - Google Patents
Ｔｅｏｓ膜の形成方法Info
- Publication number
- JPH09205089A JPH09205089A JP1130996A JP1130996A JPH09205089A JP H09205089 A JPH09205089 A JP H09205089A JP 1130996 A JP1130996 A JP 1130996A JP 1130996 A JP1130996 A JP 1130996A JP H09205089 A JPH09205089 A JP H09205089A
- Authority
- JP
- Japan
- Prior art keywords
- teos
- film
- forming
- teos film
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 層間平坦化膜４等の膜厚が、その下に形成さ
れている配線膜２の配線間隔の広狭に強く影響され、絶
対段差が大きくなってしまう現象を改善する。 【解決手段】 配線膜２形成後に洗浄処理を有機溶剤に
よって実施し、その上に適宜の下地膜を形成して或いは
前記配線層の上に直接ＴＥＯＳによる平坦化膜４等を形
成するＴＥＯＳ膜の形成方法に於て、前記有機溶剤によ
る洗浄処理の後、当該加工対象１０を適宜の時間オゾン
に晒す処理を実施し、該処理を実施した後前記ＴＥＯＳ
膜形成を実施。
れている配線膜２の配線間隔の広狭に強く影響され、絶
対段差が大きくなってしまう現象を改善する。 【解決手段】 配線膜２形成後に洗浄処理を有機溶剤に
よって実施し、その上に適宜の下地膜を形成して或いは
前記配線層の上に直接ＴＥＯＳによる平坦化膜４等を形
成するＴＥＯＳ膜の形成方法に於て、前記有機溶剤によ
る洗浄処理の後、当該加工対象１０を適宜の時間オゾン
に晒す処理を実施し、該処理を実施した後前記ＴＥＯＳ
膜形成を実施。
Description
【０００１】
【発明の属する技術分野】本発明はＴＥＯＳ膜の形成方
法に関し、詳しくはＴＥＯＳ膜のパターン疎密依存性を
改善する為のＴＥＯＳ膜の形成方法に関する。
法に関し、詳しくはＴＥＯＳ膜のパターン疎密依存性を
改善する為のＴＥＯＳ膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程では、配線層形成
後に、有機溶剤、例えばアミノ酸系有機溶剤で洗浄処理
を実施することが多い。これら有機溶剤による洗浄は、
酸洗いが不適当な素材、即ち銅やアルミを含むＡｌ−Ｃ
ｕや、Ａｌ−Ｓｉ、Ｃｕ単体を素材とした配線層に対し
て実行される。
後に、有機溶剤、例えばアミノ酸系有機溶剤で洗浄処理
を実施することが多い。これら有機溶剤による洗浄は、
酸洗いが不適当な素材、即ち銅やアルミを含むＡｌ−Ｃ
ｕや、Ａｌ−Ｓｉ、Ｃｕ単体を素材とした配線層に対し
て実行される。
【０００３】通常は、この洗浄のあとにプラズマＣＶＤ
によるＳｉＯ2 下地膜等が形成され、その上に、例えば
Ｏ3 ／ＴＥＯＳによる平坦化膜が形成される。
によるＳｉＯ2 下地膜等が形成され、その上に、例えば
Ｏ3 ／ＴＥＯＳによる平坦化膜が形成される。
【０００４】
【発明が解決しようとする課題】ところで上記のように
配線膜形成の後の洗浄が有機溶剤で行なわれているもの
は、そのあとにＳｉＯ2 などによる下地膜が形成され、
しかもその膜厚、膜質などに変化が見られないにも拘ら
ず、その上に形成されるＯ3 ／ＴＥＯＳなどの平坦化膜
にパターン疎密依存性が強く現われることが多い。
配線膜形成の後の洗浄が有機溶剤で行なわれているもの
は、そのあとにＳｉＯ2 などによる下地膜が形成され、
しかもその膜厚、膜質などに変化が見られないにも拘ら
ず、その上に形成されるＯ3 ／ＴＥＯＳなどの平坦化膜
にパターン疎密依存性が強く現われることが多い。
【０００５】ここにパターン疎密依存性とは、当該層間
平坦化膜等の膜厚が、その下に形成されている配線膜の
配線間隔の広狭に強く影響され、絶対段差が大きくなっ
てしまう現象をいう。これが顕著であると、その上の配
線層形成に支障が出る。
平坦化膜等の膜厚が、その下に形成されている配線膜の
配線間隔の広狭に強く影響され、絶対段差が大きくなっ
てしまう現象をいう。これが顕著であると、その上の配
線層形成に支障が出る。
【０００６】本発明の目的は、このようなＴＥＯＳ膜の
疎密依存性を解消することにある。
疎密依存性を解消することにある。
【０００７】
【課題を解決するための手段】上記目的達成のため本発
明では、配線層形成後に洗浄処理を有機溶剤によって実
施し、その上に適宜の下地膜を形成して或いは前記配線
層の上に直接ＴＥＯＳによる所定の膜を形成するＴＥＯ
Ｓ膜の形成方法に於て、前記有機溶剤による洗浄処理の
後、当該加工対象を適宜の時間オゾンに晒す処理を実施
し、該処理を実施した後に前記ＴＥＯＳ膜形成を実施す
る。
明では、配線層形成後に洗浄処理を有機溶剤によって実
施し、その上に適宜の下地膜を形成して或いは前記配線
層の上に直接ＴＥＯＳによる所定の膜を形成するＴＥＯ
Ｓ膜の形成方法に於て、前記有機溶剤による洗浄処理の
後、当該加工対象を適宜の時間オゾンに晒す処理を実施
し、該処理を実施した後に前記ＴＥＯＳ膜形成を実施す
る。
【０００８】ＴＥＯＳ平坦化膜に下地依存性が出ること
の理由、即ち成膜されたＴＥＯＳ膜の絶対段差（図２符
号５）が何故大きくなるか、ということについては明確
でない。
の理由、即ち成膜されたＴＥＯＳ膜の絶対段差（図２符
号５）が何故大きくなるか、ということについては明確
でない。
【０００９】しかし今回の発明による処理で、実際にそ
の平坦性が改善されるという効果が見られたことから推
定するに、ＴＥＯＳ平坦化膜にこのような現象が見られ
る原因は、洗浄後に当該半導体装置に溶剤の有機成分が
残存しており、これが何らかの形でその後の下地膜等に
影響を与え、そしてＴＥＯＳ平坦化膜の絶対段差を増加
させているものと考えられる。
の平坦性が改善されるという効果が見られたことから推
定するに、ＴＥＯＳ平坦化膜にこのような現象が見られ
る原因は、洗浄後に当該半導体装置に溶剤の有機成分が
残存しており、これが何らかの形でその後の下地膜等に
影響を与え、そしてＴＥＯＳ平坦化膜の絶対段差を増加
させているものと考えられる。
【００１０】そこで本発明では、請求項に記載のよう
に、有機溶剤による洗浄処理のあと、適宜時間、当該半
導体ウエハー等をＯ3 に晒して見た。このあと下地膜を
形成し、その上にＴＥＯＳ膜を形成して見たところ、従
来に比し、遥かに平坦性が向上した。
に、有機溶剤による洗浄処理のあと、適宜時間、当該半
導体ウエハー等をＯ3 に晒して見た。このあと下地膜を
形成し、その上にＴＥＯＳ膜を形成して見たところ、従
来に比し、遥かに平坦性が向上した。
【００１１】因みに当該半導体ウエハー等を単に加熱す
るだけでは、この現象は解決しなかった。また有機溶剤
を使用しないとき、この現象は発生しなかった。
るだけでは、この現象は解決しなかった。また有機溶剤
を使用しないとき、この現象は発生しなかった。
【００１２】
【発明の実施の形態】以下本発明の詳細を図示実施の形
態例に基いて説明する。図２に半導体装置（ウエハー）
１０のＡｌ−Ａｌ層間構造の例を示す。１はＢＰＳＧ
膜、２はＡｌ−Ｃｕ配線膜である。３はＳｉＯ2 膜で、
Ｏ3 ／ＴＥＯＳ ＮＳＧ膜に含まれる水分が配線２に拡
散するのを防止する為、プラズマＣＶＤにて形成され
る。４はその上に形成されたＯ3 ／ＴＥＯＳ ＮＳＧ膜
である。
態例に基いて説明する。図２に半導体装置（ウエハー）
１０のＡｌ−Ａｌ層間構造の例を示す。１はＢＰＳＧ
膜、２はＡｌ−Ｃｕ配線膜である。３はＳｉＯ2 膜で、
Ｏ3 ／ＴＥＯＳ ＮＳＧ膜に含まれる水分が配線２に拡
散するのを防止する為、プラズマＣＶＤにて形成され
る。４はその上に形成されたＯ3 ／ＴＥＯＳ ＮＳＧ膜
である。
【００１３】本発明に係る平坦化プロセスの例を図１に
示す。この例に則って処理を行なった実施例を以下に示
す。
示す。この例に則って処理を行なった実施例を以下に示
す。
【００１４】
【実施例】先ず従来同様、Ａｌ−Ｃｕ配線膜２を形成し
た（ステップＳ１（以下「ステップ」省略））。次い
で、アミノ酸系有機溶剤で洗浄した（Ｓ２）。
た（ステップＳ１（以下「ステップ」省略））。次い
で、アミノ酸系有機溶剤で洗浄した（Ｓ２）。
【００１５】この後従来ならＳｉＯ2 下地膜３を形成す
るが、ここでは、その前にこの半導体ウエハー１０をＯ
3 に適宜時間晒した（Ｓ３）。
るが、ここでは、その前にこの半導体ウエハー１０をＯ
3 に適宜時間晒した（Ｓ３）。
【００１６】その処理条件は、温度３８０℃〜４１０
℃、Ｏ3 濃度１５０ｇ／ｍ3 、処理時間１０分、常圧
下、とした。この後、プラズマＣＶＤでＳｉＯ2 下地膜
３を形成した（Ｓ４）。次いでＯ3 ／ＴＥＯＳ平坦化膜
４を形成した（Ｓ５）。
℃、Ｏ3 濃度１５０ｇ／ｍ3 、処理時間１０分、常圧
下、とした。この後、プラズマＣＶＤでＳｉＯ2 下地膜
３を形成した（Ｓ４）。次いでＯ3 ／ＴＥＯＳ平坦化膜
４を形成した（Ｓ５）。
【００１７】なおＳｉＯ2 下地膜３の成膜条件は、温度
３９０℃、圧力１２００Ｐａ、ＴＥＯＳ５０ｓｃｃｍ、
Ｏ2 ４００ｓｃｃｍ、高周波出力４１０Ｗとした。
３９０℃、圧力１２００Ｐａ、ＴＥＯＳ５０ｓｃｃｍ、
Ｏ2 ４００ｓｃｃｍ、高周波出力４１０Ｗとした。
【００１８】また、Ｏ3 ／ＴＥＯＳ ＮＳＧ膜４の成膜
条件は、温度３８０℃、Ｏ3 １５０ｇ／ｍ3 、Ｏ3 ／
ＴＥＯＳ Ｒａｔｉｏ ３７．４、とした。
条件は、温度３８０℃、Ｏ3 １５０ｇ／ｍ3 、Ｏ3 ／
ＴＥＯＳ Ｒａｔｉｏ ３７．４、とした。
【００１９】結果を図３に示す。黒丸の記号で表わされ
るのが従来の方法によるもの、正方形の中黒記号で表わ
されるのが本発明に係るものである。配線間の距離（ｓ
ｐａｃｅ）が広くなっても、本発明に係るものは、その
膜厚が薄くならず、本発明の効果が端的に表わされてい
た。実測では、その絶対段差（図２の符号５）は７０％
程度低減されていた。
るのが従来の方法によるもの、正方形の中黒記号で表わ
されるのが本発明に係るものである。配線間の距離（ｓ
ｐａｃｅ）が広くなっても、本発明に係るものは、その
膜厚が薄くならず、本発明の効果が端的に表わされてい
た。実測では、その絶対段差（図２の符号５）は７０％
程度低減されていた。
【００２０】なお上述した実施例では常圧下でＯ3 によ
る処理を実施した。この後のＳｉＯ2 下地膜３の形成
（Ｓ４）はプラズマＣＶＤ装置で行なうのだから、この
Ｏ3 による処理もこのプラズマＣＶＤ装置で行なう、即
ち適宜の減圧下に於て、上記と同じ条件、例えば、温度
３８０℃〜４１０℃、Ｏ3 濃度１５０ｇ／ｍ3 、処理時
間１０分、という条件で行なうと良い。
る処理を実施した。この後のＳｉＯ2 下地膜３の形成
（Ｓ４）はプラズマＣＶＤ装置で行なうのだから、この
Ｏ3 による処理もこのプラズマＣＶＤ装置で行なう、即
ち適宜の減圧下に於て、上記と同じ条件、例えば、温度
３８０℃〜４１０℃、Ｏ3 濃度１５０ｇ／ｍ3 、処理時
間１０分、という条件で行なうと良い。
【００２１】こうすると、同一の装置で、二つの処理、
即ちＯ3 処理（Ｓ３）とＳｉＯ2 下地膜３形成処理（Ｓ
４）とを連続して実行することが出来、本願発明で３／
ＴＥＯＳ ＮＳＧ平坦化膜４の下地依存性が改善される
にも拘らず、その作業効率が殆んど落ちないという一石
二鳥の効果が期待できる。
即ちＯ3 処理（Ｓ３）とＳｉＯ2 下地膜３形成処理（Ｓ
４）とを連続して実行することが出来、本願発明で３／
ＴＥＯＳ ＮＳＧ平坦化膜４の下地依存性が改善される
にも拘らず、その作業効率が殆んど落ちないという一石
二鳥の効果が期待できる。
【００２２】また上記実施例で、配線膜はＡｌ−Ｃｕ、
下地膜３はＳｉＯ2 、平坦化膜４はＯ3 ／ＴＥＯＳ Ｎ
ＳＧであった。各層の素材はこれに限られるものではな
く、例えば配線層はＡｌ−Ｓｉ、Ｃｕ単体、Ｗなどであ
っても良く、平坦化膜はＯ3を供給しないで形成するＴ
ＥＯＳ膜などであっても良いなど、本発明は、夫々につ
いて他の素材、他の形成方法から成るものに対しても適
用可能である。
下地膜３はＳｉＯ2 、平坦化膜４はＯ3 ／ＴＥＯＳ Ｎ
ＳＧであった。各層の素材はこれに限られるものではな
く、例えば配線層はＡｌ−Ｓｉ、Ｃｕ単体、Ｗなどであ
っても良く、平坦化膜はＯ3を供給しないで形成するＴ
ＥＯＳ膜などであっても良いなど、本発明は、夫々につ
いて他の素材、他の形成方法から成るものに対しても適
用可能である。
【００２３】また上記実施例では、配線層の上にＳｉＯ
2 による下地膜を形成し、その上にＯ3 ／ＴＥＯＳによ
る層間平坦化膜を形成した。通常は行なわないが、本発
明は、ＳｉＯ2 等による下地膜を形成せず、Ａｌ−Ｃｕ
配線層２の上に直接Ｏ3 ／ＴＥＯＳ膜等を形成するよう
な場合でも適用し得る。
2 による下地膜を形成し、その上にＯ3 ／ＴＥＯＳによ
る層間平坦化膜を形成した。通常は行なわないが、本発
明は、ＳｉＯ2 等による下地膜を形成せず、Ａｌ−Ｃｕ
配線層２の上に直接Ｏ3 ／ＴＥＯＳ膜等を形成するよう
な場合でも適用し得る。
【００２４】また上記では、ＴＥＯＳ膜は平坦化膜とし
て使用した例を示したが、他の目的で使用される場合に
も本発明を適用し得る。
て使用した例を示したが、他の目的で使用される場合に
も本発明を適用し得る。
【００２５】
【発明の効果】以上説明したように、本発明では配線層
形成後に有機溶剤による洗浄処理を行なうものについ
て、その後、当該半導体ウエハー等を適宜時間Ｏ3 に晒
す処理を施し、その後に、ＴＥＯＳ膜を形成するように
した。
形成後に有機溶剤による洗浄処理を行なうものについ
て、その後、当該半導体ウエハー等を適宜時間Ｏ3 に晒
す処理を施し、その後に、ＴＥＯＳ膜を形成するように
した。
【００２６】従って、そのあと形成されるＴＥＯＳによ
る平坦化膜等にその下の配線膜に係る疎密依存は発生せ
ず、極めて良好な平坦化等が達成できる。
る平坦化膜等にその下の配線膜に係る疎密依存は発生せ
ず、極めて良好な平坦化等が達成できる。
【図１】本発明に係る平坦化プロセスの一例を示すフロ
ーチャート。
ーチャート。
【図２】半導体装置（ウエハー）のＡｌ−Ａｌ層間構造
の例を示す断面図。
の例を示す断面図。
【図３】Ｏ3 ／ＴＥＯＳ膜の疎密依存性改善の例を示す
グラフ。
グラフ。
２・・・配線層、３ 下地膜、４・・・ＴＥＯＳ膜、５
・・・絶対段差
・・・絶対段差
Claims (8)
- 【請求項１】 配線層形成後に洗浄処理を有機溶剤によ
って実施し、その上に適宜の下地膜を形成して或いは前
記配線層の上に直接ＴＥＯＳによる所定の膜を形成する
ＴＥＯＳ膜の形成方法に於て、前記有機溶剤による洗浄
処理の後、当該加工対象を適宜の時間オゾンに晒す処理
を実施し、該処理を実施した後に前記ＴＥＯＳ膜形成を
実施することを特徴とするＴＥＯＳ膜の形成方法。 - 【請求項２】 前記配線層がＣｕを含む素材で形成され
ていることを特徴とする請求項１記載のＴＥＯＳ膜の形
成方法。 - 【請求項３】 前記ＴＥＯＳ膜がＯ3 ／ＴＥＯＳで形成
されていることを特徴とする請求項１記載のＴＥＯＳ膜
の形成方法。 - 【請求項４】 前記ＴＥＯＳ膜がＯ3 ／ＴＥＯＳで形成
されていることを特徴とする請求項２記載のＴＥＯＳ膜
の形成方法。 - 【請求項５】 前記Ｏ3 に晒す処理は、減圧下で実施さ
れることを特徴とする請求項１記載のＴＥＯＳ膜の形成
方法。 - 【請求項６】 前記Ｏ3 に晒す処理は、減圧下で実施さ
れることを特徴とする請求項２記載のＴＥＯＳ膜の形成
方法。 - 【請求項７】 前記Ｏ3 に晒す処理は、減圧下で実施さ
れることを特徴とする請求項３記載のＴＥＯＳ膜の形成
方法。 - 【請求項８】 前記Ｏ3 に晒す処理は、減圧下で実施さ
れることを特徴とする請求項４記載のＴＥＯＳ膜の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130996A JPH09205089A (ja) | 1996-01-25 | 1996-01-25 | Ｔｅｏｓ膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130996A JPH09205089A (ja) | 1996-01-25 | 1996-01-25 | Ｔｅｏｓ膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205089A true JPH09205089A (ja) | 1997-08-05 |
Family
ID=11774417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1130996A Pending JPH09205089A (ja) | 1996-01-25 | 1996-01-25 | Ｔｅｏｓ膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205089A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058301A1 (en) * | 1999-06-04 | 2000-12-06 | Canon Sales Co., Inc. | Method for modifying the surface of a substrate on which an insulating film is to be formed |
| JP2001077104A (ja) * | 1999-09-07 | 2001-03-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の層間絶縁膜の形成方法 |
| US6900144B2 (en) | 2000-03-31 | 2005-05-31 | Canon Sales Co., Inc. | Film-forming surface reforming method and semiconductor device manufacturing method |
-
1996
- 1996-01-25 JP JP1130996A patent/JPH09205089A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058301A1 (en) * | 1999-06-04 | 2000-12-06 | Canon Sales Co., Inc. | Method for modifying the surface of a substrate on which an insulating film is to be formed |
| JP2001077104A (ja) * | 1999-09-07 | 2001-03-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の層間絶縁膜の形成方法 |
| US6900144B2 (en) | 2000-03-31 | 2005-05-31 | Canon Sales Co., Inc. | Film-forming surface reforming method and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1566837A2 (en) | Semiconductor device manufacturing method | |
| JPH08279511A (ja) | シリコン移動を減少させる金属窒化物膜処理方法 | |
| JP2007509499A (ja) | 低ｋ誘電体を半導体製造プロセスにおいて形成する方法 | |
| US6037278A (en) | Method of manufacturing semiconductor devices having multi-level wiring structure | |
| US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| US5863834A (en) | Semiconductor device and method of manufacturing the same | |
| JP2000077406A (ja) | 半導体装置の製造方法 | |
| US6531067B1 (en) | Method for forming contact hole | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| JPH09205089A (ja) | Ｔｅｏｓ膜の形成方法 | |
| US7879533B2 (en) | Etching residue removal method and semiconductor device fabrication method using this method | |
| JPH0555199A (ja) | 半導体装置 | |
| JP2002231724A (ja) | 配線の形成方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR0171953B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
| JPH053255A (ja) | 半導体装置における多層金属配線層の形成方法 | |
| KR950007571B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| KR100701388B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| TW472319B (en) | Method for removing residuals after etching | |
| JPH0878521A (ja) | 半導体装置の製造方法 | |
| JPH07221176A (ja) | 半導体装置の製造方法 | |
| KR20010065863A (ko) | 중합체 제거를 위한 금속막 패턴 형성방법 | |
| JPH06196462A (ja) | 半導体装置におけるコンタクトホールの形成方法 | |
| JP2003298015A (ja) | 強誘電体メモリ装置およびその製造方法 |