KR100209376B1 - 에프. 이. 램의 평탄화 방법 - Google Patents

에프. 이. 램의 평탄화 방법 Download PDF

Info

Publication number
KR100209376B1
KR100209376B1 KR1019960080006A KR19960080006A KR100209376B1 KR 100209376 B1 KR100209376 B1 KR 100209376B1 KR 1019960080006 A KR1019960080006 A KR 1019960080006A KR 19960080006 A KR19960080006 A KR 19960080006A KR 100209376 B1 KR100209376 B1 KR 100209376B1
Authority
KR
South Korea
Prior art keywords
sih
ram
film
usg
heat treatment
Prior art date
Application number
KR1019960080006A
Other languages
English (en)
Other versions
KR19980060644A (ko
Inventor
이승무
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960080006A priority Critical patent/KR100209376B1/ko
Publication of KR19980060644A publication Critical patent/KR19980060644A/ko
Application granted granted Critical
Publication of KR100209376B1 publication Critical patent/KR100209376B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Abstract

본 발명은 에프.이.램의 평탄화 방법에 관한 것으로, 강유전체막이 유전체막으로 형성되고 상부전극과 하부전극을 금속으로 하여 페로일렉트릭 캐패시터를 형성한 반도체기판 상부를 평탄화시키는 에프.이.램의 평탄화 방법에 있어서, 상기 상부전극, 강유전체막 및 하부전극을 식각하여 패터닝하고 상기 반도체기판의 전체표면상부에 수분장벽층을 형성한 다음, 상기 반도체기판 표면을 친수화처리하고 상기 수준장벽층 상부에 SiH4-H2O2USG 절연막을 형성한 다음, 상기 SiH4-H2O2USG 절연막 상부에 보호막을 형성하고 상기 SiH4-H2O2USG 절연막 내부에 포함된 수분을 제거하는 열처리공정을 실시하여 평탄화시킴으로써 플라즈마에 의한 손상없이 저온에서 평탄화시켜 반도체소자의 특성 열화를 방지할 수 있어 소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

에프.이.램의 평탄화 방법
본 발명은 에프.이.램(ferroelectric RAM, 이하 FeRAM이라 함)의 평탄화 방법에 관한 것으로, 특히 FeRAM 소자의 캐패시터(capacitor)의 상부전극과 금속배선 사이의 절연막을 평탄화시키는 기술에 관한 것이다.
일반적으로, 상기 FeRAM은 비휘발성 메모리로서, 상전이 온도 이하에서 잔류분극이 남는 현상을 이용하여 전원의 오프(off)시에도 데이타의 손실을 방지하고, 기존의 비휘발성 메모리보다 동작속도가 빠르다.
기존의 DRAM과 달리 FeRAM은 페로일렉트릭 패캐시터(ferroelectric capacitor)를 사용하고 있으며, 이들 페로일렉트릭 캐패시터는 후속 공정 진행과정에서 플라즈마에 의한 손상, 수분에 의한 캐패시터의 열화, 비.피.에스.지.(Boro Phospho Silicate Glass, 이하에서 BPSG라 함)의 플로우시 800이상에서의 진행 불가 등의 단점을 안고 있다.
상기한 단점을 극복하기 위하여 캐패시터와 금속 배선 사이에 O3-TEOS USG 등과 같은 산화막을 사용하고 있지만 평탄도가 부족하여 후속공정을 어렵게 하고 그에 따른 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
여기서, 상기 페로일렉트릭 캐패시터는 하부전극과 상부전극을 금속으로 형성하고 유전체막을 BST, PZT 등과 같은 강유전체막으로 형성하되, 상기 강유전체막인 상전이온도 이하에서 형성하여 잔류분극이 남는 특성을 이용해 형성한 것이다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 페로일렉트릭 캐패시터를 형성하고 그 상부에 장벽층과 평탄화 절연층을 순차적으로 형성하여 후속공정을 용이하게 함으로써 소자의 특성 및 신뢰성을 향상시킬 수 있는 에프.이.램의 평탄화 방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1e도는 본 발명의 실시예에 따른 에프.이.램의 평탄화 방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 하부전극
15 : 강유전체막 17 : 상부전극
19 : 수분장벽층 21 : SiH4-H2O2USG 막
23 : PECVD 산화막
이상의 목적을 달성하기 위해 본 발명에 따른 에프.이.램의 평탄화 방법은, 강유전체막이 유전체막으로 형성되고 상부전극과 하부전극을 금속으로 하여 페로일렉트릭 캐패시터를 형성한 반도체기판 상부를 평탄화시키는 에프.이.램의 평탄화 방법에 있어서, 상기 상부전극, 강유전체막 및 하부전극을 식각하여 패터닝하는 공정과, 상기 반도체기판의 전체표면상부에 수분장벽층을 형성하는 공정과, 상기 반도체기판 표면을 친수화처리하는 공정과, 상기 수준장벽층 상부에 SiH4-H2O2USG 절연막을 형성하는 공정과, 상기 SiH4-H2O2USG 절연막 상부에 보호막을 형성하는 공정과, 상기 SiH4-H2O2USG 절연막 내부에 포함된 수분을 제거하는 열처리공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적에 달성하기 위한 본 발명의 원리는, 플라즈마에 의한 손상을 제거할 수 있는 평탄화 방법으로 저온에서 플라즈마의 인가없이 산화막을 증착하여 갭필(gap fill) 및 평탄화가 가능한 SiH4-H2O2USG를 사용하며, SiH4-H2O2USG 증착시 수분이 하부 캐패시터로 확산되어 내려가는 것을 방지하기 위하여 스퍼터링(sputtering) 방법으로 수분에 대한 확산장벽층(diffusion barrier layer) 역할을 하게 되는 것이다. 그리고, SiH4-H2O2USG는 막내 수분을 방출하기 위하여 후속 열처리를 실시하여 소자의 특성열화를 방지하는 것이다.
이러한 열처리 공정시 SiH4-H2O2USG에 균열이 발생되는 것을 방지하기 위하여 동일한 장비의 PECVD 챔버(chamber)에서 산화막을 1000정도 증착하고 열처리를 실시한다. 이때, 일반적인 페로일렉트릭 캐패시터의 특성은 후속 공정을 진행함에 따라 특성이 열화되지만 열처리를 실시하면 다시 회복되는 것으로 나타나 SiH4-H2O2USG막 내의 수분 제거를 위한 열처리시 후속 공정에서 페로일렉트릭 캐패시터가 받은 손상을 동시에 제거할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1c도는 본 발명의 실시예에 따른 에프.이.램의 평탄화 방법을 도시한 단면도이다.
먼저, 하부구조물(도시안됨)이 형성된 반도체기판(11) 상부에 하부전극(13)을 형성한다. 이때, 상기 하부구조물은 워드라인 또는 비트라인을 형성하고 그 상부에 평탄화된 절연막을 형성한 것이다.
여기서, 상기 하부전극(13)을 백금(Pt)으로 일정두께 형성한다.
그 다음에, 상기 하부전극(13) 상부에 강유전체막(15)을 상전이 온도 이하의 온도에서 형성한다.
그리고, 상기 강유전체막(15) 상부에 상부전극(17)을 형성한다.
이때, 상기 상부전극(17)은 백금을 스퍼터링방법으로 1500~2500정도의 두께 증착한다.(제1a도)
그 다음에, 상기 캐패시터마스크(도시안됨)를 이용한 식각공정으로 상기 상부전극(17), 강유전체막(15) 및 일정두께의 하부전극(13)을 식각하여 패터닝함으로써 페로일렉트릭 캐패시터를 형성한다.(제1b도)
그리고, 전체표면상부에 수분장벽층(19)을 형성한다. 이때, 상기 수분장벽층(19)은 상부 전극위에 후속 공정에서 발생할 가능성이 있는 수분의 캐패시터로의 확산을 방지하기 위한 것으로, 산화막을 Ar 가스를 이용한 RF 스퍼터링 방법이나 LPCVD 방법으로 1000~2000두께 정도 증착한다.
그리고, 상기 수분장벽층(19)을 SC-1, 암모니아용액 또는 피라나(piranha) 용액을 이용하여 친수처리한다.(제1c도)
그 다음에, 상기 반도체기판(11)의 전체표면상부에 상기 페로일렉트릭 캐패시터 형성으로 유발된 단차를 평탄화하기 위하여 SiH4-H2O2USG 막(21)을 증착한다. 이때, 증착 조건은 SiH4100~200sccm, H2O20.5~1.0g/min, 온도 -10~20, 압력 0.5~1.0Torr로 하며, 두께는 3000~6000정도로 하여 전체 평탄화를 실시한다.
그리고, 증착반응가스의 유입없이 30~60초 동안 챔버 내에 있게하여 수분을 어느 정도 제거하고 평탄화가 진행되게 한다.(제1d도)
그 다음에, 상기 SiH4-H2O2USG 막(21)의 증착후, 연속적으로 챔버를 10~50mTorr 압력에서 30~60초 정도 유지하여 웨이퍼가 서시히 PECVD 산화막 증착온도에 도달되게 함으로써 급격한 온도변화에 의한 균열을 방지한다.
상기와 같이 상기 SiH4-H2O2USG 막(21) 상부에 PECVD 산화막(23)을 일정 두께 형성한다. 이때, 상기 PECVD 산화막(23)은 SiH4-H2O2USG 막(21)의 수분을 제거하기 위한 후속 열처리 공정시 산화막의 균열을 방지하기 위하여 보호막(capping layer)으로 동일한 장비의 PECVD 챔버에서 500~1500정도의 두께 증착한 것이다. 그리고, 상기 PECVD 산화막(23)은 질화막으로 형성할 수도 있다.
그 다음에, 수분 제거 및 열화된 캐패시터의 특성을 회복시키기 위하여 열처리공정을 실시한다.
이때, 상기 열처리공정은 2단계로 실시하되, 제1단계 열처리는 10~100mTorr 정도의 압력에서 350~450정도의 온도로 실시하고, 제2단계 열처리는 제1단계 열처리 완료한 500~700정도의 온도, 산소 분위기에서 30~60분 정도 실시한 것이다.(제1e도)
본 발명의 다른 실시예는 상기 PECVd 산화막(23)을 증착하고, SiH4-H2O2USG 막의 두께를 6000~8000정도 증착하여 평탄화된 FeRAM 소자를 형성할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 에프.이.램의 평탄화 방법은, 페로일렉트릭 캐패시터를 형성하고 그 상부에 수분장벽층을 형성한 다음, 저온에서 플라즈마의 사용없이 평탄화 절연막을 형성하여 플라즈마에 의한 손상을 최소화함으로써 소자의 특성 열화를 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (13)

  1. 강유전체막이 유전체막으로 형성되고 상부전극과 하부전극을 금속으로 하여 페로일렉트릭 캐패시터를 형성한 반도체기판 상부를 평탄화시키는 에프.이.램의 평탄화 방법에 있어서, 상기 상부전극, 강유전체막 및 하부전극을 식각하여 패터닝하는 공정과, 상기 반도체기판의 전체표면상부에 수분장벽층을 형성하는 공정과, 상기 반도체기판 표면을 친수화처리하는 공정과, 상기 수준장벽층 상부에 SiH4-H2O2USG 절연막을 형성하는 공정과, 상기 SiH4-H2O2USG 절연막 상부에 보호막을 형성하는 공정과, 상기 SiH4-H2O2USG 절연막 내부에 포함된 수분을 제거하는 열처리공정을 포함하는 에프.이.램의 평탄화 방법.
  2. 제1항에 있어서, 상기 수분장벽층은 Ar 가스를 이용한 RF 스퍼터링방법이나 LPCVD 방법으로 형성하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  3. 제1항 또는 제2항에 있어서, 상기 수분장벽층은 1000~2000정도의 두께로 증착하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  4. 제1항에 있어서, 상기 친수화처리공정은 SC-1, 암모니아용액 또는 피라나 용액을 이용하여 실시하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  5. 제1항에 있어서, 상기 SiH4-H2O2USG 절연막은 SiH4100~200sccm, H2O20.5~1.0g/min, 온도 -10~20, 압력 0.5~1.0Torr의 증착조건으로 형성하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  6. 제1항 또는 제5항에 있어서, 상기 SiH4-H2O2USG 절연막은 3000~6000정도로 두께로 형성하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  7. 제1항에 있어서, 상기 에프.이.램의 평탄화 방법은 SiH4-H2O2USG 절연막 증착 후 증착 반응 가스의 유입없이 30~60초 정도 챔버내에 위치하게 하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  8. 제1항에 있어서, 상기 보호막은 SiH4-H2O2USG 절연막 증착 후 10~50mTorr 정도의 압력에서 30~60초 정도의 시간동안 유지하여 상기 반도체기판을 300~400로 하여 PECVD 방법으로 형성하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  9. 제1항 또는 제8항에 있어서, 상기 보호막은 질화막으로 형성하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  10. 제1항 또는 제8항에 있어서, 상기 보호막은 500~1500정도의 두께로 형성하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  11. 제1항에 있어서, 상기 열처리공정은 이단계로 실시하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  12. 제1항 또는 제11항에 있어서, 상기 열처리공정은 10~100mTorr 정도의 압력에서 350~450정도의 온도로 제1단계 열처리공정을 실시하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
  13. 제1항 또는 제11항에 있어서, 상기 열처리공정은 500~700정도의 온도, 산소 분위기에서 30~60분 정도 실시하는 제2단계 열처리공정으로 실시하는 것을 특징으로 하는 에프.이.램의 평탄화 방법.
KR1019960080006A 1996-12-31 1996-12-31 에프. 이. 램의 평탄화 방법 KR100209376B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080006A KR100209376B1 (ko) 1996-12-31 1996-12-31 에프. 이. 램의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080006A KR100209376B1 (ko) 1996-12-31 1996-12-31 에프. 이. 램의 평탄화 방법

Publications (2)

Publication Number Publication Date
KR19980060644A KR19980060644A (ko) 1998-10-07
KR100209376B1 true KR100209376B1 (ko) 1999-07-15

Family

ID=19493362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080006A KR100209376B1 (ko) 1996-12-31 1996-12-31 에프. 이. 램의 평탄화 방법

Country Status (1)

Country Link
KR (1) KR100209376B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883135B1 (ko) * 2002-07-19 2009-02-10 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법

Also Published As

Publication number Publication date
KR19980060644A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US7449413B1 (en) Method for effectively removing polysilicon nodule defects
US20050245082A1 (en) Process for removing organic materials during formation of a metal interconnect
KR20030074150A (ko) 반도체 장치 및 그 제조 방법
JP2007266306A (ja) 半導体装置及びその製造方法
US6355566B1 (en) Method of removing surface defects or other recesses during the formation of a semiconductor device
JP2000133783A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
KR100209376B1 (ko) 에프. 이. 램의 평탄화 방법
KR100670706B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
US20030143805A1 (en) Semiconductor device having a capacitor and method of manufacturing the same
KR100326255B1 (ko) 이리듐 및 산화이리듐의 적층구조로 이루어지는 캐패시터콘택 확산방지막을 구비하는 강유전체 메모리 소자 및 그제조 방법
KR100197994B1 (ko) 반도체 소자의 금속배선 콘택홀 형성방법
JP3402937B2 (ja) 半導体装置の製造方法
KR20050079001A (ko) 반도체 장치 및 그 제조방법
KR100305017B1 (ko) 반도체소자의 캐패시터 제조방법
JP2000223464A (ja) 基板洗浄方法
KR0171953B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100447253B1 (ko) 반도체소자의 금속배선 형성방법
KR20060104398A (ko) 반도체 소자의 제조 방법
KR100557963B1 (ko) 반도체소자의 세정방법
KR100604528B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20050106905A (ko) 반도체소자의 캐패시터 제조 방법
KR101060748B1 (ko) 강유전체 반도체 메모리장치의 캐패시터 제조방법
KR100329784B1 (ko) 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법
JP5482082B2 (ja) 集積回路装置の製造方法
KR101004692B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee