KR20050079001A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050079001A KR20050079001A KR1020050059353A KR20050059353A KR20050079001A KR 20050079001 A KR20050079001 A KR 20050079001A KR 1020050059353 A KR1020050059353 A KR 1020050059353A KR 20050059353 A KR20050059353 A KR 20050059353A KR 20050079001 A KR20050079001 A KR 20050079001A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ferroelectric layer
- ferroelectric
- etching
- electrode layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000008569 process Effects 0.000 title description 6
- 239000003990 capacitor Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 89
- 238000005530 etching Methods 0.000 description 38
- 238000004380 ashing Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005406 washing Methods 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- 239000000460 chlorine Substances 0.000 description 7
- 229910052741 iridium Inorganic materials 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000032798 delamination Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004873 anchoring Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 목적은, 하나이상의 강유전층과 그 위에 상부 전극을 구비하는 반도체 장치에서, 강유전층의 전기적 특성을 유지하면서 층-박리 (layer-peeling) 현상을 억제하는 것이다. 본 발명의 반도체 장치는 상부전극과 강유전층이 볼록영역 (convex region) 을 갖는 것을 특징으로 한다. 이러한 구성에 의해, 층박리를 억제할 수 있다. 본 발명에서, 하나의 층상에 하나의 볼록영역을 형성하지만, 하나의 층상에 복수의 볼록영역도 형성할 수 있다. 다른 방법으로는, 볼록영역 대신에 오목영역 (concave region) 을 형성할 수 있다.
Description
본 발명은 강유전성 메모리 등의 커패시터와 이 커패시터의 제조방법을 제공한다. 특히, 본 발명은, 강유전층의 전기적 특성을 유지하면서 층간의 박리를 억제할 수 있는, 하부전극층, 강유전층 및 상부전기층을 포함하는 커패시터를 갖는 반도체 장치의 제조방법에 관한 것이다.
최근, 반도체 시장에서 강유전 메모리가 주목받고 있다. 강유전 메모리는 빠른 응답, 랜덤 억세스 (random access), 반복재기록, 저전력소비 등을 특징으로 하는 차세대 메모리이다. 현재의 강유전 메모리에서는, 트랜지스터를 형성한 후, 전극과 강유전층을 포함하는 커패시터를 형성하고 있다. 이들 단계는 JP-A 11-214655 호의 실시예에 기재된 바와 같이 일반적인 방법들이다. 종래기술의 실시예를, 도 5 및 도 6 을 이용하여 설명한다.
먼저, 트랜지스터가 형성된 하부기판 (21) 상에, 예를 들어, TiO2, TiN 등을 스퍼터링하여, 밀착층 (adhesion layer,22) 을 50 ㎚ 증착한다. 그 상부에, 예를 들어, Pt, Ir, IrO3 등을 스퍼터링하여, 하부전극층 (23) 을 200 ㎚ 증착한다. 또한, 그위에, 예를 들어, SBT, PZT 등을 졸겔법, MOD, LSMC, 스퍼터링, CVD 등으로 200 ㎚ 증착하여, 강유전층 (24) 을 형성하고, 산소 (O2) 분위기에서 소결시킨다. 또한, 그 상부에, 예를 들어, Pt, Ir, IrO3 등을 스퍼터링하여, 상부전극층 (25) 을 100 ㎚ 증착한다 (도 5a).
그 후에, 상부전극을 가공하기 위하여 1.5 ㎛ 두께의 포토레지스트 패턴 (26) 을 상부전극층 (25) 상에 형성한 후, 상부전극 (25) 을 건식에칭에 의해 가공한다 (도 5b). 건식에칭은, 예를 들어, 유도결합 플라즈마 (Inductive Coupling Plasma, ICP) 등을 사용한 고밀도 플라즈마 에칭장치에서 Cl2 과 Ar 의 혼합가스를 높게 해리하고, 3 mTorr 이하의 고진공상태에서 Ar 으로 스퍼터 에칭함으로써 주로 수행한다. 일반적으로, Pt 및 Ir 의 저 반응성으로 이들의 증기압이 매우 낮기 때문에, 스퍼터 에칭으로 해리된 Pt 및 Ir 은 에칭후라도 패턴의 측벽에 재부착된다. 에칭가스에 Cl2, F2 등을 첨가함으로써, 측벽상에 부착되는 재료를 염소 또는 불소 등으로 변환하여, 이들을 후세척단계에서 제거할 수 있다.
그 후, 패턴의 측벽에 부착된 에칭 부착물 (etching depot,27) 을 제거하고, 그 후, 잔존 레지스트 패턴을 다운플로우 O2 에싱장치 (down flow O2 ashing apparatus) 등으로 제거한다 (도 5c).
그 후, 강유전층을 가공하기 위하여 두께 2.0 ㎛ 포토레지스트 패턴 (28) 을 프로세싱된 상부전극층 (25) 과 강유전층 (24) 상에 형성하고, 강유전층 (24) 을 건식에칭으로 가공한다 (도 5d). 강유전층은 에칭특성이 Pt, Ir 등과 비슷하기 때문에, 상부전극층을 에칭하는 것과 유사한 메커니즘으로 유사한 조건하에서 에칭을 수행한다.
그 후, 패턴 측벽에 부착되어 있는 에칭 부착물 (29) 을 세척으로 제거한 후, 잔존 레지스트를 다운플로우 O2 에싱 등으로 제거한다 (도 6e).
유사하게, 강유전층을 가공하기 위하여 두께 2.0 ㎛ 포토레지스트 패턴 (30) 을 프로세싱된 상부전극층 (25), 프로세싱된 강유전층 (24), 및 하부전극층 (23) 상에 형성하고, 하부전극층 (23) 을 건식에칭으로 가공한다 (도 6f).
하부전극층은 상부전극층의 재료와 유사한 재료로 제조되기 때문에, 유사한 상태 및 메커니즘을 사용하여 에칭을 수행한다.
수행후에, 패턴 측벽에 부착되어 있는 에칭 부착물 (31) 을 세척으로 제거한 후, 잔존 레지스트를 다운플로우 O2 에싱등으로 제거한다 (도 6g).
상기 단계에 따라서 커패시터형상을 형성하는 경우, 강유전 특성이 건식에칭과 세척에 의해서 악화될 수 있다. 따라서, 마지막 단계에서, 커패시터를 가공한 후, 전기적 특성을 회복하기 위해서, 강유전층을 형성하는 소성 (calcining) 온도 (또는 소결온도) 또는 더 높은 온도에서 강유전층을 어닐링함으로써 재소결한다. 상기 단계를 수행함으로써, 강유전층의 커패시터가 형성된다.
그러나, 이 종래 방법은, 커패시터가 형성될 때 전극층과 강유전층 사이에 층박리 현상이 발생하는 문제를 가지고 있다.
*각 층을 에칭한 후, 부착물의 세척시 그리고 마지막 어닐링시 층박리현상이 발생한다. 따라서, 부착물 세척시 용액이 전극과 강유전층사이 틈으로 침투하여 생기는 리프트오프 (lift-off) 현상과, 어닐링시 전극층과 강유전층사이의 층수축율의 차이에 기인한 층간분리가 층박리의 직접적인 원인이라고 생각할 수 있다.
종래 반도체 장치의 검사로부터, 강유전층의 표면 모폴로지가 나쁘게 되면 상부전극층의 박리가 발생하지 않는 경향이 있다는 것과, 강유전층의 좋은 표면 모폴로지 즉, 막밀도가 치밀하게 되면, 더 좋은 전기적 특성을 나타낸다는 것을 알 수 있다. 따라서, 현재 전기적 특성을 향상시키면서 동시에 막박리를 감소시키는 것을 달성하기 어려워 큰 문제가 야기되고 있다.
상기 문제에 대해서, 전극층과 강유전층 사이에 높은 밀착성 (adherability) 을 가진 유전층을 삽입하여 박리를 방지하는 방법이 제안되었지만, 강유전층의 전기적 특성의 열화, 공정의 복잡함 등의 단점이 있어서, 최적의 방법이 아직 확립되지 않고 있다.
따라서, 본 발명의 목적은, 적어도 강유전층과 그 위에 상부전극으로 구성된 반도체 장치에서 강유전층의 전기적 특성을 유지하면서 박리현상을 억제하는 것이다.
본 발명에 따르면, 에칭에 의해 제 1 층의 표면상에 볼록영역 또는 오목영역을 형성하기 때문에, 용액의 침투 또는 가열단계에서의 층수축에 의해 유발하는 볼록영역 또는 오목영역을 형성한 제 1 층과 그 제 1 층상에 형성한 상부층간의 박리가 방지된다 (앵커 (anchor) 효과라 함).
먼저, 상부전극과 그 상부전극 아래의 강유전층간의 박리문제를 설명한다. 강유전층을 형성한 후에, 상부전극을 프로세싱하여 형성한 영역상에 레지스트 패턴을 형성한다. 그후, 강유전층을 에칭하여, 강유전층의 표면상에 볼록패턴을 형성한다. 이 패턴의 크기는, 패턴선폭의 변동과 정렬편차 등을 고려하여 상부전극을 형성하는 후속 단계에서, 볼록패턴이 상부전극 패턴의 외부와 겹치지 않도록, 제어해야한다. 즉, 볼록 패턴을 제조하기 위한 레지스트 패턴의 선폭은 정렬편차용 마진만큼 상부전극의 최소선폭보다 좁아지게 된다.
강유전층의 에칭깊이가 상부전극의 두께보다 더 두꺼우면, 상부전극을 성공적으로 스퍼터링할 수 없기 때문에, 강유전층의 에칭깊이를 상부전극의 두께이하로 조절하고, 앵커효과를 나타내기 위하여, 강유전층의 에칭깊이를 상부전극의 두께절반 이상으로 조절한다. 또한, 강유전층의 전기적 특성의 관점에서, 강유전층의 에칭깊이를 그 두께의 반 이하로 조절하는 것이 요구된다.
강유전층을 에칭한 후에, 부착물 및 잔존 레지스트 층을 세척과 에싱으로 제거한 후, 상부전극을 스퍼터링하여 형성한다. 상부전극의 형성 후, 후속 공정을 수행함으로써, 상부전극을 평탄한 강유전층에 부착한 경우와 비교하면 앵커효과때문에 박리를 방지할 수 있다. 상기 수단은, 앵커효과를 얻기 위해서 하부전극과 강유전층사이의 계면에 적용할 수 있다.
실시예
본 발명은 다음 실시예에 기초하여 자세하게 설명될 것이다.
본 발명의 실시예에 따른 반도체 장치가 도 1 에 도시되어 있다. 도 1 에 도시된 바와 같이, 본 발명의 반도체 장치는 상부전극 (17) 및 강유전층 (14) 이 볼록영역을 가지는 것을 특징으로 한다. 이러한 구성에 의해, 층박리를 억제할 수 있다. 본 실시예는, 하나의 층상에 하나의 볼록영역을 형성되지만, 하나의 층위에 복수의 볼록영역을 형성할 수도 있다. 다른 방법으로, 볼록영역대신에 오목영역을 형성할 수 있다.
도 2a 내지 도 2d, 도 3e 내지 도 3h, 및 도 4i 내지 도 4k 는 도 1 에 도시된 반도체 장치를 제조하는 방법을 나타내는 개략도이다.
우선, 트랜지스터를 위에 형성하고 절연층을 도포한 반도체 기판 (11) 상에, 예를 들어, TiO2, TiN, Al2O3 TaSiN 등을 스퍼터링하여, 부착층 (12) 을 50 ㎚ 증착한다. 또한, 이들 층은 스퍼터링, 그리고 산화 또는 질화에 의해 Ti, Al, TaSi 층 등을 형성하여 얻을 수 있다.
그 상부에, 예를 들어, Pt, Ir, IrO3 등을 스퍼터링하여 하부전극층 (13) 을 200 ㎚ 증착한다. 금속유기증착법 (MOD) 에 의해 예를 들어 SrBi2Ta2O4 를 코팅하는 단계, 및 650 ℃ 이상에서 30 분 이상동안 산소분위기에서 SrBi2Ta2O4 를 소성하는 단계를 반복함으로써, 두께 200 ㎚ 인 강유전층 (14) 을 형성한다 (도 2a). MOD 이외의 방법으로 강유전층을 형성하는 방법으로써, 졸겔법, 액체소스분무 화학기상증착법 (liquid source misted chemical vapor deposition;LSMCVD), 스퍼터링, 화학기상증착법 (CVD) 등을 포함한다.
그 후, 그 강유전층 (14) 위에, 스핀코팅으로 2 ㎛ 의 두께의 포토레지스트를 도포한다. 그 후, 상부전극을 제조하기 위한 포토레티클 (photoreticle) 을 사용하고, 후속 단계에서 상부전극이 형성될 영역에 포토레티클의 정렬을 조정한다. 노출 및 현상단계에서 레지스트 패턴 (15) 을 형성한다 (도 2b). 패턴크기는 상부전극크기의 최소값보다 정렬이동용 마진만큼 작다. 즉, 상부전극크기의 스펙 (specification) 이 1.0 ㎛ ±0.1 ㎛ 이내이고, 정렬이동용 스펙이 0.2 ㎛ 이면, 레지스트 패턴크기의 스펙은 0.7 ㎛ 이내이다.
그 후, 레지스트 패턴 (15) 을 마스크로 사용하여, 강유전층 (14) 을 에칭한다 (도 2c). 에칭조건으로서는 예를 들어, 고밀도 플라즈마 ICP 에처 (etcher) 를 사용하며, 셋팅은 소스전력 2000 W, 바이어스전력 (bias power) 500 W, 압력 3 mTorr, Cl2/Ar 유량 30/90 sccm, 및 에칭깊이 50 ㎚ 이상 100 ㎚ 이하이다.
에칭후, 패턴 측벽에 부착된 에칭 부착물 (16) 를 세척 (예컨대, 10 % 농도 염화수소산에 30 초동안 담굼) 으로 제거한 후, 잔존 레지스트 패턴 (15) 을 (예컨데, 마이크로파 다운플로우 에싱장치에서 마이크로파 전원 1000 W, 웨이퍼 온도 250 ℃, 산소유량 1000 sccm, 처리시간 3 분) 에싱으로 제거한다 (도 2d).
그렇게 제조된 강유전층 (14) 상에 스퍼터링 등의 종래방법으로 예를 들어, Pt, Ir, IrO3, 등을 100 ㎚ 두께로 증착시켜 상부전극층 (17) 을 형성된다.
그 후, 상부전극 (17) 상에 스핀코팅으로 1.5 ㎛ 두께의 포토레지스트를 도포한다. 그 후, 레지스트 패턴 (18) 을 형성하기 위하여, 상부전극을 형성하기 위한 포토레티클을 이용하여 포토레지스트를 노광 및 현상한다. 그 후, 레지스트 패턴 (18) 을 마스크로 이용하여, 상부전극층 (17) 을 에칭한다 (도 3f). 에칭조건으로는, 고밀도 플라즈마 ICP 에처를 사용하고, 셋팅은 소스전력 2000 W, 바이어스전력 500 W, 압력 3 mTorr, Cl2/Ar 유량 30/90 sccm, 및 에칭깊이 115 ㎚ (두께요편차 10 % 및 에칭율편차 10 % 를 고려하여 상부전극의 두께에 따라 15 % 과도에칭함) 이다.
에칭후, 패턴측벽에 부착되는 에칭 부착물 (19) 를 세척 (예컨대, 10 % 농도 염화수소산에 30 초동안) 하여 제거한 후, 잔존 레지스트 패턴 (18) 을 (예컨대, 마이크로파 다운플로우 에싱장치에서 마이크로파 전원 1000 W, 웨이퍼 온도 250 ℃, 산소유량 1000 sccm, 처리시간 3 분) 에싱으로 제거한다 (도 3g).
다음으로, 스핀코팅으로 1.5 ㎛ 두께로 포토레지스트를 도포한다. 그 후, 강유전층을 제조하기 위한 레티클을 이용하여, 포토레지스트를 노광 및 현상하여, 레지스트 패턴 (1a) 을 형성한다. 그 후, 그 레지스트 패턴 (1a) 을 마스크로서 이용하여 강유전층 (14) 을 에칭한다 (도 3h). 예를 들어, 에칭조건으로서, 고밀도 플라즈마 ICP 에처를 사용하고, 셋팅은 소스전력 2000 W, 바이어스전력 500 W, 압력 3 mTorr, Cl2/Ar 유량 30/90 sccm, 에칭깊이는 잔존 강유전층의 두께에 기초한 115 % 이다.
에칭후, 패턴측벽에 부착된 에칭 부착물 (1b) 은 세척 (예컨대, 10 % 농도 염산에 30 초동안 담굼) 으로 제거한 후, 잔존 레지스트 패턴 (1a) 을 (예컨대, 마이크로파 다운플로우 에싱장치상에서 마이크로파 전력 1000 W, 웨이퍼 온도 250 ℃, 산소유량 1000 sccm, 처리시간 3 분) 에싱으로 제거한다 (도 4i).
다음으로, 그 위에 포토레지스트를 스핀코팅으로 2.0 ㎛ 두께로 도포한다. 그 후, 하부전극을 제조하기 위한 포토레티클을 이용하여, 포토레지스트를 노광 및 현상하여 레지스트 패턴 (1c) 을 형성한다. 그 후, 그 레지스트 패턴 (1c) 을 마스크로서 이용하여, 하부전극층 (13) 을 에칭한다 (도 4j). 예를 들어, 에칭조건으로는, 고밀도 플라즈마 ICP 에처를 사용하고, 셋팅은 소스전력 2000 W, 바이어스전력 500 W, 압력 3 mTorr, Cl2/Ar 유량 30/90 sccm, 에칭깊이 230 ㎚ (두께편차 10 % 및 에칭율편차 10 % 을 고려하여, 상부전극의 두께에 기초하여 15 % 과도에칭함) 이다.
에칭후, 패턴측벽에 부착되어 있는 에칭 부착물 (1d) 를 세척 (예컨대, 10 % 농도 염산에 30 초동안 담굼) 으로 제거한 후, 잔존 레지스트 패턴 (1c) 을 (예컨대, 마이크로파 다운플로 에싱장치상에서 마이크로파 전원 1000 W, 웨이퍼 온도 250 ℃, 산소유량 1000 sccm, 처리시간 3 분) 에싱으로 제거한다.
마지막으로, 에칭, 세척, 및 에싱에 기인하는 강유전층의 전기적 특성의 손상을 회복하기 위해서, 예를 들어, 질소분위기 650 ℃ 에서 30분동안 어닐링을 수행한다.
이렇게 최종적으로 얻어진 반도체 장치는 높은 전기적 성능을 나타낸다. 또한, 박리의 발생이 관찰되지 않았다.
본 발명에 따르면, 강유전 커패시터를 제조하는 종래 방법에서 발생하는 층박리를 효과적으로 방지할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면 에칭으로 제 1 층의 표면상에 볼록영역 또는 오목영역을 형성하기 때문에, 용액의 침투 또는 가열단계에서의 층수축에 기인하여 볼록영역 또는 오목영역을 형성한 제 1 층과 그 제 1 층상에 형성되는 상부층간의 박리를 방지할 수 있는 효과가 있다.
도 1 은 본 발명에 따른 실시예의 반도체 장치를 나타내는 단면도.
도 2 는 본 발명에 따른 실시예의 반도체 장치를 제조하는 단계를 나타내는 단면도.
도 3 은 본 발명에 따른 실시예의 반도체 장치를 제조하는 단계를 나타내는 단면도.
도 4 는 본 발명에 따른 실시예의 반도체 장치를 제조하는 단계를 나타내는 단면도.
도 5 는 종래기술에 따른 반도체 장치를 제조하는 단계를 나타내는 단면도.
도 6 은 종래기술에 따른 반도체 장치를 제조하는 단계를 나타내는 단면도.
도 7 은 종래 반도체 장치에서 발생하는 막박리를 나타내는 개략도.
*도면의 주요부분에 대한 부호의 설명*
11 : 반도체 기판 12 : 부착층
13 : 하부전극층 14 : 강유전층
15 : 레지스트 패턴 16 : 에칭 부착물
17 : 상부전극
Claims (8)
- 하부전극층, 강유전층, 및 상부전극층을 포함하는 커패시터를 구비하며,상기 강유전층은 상기 하부전극층의 표면 상에만 형성되고,상기 강유전층의 상부표면상에 볼록영역이 형성되는, 반도체 장치.
- 제 1 항에 있어서,상기 강유전층의 상부표면상에 형성된 상기 볼록영역 전체는 상기 상부전극층으로 덮히는, 반도체 장치.
- 제 1 항에 있어서,상기 하부전극층의 상부표면상에도 볼록영역이 형성되는, 반도체 장치.
- 제 3 항에 있어서,상기 강유전층의 상부표면상에 형성된 상기 볼록영역이 전체적으로 상부전극층으로 덮이고, 상기 하부전극층의 상부표면상에 형성된 상기 볼록영역은 전체적으로 상기 강유전층으로 덮히는, 반도체 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 강유전층의 상부표면상에 형성된 상기 볼록영역의 높이는 상기 강유전층 두께의 절반이하이며, 상기 상부전극층의 두께의 동일 내지 절반의 범위 내에 있는, 반도체 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 강유전층의 상부표면상에 형성된 상기 볼록영역의 높이는 상기 강유전층의 두께의 절반이하이며, 상기 상부전극층의 두께의 동일 내지 절반의 범위에 있고,상기 하부전극층의 상부표면상에 형성된 상기 볼록영역의 높이는 상기 하부전극층의 두께의 절반이하이며, 상기 강유전층 두께의 동일 내지 절반의 범위에 있는, 반도체 장치.
- 하부전극층, 강유전층, 및 상부전극층을 포함하는 커패시터를 구비하는 반도체 장치의 제조방법에 있어서,상기 강유전층은 상기 하부전극층의 표면상에만 형성되고,상기 상부전극층이 상기 강유전층의 상부표면상에 형성된 상기 볼록영역을 전체적으로 덮도록 상기 강유전층의 상부표면상에 볼록영역이 형성되는, 반도체 장치의 제조방법.
- 제 7 항에 있어서,상기 하부전극층의 상부표면상에도 볼록영역을 또한 형성하는 단계를 더 포함하여, 상기 강유전층이 상기 하부전극층의 상부표면상에 형성된 상기 볼록영역을 전체적으로 덮도록 하는, 반도체 장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00029493 | 2001-02-06 | ||
| JP2001029493A JP3901949B2 (ja) | 2001-02-06 | 2001-02-06 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020006745A Division KR20020065396A (ko) | 2001-02-06 | 2002-02-06 | 반도체 장치 및 그 제조공정 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050079001A true KR20050079001A (ko) | 2005-08-08 |
Family
ID=18893836
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020006745A KR20020065396A (ko) | 2001-02-06 | 2002-02-06 | 반도체 장치 및 그 제조공정 |
| KR1020050059353A KR20050079001A (ko) | 2001-02-06 | 2005-07-01 | 반도체 장치 및 그 제조방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020006745A KR20020065396A (ko) | 2001-02-06 | 2002-02-06 | 반도체 장치 및 그 제조공정 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6800922B2 (ko) |
| JP (1) | JP3901949B2 (ko) |
| KR (2) | KR20020065396A (ko) |
| DE (1) | DE10204644B4 (ko) |
| TW (1) | TW529161B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200037087A (ko) * | 2018-09-28 | 2020-04-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7015049B2 (en) * | 2003-09-03 | 2006-03-21 | Infineon Technologies Ag | Fence-free etching of iridium barrier having a steep taper angle |
| US11723213B2 (en) | 2018-09-28 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structures pertaining to improved ferroelectric random-access memory (FeRAM) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354316A (ja) * | 1991-05-31 | 1992-12-08 | Sumitomo Electric Ind Ltd | コンデンサ素子 |
| US5612560A (en) * | 1995-10-31 | 1997-03-18 | Northern Telecom Limited | Electrode structure for ferroelectric capacitors for integrated circuits |
| US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
| JP3388089B2 (ja) * | 1996-04-25 | 2003-03-17 | シャープ株式会社 | 不揮発性半導体メモリ素子の製造方法 |
| US6010969A (en) * | 1996-10-02 | 2000-01-04 | Micron Technology, Inc. | Method of depositing films on semiconductor devices by using carboxylate complexes |
| JP3584155B2 (ja) | 1998-01-29 | 2004-11-04 | シャープ株式会社 | 半導体記憶装置の製造方法 |
| US6472124B1 (en) * | 2000-11-10 | 2002-10-29 | Macronix International Co., Ltd. | Self-aligned metal-insulator-metal capacitor for integrated circuits |
-
2001
- 2001-02-06 JP JP2001029493A patent/JP3901949B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-28 US US10/055,896 patent/US6800922B2/en not_active Expired - Fee Related
- 2002-01-31 TW TW091101700A patent/TW529161B/zh not_active IP Right Cessation
- 2002-02-05 DE DE10204644A patent/DE10204644B4/de not_active Expired - Fee Related
- 2002-02-06 KR KR1020020006745A patent/KR20020065396A/ko not_active Application Discontinuation
-
2005
- 2005-07-01 KR KR1020050059353A patent/KR20050079001A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200037087A (ko) * | 2018-09-28 | 2020-04-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW529161B (en) | 2003-04-21 |
| KR20020065396A (ko) | 2002-08-13 |
| JP2002231902A (ja) | 2002-08-16 |
| US6800922B2 (en) | 2004-10-05 |
| JP3901949B2 (ja) | 2007-04-04 |
| US20020105018A1 (en) | 2002-08-08 |
| DE10204644A1 (de) | 2002-08-22 |
| DE10204644B4 (de) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783253A (en) | Method for forming a dielectric film and method for fabricating a capacitor using the same | |
| KR19980702594A (ko) | 재피착을 사용하는 구조를 형성하는 방법 | |
| US5776356A (en) | Method for etching ferroelectric film | |
| KR20050079001A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100480469B1 (ko) | 반도체 소자내 커패시터 제조방법 | |
| US6345399B1 (en) | Hard mask process to prevent surface roughness for selective dielectric etching | |
| US6387774B1 (en) | Methods for forming patterned layers including notched etching masks | |
| JP2003338608A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| KR20030065280A (ko) | 반도체장치 및 그 제조방법 | |
| JP2006005152A (ja) | 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法 | |
| KR100304875B1 (ko) | 강유전체 커패시터 제조방법 | |
| KR100632526B1 (ko) | 구조화된 재료층의 제조 방법 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| KR100545862B1 (ko) | 웨이퍼 엣지에서의 리프팅 제어 방법 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100359785B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20000003511A (ko) | 질화티타늄막을 이용한 반도체 소자의 캐패시터 형성 방법 | |
| JP2003282839A (ja) | 強誘電体メモリ装置の製造方法 | |
| KR100209376B1 (ko) | 에프. 이. 램의 평탄화 방법 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100211763B1 (ko) | 강유전체 메모리 장치 및 그 제조방법 | |
| JP2003174095A (ja) | 容量素子の製造方法 | |
| JP2008016852A (ja) | フラッシュメモリ素子の製造方法 | |
| KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060501 Effective date: 20070227 |