KR101060748B1 - 강유전체 반도체 메모리장치의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 하부전극의 손상을 방지할 수 있는 강유전체 메모리장치의 캐패시터 제조방법을 개시한다

본 발명의 캐패시터 제조방법은 실리콘 기판상에 하부전극용 금속막을 형성하는 단계; 상기 금속막상에 하드마스크물질을 형성하는 단계; 상기 금속막과 하드마스크물질을 식각하는 단계; 열처리공정을 수행하여 금속실리사이드막으로 된 하부전극을 형성하는 단계; 기판상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 식각하여 하부전극을 분리시켜 주는 단계; 기판상에 강유전물질로 된 유전막을 형성하는 단계; 유전막상에 상부전극을 형성하는 단계를 포함한다.

강유전체메모리장치, 하부전극, 손상

Description

강유전체 반도체 메모리장치의 캐패시터 제조방법{Method for fabricating capacitor in ferroelectric memory device}

도 1a 내지 도 1d는 종래의 강유전체 메모리장치의 하부전극을 제조하는 방법을 설명하기 위한 공정 단면도.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 강유전체 반도체 메모리장치의 캐패시터 제조방법을 설명하기 위한 공정단면도.

*도면의 주요 부분에 대한 부호의 설명*

100 : 실리콘 기판 110 : 제1층간절연막

115 : 캐패시터용 콘택 120 : 콘택플러그

130 : 하부전극물질 135 : 하부전극패턴

140 : 하드마스크물질 145 : 하드마스크패턴

150 : 하드마스크 잔존물 160 : 하부전극

170 : 제2층간절연막 180 : 유전막

190 : 상부전극

본 발명은 강유전체 메모리장치의 캐패시터를 형성하는 방법에 관한 것으로서, 보다 구체적으로는 강유전물질을 유전막으로 사용하는 강유전체 메모리장치의 캐패시터의 제조방법에 관한 것이다.

강유전체 메모리장치(FeRAM; ferroelectric random access memory)는 캐패시터 유전막으로 강유전체물질을 사용하는 메모리장치이다. 강유전체 메모리장치는 비활성 메모리소자의 일종으로 전원이 끊어진 상태에서도 저장정보를 기억할 수 있을 뿐만 아니라 동작속도도 DRAM 소자에 필적할 수 있으므로, 차세대 기억소자로 각광받고 있다.

도 1a 내지 도 1d는 종래의 강유전체 메모리장치의 하부전극을 제조하는 방법을 설명하기 위한 공정단면도이다.

도 1a를 참조하면, 실리콘 기판(10)상에 제1층간 절연막(20)을 형성하고, 제1층간 절연막(20)을 식각하여 캐패시터용 콘택(25)을 형성한다. 상기 제1층간 절연막(20)상에 콘택플러그, 예를 들어 텅스텐 플러그(25)를 형성한다.

캐패시터 하부전극물질, 예를 들어 백금(Pt)막(40)을 텅스텐 플러그(25)와 제1층간 절연막(20)상에 증착하고, 상기 하부전극물질(40)상에 질화막과 같은 하드마스크물질(50)을 증착한다.

도 1b를 참조하면, 상기 하드마스크물질(50)을 통상의 사진식각공정을 이용하여 식각하여 하드 마스크(55)를 형성한다. 상기 하드 마스크(55)를 이용하여 하 부전극물질(40)을 식각하여 하부전극(45)을 형성한다. 이때, 하부전극(45)으로 사용되는 백금막의 식각을 위한 휘발성 가스가 없기 때문에 물리적인 스퍼터식각방법으로 식각한다. 따라서, 하드마스크(55)와 하부전극(45)의 측벽에 뿔모양의 하부전극 잔존물(60)이 남게 된다.

도 1c를 참조하면, 제2층간 절연막(70)을 기판상에 증착한 다음, 상기 하드마스크(55)가 노출될 때까지 화학 기계적 연마(CMP)공정을 이용하여 제2층간 절연막(70)을 식각한다. 이어서, 상기 하드마스크(55)를 제거한다.

도 1d를 참조하면, 하드마스크(55)의 제거에 따라 하부전극(45)이 불모양으로 남게 되므로, 오버CMP공정을 수행하여 돌출된 부분을 과도식각한다. 도면상에는 도시되지 않았으나, 오버 CMP공정으로 평탄화된 기판상에 강유전물질을 증착하여 캐패시터 유전막을 형성하고, 유전막상에 상부전극을 형성한다.

그러나, 상기한 바와같은 종래의 강유전체 반도체 장치의 캐패시터 제조방법은 하부전극의 돌출부분을 제거하기 위한 오버 CMP공정을 수행할 때, 연질의 백금막으로 된 하부전극이 손상되어 하부전극의 두께편차가 발생되고, 그로 인하여 후속의 강유전물질을 증착시 균일도(uniformity)가 저하되어 강유전물질의 특성이 제대로 구현되지 않는 문제점이 있었다.

본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, 하부전극의 손상을 방지할 수 있는 강유전체 반도체 메모리장치의 제조방법을 제공 하는 데 그 목적이 있다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 실리콘 기판상에 하부전극용 금속막을 형성하는 단계; 상기 금속막상에 하드마스크물질을 형성하는 단계; 상기 금속막과 하드마스크물질을 식각하는 단계; 열처리공정을 수행하여 금속실리사이드막으로 된 하부전극을 형성하는 단계; 기판상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 식각하여 하부전극을 분리시켜 주는 단계; 기판상에 강유전물질로 된 유전막을 형성하는 단계; 유전막상에 상부전극을 형성하는 단계를 포함하는 강유전체 메모리장치의 캐패시터 제조방법를 제공하는 것을 특징으로 한다.

상기 하부전극용 금속막은 Pt 막이고, 하드마스크물질은 폴리실리콘막으로 1000 내지 5000 Å의 두께를 갖는다.

하부전극물질의 식각시 하부전극물질과 하드마스크물질의 측벽에 하드마스크 잔존물이 형성되어, 후속의 열처리공정시 금속실리사이드막을 형성한다. 상기 열처리공정은 퍼니스를 이용하여 수행한다.

상기 하부전극을 분리시키는 공정은 CMP공정을 통해 수행되고, 상기 하부전극을 분리시키기 위한 CMP공정을 수행한 다음 세정공장을 더 수행한다.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 강유전체 메모리장치의 캐패시 터를 제조하는 방법을 설명하기 위한 공정단면도이다.

도 2a를 참조하면, 실리콘 기판(100)상에 제1층간 절연막(110)을 형성하고, 제1층간 절연막(110)을 식각하여 캐패시터용 콘택(115)을 형성한다. 상기 제1층간 절연막(110)상에 콘택플러그용 도전물질, 예를 들어 텅스텐막을 증착한 다음 CMP 공정 등을 이용하여 텅스텐막을 식각하여, 캐패시터용 콘택(115)에 텅스텐 플러그(120)를 형성한다.

캐패시터 하부전극물질, 예를 들어 백금(Pt)막(130)을 텅스텐 플러그(120)와 제1층간 절연막(110)상에 증착하고, 상기 하부전극물질(130)상에 폴리실리콘막으로 된 하드마스크물질(140)을 1000 내지 5000 Å의 두께로 증착한다. 상기 하드마스크용 폴리실리콘막(140)은 SiH4(TEOS) : O2 의 개스 유량비를 2:1 내지 5:1의 비율로 증착하여 형성한다. 이때, 총 개스량을 2000 내지 4000sccm 이내로 하여 150 내지 700?? 의 증착온도로 증착한다.

도 2b를 참조하면, 상기 하드마스크물질(140)을 통상의 사진식각공정을 이용하여 식각하여 하드 마스크패턴(145)를 형성한다. 상기 하드 마스크패턴(145)를 이용하여 하부전극물질(130)을 식각하여 하부전극패턴(135)을 형성한다. 이때, 하부전극물질(1140)인 백금막을 물리적인 스퍼터 식각법으로 식각하면, 하드마스크패턴(145)와 하부전극패턴(135)의 측벽에 뿔모양의 하부전극 잔존물(150)이 남게 된다. 상기 하부전극물질(140)은 1000Hz 내지 13.56MHz 범위에서 소오스 및 바이어스파워를 1KeV 내지 100KeV 로 하여 식각한다.

도 2c를 참조하면, 열처리공정을 이용하여 하드마스크패턴(145)와 하부전극 패턴(135) 그리고 하드마스크 잔존물(150)을 실리사이드화하여 백금실리사이드를 형성한다. 따라서, 콘택플러그(120)에 연결되는 백금실리사이드(PtSi2)로 된 사다리꼴형태의 하부전극(160)이 형성된다. 상기 열처리공정은 퍼니스(furnae)에서 100 내지 700??의 온도범위에서 3분 내지 2시간동안 실시한다. 상기 열처리공정은 N2, N2O, O2 개스 분위기에서 수행한다. 열처리공정후 언로딩과정에서 10분동안 N2가스를 플로잉한다.

도 2d를 참조하면, 제2층간 절연막(170)을 기판상에 증착한 다음, 상기 하부전극(160)이 노출될 때까지 화학 기계적 연마(CMP)공정을 이용하여 제2층간 절연막(170)을 식각하여 하부전극(160)을 분리시켜주고 기판을 평탄화시킨다. CMP 공정후 SC-1을 이용하여 10분 내지 60분 내에서 세정공정을 진행한다.

상기 CMP공정은 CeO2 슬러리를 이용하고, 50 내지 500nm 의 크기를 갖는 연마제를 사용한다. 상기 CeO2 슬러리는 pH가 5 내지 9이고, 연마속도는 100 내지 400ml/min 이고, 연마압력은 3-9psi(pound per square inch)이다.

도 2e를 참조하면, 평탄화된 기판상에 강유전물질을 증착하여 캐패시터 유전막(180)을 형성하고, 유전막(180)상에 상부전극(190)을 형성한다.

상기한 바와 같은 본 발명의 실시예에 따른 강유전체 메모리장치의 캐패시터의 제조방법은 하드마스크로 폴리실리콘막을 사용하여 하부전극물질의 패터닝후 열처리공정을 수행하여 실리사이드화하여 줌으로써, 하드마스크의 손상을 방지할 수 있다.

또한, 하드마스크 및 하부전극 잔존물을 실리사이드화하여 하부전극을 형성하여 줌으로써 캐패시턴스 확보에 유리한 이점이 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

1. 실리콘 기판상에 하부전극용 금속막을 형성하는 단계;

   상기 금속막상에 하드마스크물질을 형성하는 단계;

   상기 금속막과 하드마스크물질을 식각하는 단계;

   열처리공정을 수행하여 금속실리사이드막으로 된 하부전극을 형성하는 단계;

   기판상에 층간 절연막을 형성하는 단계;

   상기 층간 절연막을 식각하여 하부전극을 분리시켜 주는 단계;

   기판상에 강유전물질로 된 유전막을 형성하는 단계; 및

   유전막상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리장치의 캐패시터 제조방법.
2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 금속막은 Pt 막인 것을 특징으로 하는 강유전체 메모리장치의 캐패시터 제조방법.
3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 하드마스크물질은 폴리실리콘막인 것을 특징으로 하는 강유전체 메모리 장치의 캐패시터 제조방법.
4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.

   제3항에 있어서,

   상기 하드마스크물질은 1000 내지 5000 Å의 두께를 갖는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 금속막의 식각시 금속막과 하드마스크물질의 측벽에 하드마스크 잔존물이 형성되어,

   상기 열처리공정에서 사다리꼴 형태의 금속실리사이드막이 형성되는 것

   을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.

   제5항에 있어서,

   상기 열처리공정은 퍼니스를 이용하여 수행하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 하부전극을 분리시키는 공정은 CMP공정을 통해 수행되는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.

   제7항에 있어서,

   상기 하부전극을 분리시키기 위한 CMP공정을 수행한 다음 세정공정을 더 수행하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.

Images