KR101004692B1 - 강유전체 메모리 소자의 캐패시터 제조방법 - Google Patents

강유전체 메모리 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR101004692B1
KR101004692B1 KR1020030090185A KR20030090185A KR101004692B1 KR 101004692 B1 KR101004692 B1 KR 101004692B1 KR 1020030090185 A KR1020030090185 A KR 1020030090185A KR 20030090185 A KR20030090185 A KR 20030090185A KR 101004692 B1 KR101004692 B1 KR 101004692B1
Authority
KR
South Korea
Prior art keywords
film
ferroelectric
metal
hard mask
layer
Prior art date
Application number
KR1020030090185A
Other languages
English (en)
Other versions
KR20050057954A (ko
Inventor
이계남
박영진
홍석경
박성희
선호정
오상현
방규현
김진구
성진용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030090185A priority Critical patent/KR101004692B1/ko
Publication of KR20050057954A publication Critical patent/KR20050057954A/ko
Application granted granted Critical
Publication of KR101004692B1 publication Critical patent/KR101004692B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 캐패시터 사이의 공간마진을 확보하면서 유전막의 균일한 강유전체 특성을 확보할 수 있는 강유전체 메모리 소자의 캐패시터 제조방법을 제공한다.
본 발명은 상부에 층간절연막이 형성된 반도체 기판 상에 하부전극용 제 1 금속막과 강유전체막을 순차적으로 증착하는 단계; 기판을 열처리하여 상기 강유전체막을 결정화하는 단계; 강유전체막 상부에 상대적으로 얇은 두께의 하드마스크를 형성하는 단계; 하드마스크를 이용하여 강유전체막과 금속막을 패터닝하여 강유전체 유전막과 하부전극을 형성하는 단계; 하부전극 사이를 절연하도록 상기 하부전극 사이에만 평탄화된 분리절연막을 형성하는 단계; 및 하부전극 및 분리절연막 상부에 제 2 금속막의 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자의 캐패시터 제조방법에 의해 달성될 수 있다. 바람직하게, 하드마스크는 질화막 또는 산화막 등의 절연막이나 제 2 금속막으로 이루어진다.
FeRAM, 강유전체, MTP, 하드마스크, 금속막

Description

강유전체 메모리 소자의 캐패시터 제조방법{METHOD OF MANUFACTURING CAPACITOR FOR FERROELECTRIC MEMORY DEVICE}
도 1a 내지 도 1c는 종래의 강유전체 메모리 소자의 캐패시터 제조방법을 설명하기 위한 단면도.
도 2는 종래의 캐패시터의 단면 프로파일을 나타낸 도면.
도 3은 MTP 방식이 적용된 종래의 강유전체 메모리 소자의 캐패시터를 나타낸 단면도.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 강유전체 메모리 소자의 캐패시터 제조방법을 설명하기 위한 단면도.
도 5는 본 발며의 실시예에 따른 캐패시터의 하부전극 및 강유전체 유전막의 단면 프로파일을 나타낸 도면.
※도면의 주요부분에 대한 부호의 설명
40 : 반도체 기판 41 : 층간절연막
42a : 하부전극 43a : 강유전체 유전막
44a : 하드마스크 45 마스크 패턴
46 : 분리절연막 47 : 상부전극
200 : 캐패시터
본 발명은 강유전체 메모리 소자의 제조방법에 관한 것으로, 특히 MPT (Merged Top Plate) 방식을 적용한 강유전체 메모리 소자의 캐패시터 제조방법에 관한 것이다.
강유전체 메모리(Ferroelectric Random Access Memory; FeRAM) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작속도고 기존의 디램(DRAM; Dynamic Random Access Memory) 소자에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 강유전체 메모리 소자에서는 캐패시터 유전막 물질로 페롭스카이트(perobskite) 구조를 가지는 BLT((Bi,La)4Ti3O12)) BTO(Bi 4Ti3O12), SBT (SrBi2Ta2O9), SBTN(SrBi2(Ta1-X, Nbx)2 O9), BIT(Bi4Ti3O12), PZT(Pb, Zr)TiO3 등의 강유전체막이 주로 사용되고, 상부 및 하부전극 물질로는 Pt, Ir, Ru, IrOx, RuOx 등의 귀금속(noble metal)막이 주로 사용된다.
종래의 강유전체 메모리 소자의 캐패시터 제조방법을 도 1a 내지 도 1c를 참조하여 설명한다.
도 1a에 도시된 바와 같이, 트랜지스터 및 비트라인 등의 소정의 공정이 완료된 반도체 기판(10) 상에 층간절연막(11)을 형성하고, 층간절연막(11) 상부에 하부전극용 제 1 금속막(12), 강유전체막(13) 및 상부전극용 제 2 금속막(14)을 순차적으로 증착한다. 그 다음, 도 1b에 도시된 바와 같이, 포토리소그라피에 의해 제 2 금속막(14) 상부에 마스크 패턴(15)을 형성하고, 도 1c에 도시된 바와 같이, 마스크 패턴(15)을 이용하여 제 2 금속막(14), 강유전체막(13) 및 제 1 금속막(12)을 동시에 식각하여, 금속 하부전극(12a), 강유전체 유전막(13a) 및 금속 상부전극 (14a)으로 이루어진 캐패시터(100a)를 형성한다.
그러나, 상술한 종래의 캐패시터에 제조에서는, 하나의 마스크 패턴(15)을 이용하여 다층을 한번에 식각함에 따라 캐패시터(100a)의 측부가 완만한 경사 프로파일을 가지게 됨으로써 캐패시터 사이의 공간 마진을 확보하기가 어렵고(도 1c 및 도 2 참조), 이에 따라 셀간 캐패시터 단락(short) 등의 문제가 발생하게 된다. 또한, 이러한 문제를 방지하기 위해, 과도식각을 수행하게 되면, 상부전극(14a)의 CD(Critical Dimension) 감소에 의해 후공정 마진을 확보하기가 어려워지는 또 다른 문제가 발생하게 된다.
따라서, 최근에는 이러한 단일 마스크 패턴 및 단일 식각의 문제점을 해결하고자 MTP(Merged Top Plate) 방식을 적용하여 캐패시터를 제조하고 있는데, 이러한 방법을 도 3을 참조하여 설명한다.
도 3에 도시된 바와 같이, 상부에 층간절연막(11)이 형성된 반도체 기판(10) 상에 하부전극용 제 1 금속막을 증착하고 포토리소그라피 및 식각공정에 의해 제 1 금속막을 패터닝하여 금속 하부전극(12b)을 형성한다. 그 다음, 하부전극(12b) 사이를 절연하도록 기판 전면 상에 분리절연막(20)을 증착하고, 화학기계연마 (Chemical Mechanical Polishing; CMP) 또는 에치백(etch-back) 공정에 의해 하부전극(12b) 상의 분리절연막(20)을 제거하여 하부전극(12b) 상부를 노출시킴과 동시에 표면을 평탄화한다. 그 후, 하부전극(12b) 및 분리절연막(20) 상부에 강유전체막과 상부전극용 제 2 금속막을 순차적으로 증착하고, 포토리소그라피 및 식각공정에 의해 패터닝하여 강유전체 유전막(13b) 및 금속 상부전극(14b)을 형성하여 캐패시터(100b)를 형성한다.
그러나, 상술한 MTP 방식의 캐패시터 제조에서는, 유전막(13b) 하부에 하부전극(12b)과 분리절연막(20)이 혼재되어 있어, 유전막(13b)의 결정화를 위한 열처리 공정 시 균일한 열전달이 이루어지기가 어렵기 때문에 유전막(13b)의 균일한 강유전체 특성을 확보하기가 어렵다. 또한, 열처리 공정을 과도하게 수행하게 되면, 불균일 특성의 심화로 센싱마진(sensing margin) 확보가 불가능해지는 문제가 발생하게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 캐패시터 사이의 공간마진을 확보하면서 유전막의 균일한 강유전체 특성을 확보할 수 있는 강유전체 메모리 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 상부에 층간절연막이 형성된 반도체 기판 상에 하부전극용 제 1 금속막과 강유전체막을 순차적으로 증착하는 단계; 기판을 열처리하여 상기 강유전체막을 결정화하는 단계; 강유전체막 상부에 상대적으로 얇은 두께의 하드마스크를 형성하는 단계; 하드마스크를 이용하여 강유전체막과 금속막을 패터닝하여 강유전체 유전막과 하부전극을 형성하는 단계; 하부전극 사이를 절연하도록 상기 하부전극 사이에만 평탄화된 분리절연막을 형성하는 단계; 및 하부전극 및 분리절연막 상부에 제 2 금속막의 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자의 캐패시터 제조방법에 의해 달성될 수 있다.
바람직하게, 하드마스크는 질화막 또는 산화막 등의 절연막이나 제 2 금속막으로 이루어지고, 제 1 및 제 2 금속막은 Pt막, Ir막, Ru막, IrOx막, RuOx막 또는 이들의 조합막으로 각각 이루어지며, BLT, BTO, SBT, SBTN, BIT 또는 PZT로 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 강유전체 메모리 소자의 캐패시터 제조방법을 설명하기 위한 단면도이다.
도 4a에 도시된 바와 같이, 트랜지스터 및 비트라인 등의 소정의 공정이 완 료된 반도체 기판(40) 상에 층간절연막(41)을 형성하고, 층간절연막(41) 상부에 하부전극용 제 1 금속막(42)과 강유전체막(43)을 순차적으로 증착한다. 바람직하게, 제 1 금속막(42)은 Pt막, Ir막, Ru막, IrOx막, RuOx막 또는 이들의 조합막으로 이루어지고, 강유전체막(43)은 BLT, BTO, SBT, SBTN, BIT 또는 PZT로 이루어진다. 그 후, 열처리를 수행하여 강유전체막(43)을 결정화시킨다. 이때, 강유전체막(43) 하부에 금속막(42) 만이 존재하기 때문에 균일한 열전달 및 결정화가 이루어지므로 균일한 강유전체 특성 확보가 용이해진다. 그 다음, 강유전체막(43) 상부에 하드마스크 물질막(44)을 상대적으로 얇게 증착한다. 바람직하게, 하드마스크 물질막(44)은 질화막 또는 산화막 등의 절연막이나 상부전극용 금속막으로 이루어진다.
도 4b에 도시된 바와 같이, 포토리소그라피에 의해 하드마스크 물질막(44) 상부에 마스크 패턴(45)을 형성하고, 마스크 패턴(45)을 이용하여 하드마스크 물질막(44)을 식각하여 하드마스크(44a)를 형성한 후, 하드마스크(44a)를 이용하여 강유전체막(43)과 제 1 금속막(42)을 식각하여, 강유전체 유전막(43a) 및 하부전(42a)을 형성한다. 이때, 상대적으로 얇은 두께의 하드마스크(44a)를 이용하여 유전막(43)과 하부전극(43a)을 패터닝하기 때문에, 유전막(43)과 하부전극(43a)의 측부가 수직 프로파일 또는 종래(도 2 참조)에 비해 가파른 경사 프로파일(도 5 참조)을 가지게 되므로, 캐패시터 사이의 공간마진 확보가 용이해진다.
도 4c에 도시된 바와 같이, 공지된 방법에 의해 마스크 패턴(45)을 제거하 고, 하부전극(42a) 사이를 절연하도록 기판 전면 상에 분리절연막(46)을 증착하고, CMP 또는 에치백 공정에 의해 유전막(43a) 상의 분리절연막(46)을 제거하여, 유전막(43a)을 노출시킴과 동시에 표면을 평탄화한다. 그 후, 유전막(43a) 및 분리절연막(46) 상부에 상부전극용 제 2 금속막을 증착하고, 포토리소그라피 및 식각공정에 의해 패터닝하여 상부전극(47)을 형성하여 캐패시터(200)를 형성한다. 바람직하게, 제 2 금속막은 제 1 금속막(42)과 마찬가지로 Pt막, Ir막, Ru막, IrOx막, RuOx막 또는 이들의 조합막으로 이루어진다.
상기 실시예에 의하면, MTP 방식을 적용하되 금속 하부전극과 강유전체 유전막은 상대적으로 얇은 두께의 하드마스크를 이용하여 동시에 패터닝하여 측부가 수직 프로파일을 갖도록 함으로써, 캐패시터 사이의 공간마진을 용이하게 확보할 수 있게 된다. 이에 따라, 셀간 캐패시터 단락 등의 문제를 방지할 수 있게 된다.
또한, 강유전체 유전막 하부에 하부전극만이 존재하기 때문에 유전막의 열처리 공정시 균일한 열전달 및 결정화가 이루어지므로 균일한 강유전체 특성을 확보할 수 있게 된다. 이에 따라, 센싱마진을 용이하게 확보할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 강유전체 메모리 소자의 캐패시터 제조 시 캐패시터 사이의 공간마진을 확보할 수 있을 뿐만 아니라 유전막의 균일한 강유전체 특성을 확보할 수 있으므로, 소자의 수율 및 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 상부에 층간절연막이 형성된 반도체 기판 상에 하부전극용 제 1 금속막과 강유전체막을 순차적으로 증착하는 단계;
    상기 기판을 열처리하여 상기 강유전체막을 결정화하는 단계;
    상기 강유전체막 상부에 상기 제 1 금속막보다 얇은 두께의 하드마스크를 형성하는 단계;
    상기 하드마스크를 이용하여 상기 강유전체막과 상기 제 1 금속막을 패터닝하여 유전막과 하부전극을 형성하는 단계;
    상기 기판 전면에 분리절연막을 증착하는 단계;
    상기 유전막이 노출될때까지 상기 분리절연막을 평탄화하는 단계; 및
    상기 유전막 및 분리절연막 상부에 제 2 금속막의 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자의 캐패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 하드마스크는 상기 제 2 금속막으로 이루어진 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 하드마스크는 질화막 또는 산화막 등의 절연막으로 이루어진 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 및 제 2 금속막은 Pt막, Ir막, Ru막, IrOx막, RuOx막 또는 이들의 조합막으로 각각 이루어진 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 강유전체막은 BLT, BTO, SBT, SBTN, BIT 또는 PZT로 이루어진 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
KR1020030090185A 2003-12-11 2003-12-11 강유전체 메모리 소자의 캐패시터 제조방법 KR101004692B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030090185A KR101004692B1 (ko) 2003-12-11 2003-12-11 강유전체 메모리 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090185A KR101004692B1 (ko) 2003-12-11 2003-12-11 강유전체 메모리 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20050057954A KR20050057954A (ko) 2005-06-16
KR101004692B1 true KR101004692B1 (ko) 2011-01-04

Family

ID=37251656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090185A KR101004692B1 (ko) 2003-12-11 2003-12-11 강유전체 메모리 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR101004692B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138349A (ja) 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP2001284326A (ja) 2000-03-30 2001-10-12 Seiko Epson Corp ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法
KR20030050949A (ko) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 엠아이엠 캐패시터 형성방법
KR20030074438A (ko) * 2002-03-15 2003-09-19 마츠시타 덴끼 산교 가부시키가이샤 용량소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138349A (ja) 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP2001284326A (ja) 2000-03-30 2001-10-12 Seiko Epson Corp ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法
KR20030050949A (ko) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 엠아이엠 캐패시터 형성방법
KR20030074438A (ko) * 2002-03-15 2003-09-19 마츠시타 덴끼 산교 가부시키가이샤 용량소자의 제조방법

Also Published As

Publication number Publication date
KR20050057954A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
KR19990072456A (ko) 유전체캐패시터및그제조방법,및그를이용하는유전체메모리
US6291250B1 (en) Method for manufacturing semiconductor memory device
KR100532427B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100399072B1 (ko) 강유전체 메모리 소자의 제조 방법
EP1387405A2 (en) Semiconductor memory device and method for manufacturing the same
US6723648B2 (en) Fabricating ferroelectric memory device
KR100699206B1 (ko) 강유전성 메모리 셀 제조방법
KR101004692B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR100432882B1 (ko) 강유전성 메모리 장치 형성 방법
US6410345B1 (en) Method for manufacturing a ferroelectric memory device
KR100329783B1 (ko) 금속배선간 절연막을 평탄화시킬 수 있는 강유전체 메모리 소자 제조 방법
JP2018046261A (ja) 強誘電体メモリ装置の製造方法
KR101016959B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR100968428B1 (ko) 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법
KR100846364B1 (ko) 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법
KR100629692B1 (ko) 강유전체 메모리 장치의 제조 방법
KR100528163B1 (ko) 강유전체 메모리 소자 및 그 제조방법
KR100427031B1 (ko) 강유전체 소자의 커패시터 제조 방법
KR100772530B1 (ko) 반도체 소자의 오목형 캐패시터 형성방법
KR100596844B1 (ko) 반도체소자의 형성방법
KR100954115B1 (ko) 반도체 메모리소자의 제조방법
KR20050067444A (ko) 강유전체 메모리 소자의 제조방법
KR20020055105A (ko) 강유전체 메모리 소자의 제조 방법
KR20050041185A (ko) 하부전극이 절연막에 의해 분리된 구조를 갖는강유전체메모리소자의 제조 방법
KR19990001919A (ko) 강유전체 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee