JP2001284326A - ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 - Google Patents
ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法Info
- Publication number
- JP2001284326A JP2001284326A JP2000095769A JP2000095769A JP2001284326A JP 2001284326 A JP2001284326 A JP 2001284326A JP 2000095769 A JP2000095769 A JP 2000095769A JP 2000095769 A JP2000095769 A JP 2000095769A JP 2001284326 A JP2001284326 A JP 2001284326A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dry etching
- upper electrode
- etching
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】上部電極膜と強誘電体膜を同一のフォトレジス
トマスクを用い一括でドライエッチングを行いパターン
を形成する工程において、フォトレジストサイズの縮小
がなく、サイズシフトの小さい積層膜のパターニングを
行う。 【解決手段】フォトレジストマスク５側壁への反応生成
物の付着１４が発生する条件を用いて上部電極膜１０の
ドライエッチングを行う工程と、強誘電体膜単層のドラ
イエッチング時にフォトレジストマスク側壁に反応生成
物の付着が発生しない条件により強誘電体膜１１のドラ
イエッチングを行う工程からなるドライエッチングプロ
セスを行う。
トマスクを用い一括でドライエッチングを行いパターン
を形成する工程において、フォトレジストサイズの縮小
がなく、サイズシフトの小さい積層膜のパターニングを
行う。 【解決手段】フォトレジストマスク５側壁への反応生成
物の付着１４が発生する条件を用いて上部電極膜１０の
ドライエッチングを行う工程と、強誘電体膜単層のドラ
イエッチング時にフォトレジストマスク側壁に反応生成
物の付着が発生しない条件により強誘電体膜１１のドラ
イエッチングを行う工程からなるドライエッチングプロ
セスを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ドライエッチング
プロセス、さらに詳しくは、Ｉｒ等の高融点材料膜より
なる上部および下部電極膜とチタン酸ジルコン酸鉛（以
下「ＰＺＴ」とする）系膜からなる強誘電体材料膜で構成
された強誘電体キャパシタの製造方法であって、上部電
極膜と強誘電体膜を同一のフォトレジストマスクを用い
て一括にドライエッチングするプロセスに関するもので
ある。
プロセス、さらに詳しくは、Ｉｒ等の高融点材料膜より
なる上部および下部電極膜とチタン酸ジルコン酸鉛（以
下「ＰＺＴ」とする）系膜からなる強誘電体材料膜で構成
された強誘電体キャパシタの製造方法であって、上部電
極膜と強誘電体膜を同一のフォトレジストマスクを用い
て一括にドライエッチングするプロセスに関するもので
ある。
【０００２】
【従来の技術】ＦｅＲＡＭに用いられる強誘電体キャパ
シタの電極材料であるＩｒやＰｔ等の高融点材料のドラ
イエッチングは、マスク側壁に反応生成物の付着（以下
「サイドデポ」とする）の発生や、フォトレジストとのエ
ッチング速度の比（以下「レジスト選択比」とする）が小
さいために、フォトレジストを厚くしなければならない
という問題点があった。この問題を解決するため、例え
ば、特開平７−２３５５２７では、エッチングガスとし
て硫黄を含むガスを用いている。一方、強誘電体材料の
ドライエッチングでも同様に、エッチング速度が遅いこ
とやレジスト選択比が低いという問題点があり、これを
解決するために、特開平９−２５１９８０や特開平９−
２５１９８３では、エッチングガスとしてＢＣｌ3とＣ
ｌ2の混合ガスやＣＦ4を用いている。
シタの電極材料であるＩｒやＰｔ等の高融点材料のドラ
イエッチングは、マスク側壁に反応生成物の付着（以下
「サイドデポ」とする）の発生や、フォトレジストとのエ
ッチング速度の比（以下「レジスト選択比」とする）が小
さいために、フォトレジストを厚くしなければならない
という問題点があった。この問題を解決するため、例え
ば、特開平７−２３５５２７では、エッチングガスとし
て硫黄を含むガスを用いている。一方、強誘電体材料の
ドライエッチングでも同様に、エッチング速度が遅いこ
とやレジスト選択比が低いという問題点があり、これを
解決するために、特開平９−２５１９８０や特開平９−
２５１９８３では、エッチングガスとしてＢＣｌ3とＣ
ｌ2の混合ガスやＣＦ4を用いている。
【０００３】
【発明が解決しようとする課題】しかし、 図１（ａ）
に示すように半導体回路や層間絶縁膜などが形成された
Ｓｉ基板１上に下部電極膜２を形成し、さらにその上に
強誘電体膜３、上部電極膜４を形成し、その上にフォト
レジスト５によりパターニングした基板を、上部電極膜
４と強誘電体膜３を同一のフォトレジスト５によって一
括にドライエッチングするプロセスにおいて、従来のよ
うな上部電極材料乃至強誘電体材料の各単層膜のドライ
エッチングにおいて、サイドデポのない良好なパターニ
ングが行える条件を組み合わせることによりドライエッ
チングを行うと、図１（ｂ）のように上部電極膜４の形
状がラウンド化するという問題点があった。
に示すように半導体回路や層間絶縁膜などが形成された
Ｓｉ基板１上に下部電極膜２を形成し、さらにその上に
強誘電体膜３、上部電極膜４を形成し、その上にフォト
レジスト５によりパターニングした基板を、上部電極膜
４と強誘電体膜３を同一のフォトレジスト５によって一
括にドライエッチングするプロセスにおいて、従来のよ
うな上部電極材料乃至強誘電体材料の各単層膜のドライ
エッチングにおいて、サイドデポのない良好なパターニ
ングが行える条件を組み合わせることによりドライエッ
チングを行うと、図１（ｂ）のように上部電極膜４の形
状がラウンド化するという問題点があった。
【０００４】これは、図２（ａ）のように、上部電極膜
４をエッチングした段階では、サイドデポもなく、レジ
スト選択比も十分なエッチングが行えているが、その
後、強誘電体膜３のエッチングを行うと、上部電極膜４
のエッチング時にある程度フォトレジスト５が後退して
いるため、図２（ｂ）のように、強誘電体膜３がエッチ
ングされている間にフォトレジスト５がさらに後退し、
初期のフォトレジストサイズよりも縮小していくため、
図２（ｃ）のように上部電極膜４もエッチングされるこ
とによる。
４をエッチングした段階では、サイドデポもなく、レジ
スト選択比も十分なエッチングが行えているが、その
後、強誘電体膜３のエッチングを行うと、上部電極膜４
のエッチング時にある程度フォトレジスト５が後退して
いるため、図２（ｂ）のように、強誘電体膜３がエッチ
ングされている間にフォトレジスト５がさらに後退し、
初期のフォトレジストサイズよりも縮小していくため、
図２（ｃ）のように上部電極膜４もエッチングされるこ
とによる。
【０００５】本発明は、上記の問題点を解決するために
なされたものであって、Ｉｒ、Ｐｔまたは前記材料とＩ
ｒＯ2の積層膜を上部電極膜とし、強誘電体膜としてＰ
ＺＴ系膜を用いたＦｅＲＡＭキャパシタの製造工程であ
り、前記上部電極膜と強誘電体膜を同一のフォトレジス
トマスクによって一括にパターニングするプロセスにお
いて、良好なドライエッチング方法を提供するものであ
る。
なされたものであって、Ｉｒ、Ｐｔまたは前記材料とＩ
ｒＯ2の積層膜を上部電極膜とし、強誘電体膜としてＰ
ＺＴ系膜を用いたＦｅＲＡＭキャパシタの製造工程であ
り、前記上部電極膜と強誘電体膜を同一のフォトレジス
トマスクによって一括にパターニングするプロセスにお
いて、良好なドライエッチング方法を提供するものであ
る。
【０００６】
【課題を解決する手段】本発明のドライエッチングプロ
セスによれば、半導体回路や層間絶縁膜などが形成され
ているＳｉ基板上に、下部電極膜、強誘電体膜および上
部電極膜を形成し、上部電極膜および強誘電体膜を同一
のフォトレジストマスクにより一括にドライエッチング
するプロセスであって、フォトレジストマスク側壁への
反応生成物の付着が発生する条件を用いて前記記載の上
部電極膜のドライエッチングを行なう工程と、強誘電体
膜単層のドライエッチング時にフォトレジストマスク側
壁に反応生成物の付着が発生しない条件により前記記載
の強誘電体膜のドライエッチングを行なう工程とを有す
ることを特徴とする。
セスによれば、半導体回路や層間絶縁膜などが形成され
ているＳｉ基板上に、下部電極膜、強誘電体膜および上
部電極膜を形成し、上部電極膜および強誘電体膜を同一
のフォトレジストマスクにより一括にドライエッチング
するプロセスであって、フォトレジストマスク側壁への
反応生成物の付着が発生する条件を用いて前記記載の上
部電極膜のドライエッチングを行なう工程と、強誘電体
膜単層のドライエッチング時にフォトレジストマスク側
壁に反応生成物の付着が発生しない条件により前記記載
の強誘電体膜のドライエッチングを行なう工程とを有す
ることを特徴とする。
【０００７】これによれば、上部電極膜と強誘電体膜を
同一のフォトレジストマスクにより一括にパターニング
する際に、上部電極膜がラウンド化することを防ぐこと
ができ、良好な形状を持つパターニングが行える。
同一のフォトレジストマスクにより一括にパターニング
する際に、上部電極膜がラウンド化することを防ぐこと
ができ、良好な形状を持つパターニングが行える。
【０００８】請求項２記載のドライエッチングプロセス
では、上部電極膜として、Ｐｔ、Ｉｒの各単層膜または
これらの金属とＩｒＯ2との積層膜を用い、強誘電体膜
としてＰＺＴ系膜を用いることを特徴とする。
では、上部電極膜として、Ｐｔ、Ｉｒの各単層膜または
これらの金属とＩｒＯ2との積層膜を用い、強誘電体膜
としてＰＺＴ系膜を用いることを特徴とする。
【０００９】これによれば、前記の材料からなる強誘電
体キャパシタを請求項１記載の方法でドライエッチング
することにより、良好なパターニングを行うことができ
る。
体キャパシタを請求項１記載の方法でドライエッチング
することにより、良好なパターニングを行うことができ
る。
【００１０】請求項３記載のドライエッチングプロセス
では、上部電極膜のドライエッチング時にエッチングガ
スとして塩素とアルゴンの混合ガスを、強誘電体膜のド
ライエッチング時にＣＦ4とアルゴンの混合ガスを、そ
れぞれ用いることを特徴とする。
では、上部電極膜のドライエッチング時にエッチングガ
スとして塩素とアルゴンの混合ガスを、強誘電体膜のド
ライエッチング時にＣＦ4とアルゴンの混合ガスを、そ
れぞれ用いることを特徴とする。
【００１１】これによれば、半導体プロセスに汎用のガ
スのみを用いて良好なドライエッチングを行うことがで
きる。
スのみを用いて良好なドライエッチングを行うことがで
きる。
【００１２】請求項４記載のドライエッチングプロセス
によれば、請求項３記載の上部電極膜のドライエッチン
グにおいて、塩素流量比を４０％〜６０％にし、請求項
３記載の強誘電体膜のドライエッチングにおいて、ＣＦ
4流量比を５０％以上にすることを特徴とする。
によれば、請求項３記載の上部電極膜のドライエッチン
グにおいて、塩素流量比を４０％〜６０％にし、請求項
３記載の強誘電体膜のドライエッチングにおいて、ＣＦ
4流量比を５０％以上にすることを特徴とする。
【００１３】これによれば、請求項３による効果を最適
化できる。
化できる。
【００１４】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
づいて説明する。
【００１５】本発明の実施例に用いたエッチング装置を
図３に示す。プラズマソース６、バイアス電極７が図の
ように配置され、エッチングガスはプラズマソース６直
下のガス吹き出し口（図示せず）から供給され、真空ポ
ンプ（図示せず）により排気される。プラズマソース電
力は、プラズマソース６に供給される電力であり、バイ
アス電力は、バイアス電極７に供給される電力である。
試料８は、バイアス電極７の上に静電チャックにより保
持される。エッチング装置は、ＩＣＰドライエッチャー
のように高密度プラズマであり高速排気できる装置であ
ればよい。
図３に示す。プラズマソース６、バイアス電極７が図の
ように配置され、エッチングガスはプラズマソース６直
下のガス吹き出し口（図示せず）から供給され、真空ポ
ンプ（図示せず）により排気される。プラズマソース電
力は、プラズマソース６に供給される電力であり、バイ
アス電力は、バイアス電極７に供給される電力である。
試料８は、バイアス電極７の上に静電チャックにより保
持される。エッチング装置は、ＩＣＰドライエッチャー
のように高密度プラズマであり高速排気できる装置であ
ればよい。
【００１６】（実験１）まず、図４に示すようにＳｉ基
板１上にＴｉ膜９を形成し、Ｐｔ／ＩｒＯ2膜１０、あ
るいはＰＺＴ膜１１を形成し、その上にフォトレジスト
５をスピンコートによりパターニングした試料を用い、
それぞれの膜のエッチング特性のデータを取得した。
Ｐｔ／ＩｒＯ2膜１０のエッチングには、塩素とアルゴ
ンの混合ガスを用いた。ここで、塩素流量比が３０％以
下になるとＰｔ／ＩｒＯ2膜のエッチングレートが急激
に下がるため、本実施例では、塩素流量比を３０％以上
とした。ＰＺＴ膜１１のドライエッチングには、ＣＦ4
とアルゴンの混合ガスを使用した。 ＰＺＴ膜は、塩素
とアルゴンの混合ガスでもエッチングが可能であるが、
ＣＦ4とアルゴンの混合ガスの方がレジスト選択比を大
きくすることができる。
板１上にＴｉ膜９を形成し、Ｐｔ／ＩｒＯ2膜１０、あ
るいはＰＺＴ膜１１を形成し、その上にフォトレジスト
５をスピンコートによりパターニングした試料を用い、
それぞれの膜のエッチング特性のデータを取得した。
Ｐｔ／ＩｒＯ2膜１０のエッチングには、塩素とアルゴ
ンの混合ガスを用いた。ここで、塩素流量比が３０％以
下になるとＰｔ／ＩｒＯ2膜のエッチングレートが急激
に下がるため、本実施例では、塩素流量比を３０％以上
とした。ＰＺＴ膜１１のドライエッチングには、ＣＦ4
とアルゴンの混合ガスを使用した。 ＰＺＴ膜は、塩素
とアルゴンの混合ガスでもエッチングが可能であるが、
ＣＦ4とアルゴンの混合ガスの方がレジスト選択比を大
きくすることができる。
【００１７】エッチング圧力が高真空になるほど異方性
の高いエッチングが行えるため、エッチング圧力はでき
るだけ高真空にし、バイアス電力はエッチング速度に大
きく寄与するためできるだけ高くする。エッチング条件
の一例として、 Ｐｔ／ＩｒＯ2膜のエッチングの場合、
プラズマソース電力＝９００Ｗ、バイアス電力＝５５０
Ｗ、塩素流量比＝６０％、ガス流量＝５０ｓｃｃｍ、圧
力＝０．６Ｐａとする。
の高いエッチングが行えるため、エッチング圧力はでき
るだけ高真空にし、バイアス電力はエッチング速度に大
きく寄与するためできるだけ高くする。エッチング条件
の一例として、 Ｐｔ／ＩｒＯ2膜のエッチングの場合、
プラズマソース電力＝９００Ｗ、バイアス電力＝５５０
Ｗ、塩素流量比＝６０％、ガス流量＝５０ｓｃｃｍ、圧
力＝０．６Ｐａとする。
【００１８】この結果、Ｐｔ／ＩｒＯ2膜では、塩素流
量比の増加に従いサイドデポの量は減少した。一方、Ｐ
ＺＴ膜も同様に、ＣＦ4流量比の増加に従いサイドデポ
は減少した。このように、どちらの膜もサイドデポの発
生を抑えるためには、エッチャントの流量比をある値以
上にしなければならない。Ｐｔ／ＩｒＯ2膜では、塩素
流量比が７０％以上、ＰＺＴ膜ではＣＦ4流量比が５０
％以上で完全にサイドデポを除去することができる。
量比の増加に従いサイドデポの量は減少した。一方、Ｐ
ＺＴ膜も同様に、ＣＦ4流量比の増加に従いサイドデポ
は減少した。このように、どちらの膜もサイドデポの発
生を抑えるためには、エッチャントの流量比をある値以
上にしなければならない。Ｐｔ／ＩｒＯ2膜では、塩素
流量比が７０％以上、ＰＺＴ膜ではＣＦ4流量比が５０
％以上で完全にサイドデポを除去することができる。
【００１９】（実験２）次に、図５のように、半導体回
路や層間絶縁膜が形成されたＳｉ基板１上に、スパッタ
により下部電極膜２を形成し、その上にＰＺＴ膜１１を
ゾルゲル法により形成し、さらにスパッタによりＩｒＯ
2膜１２、Ｐｔ膜１３を堆積させることでＰｒ／ＩｒＯ2
膜１０を形成する。その後、スピンコートによりフォト
レジスト５をコートし、露光及び現像によりパターンを
形成する。ここで、下部電極膜２としては、Ｐｔ、Ｉｒ
の単層またはＩｒＯ2と前記の材料を組み合わせた積層
膜で形成されていれば良い。この図５記載の試料のＰｔ
／ＩｒＯ2膜１０およびＰＺＴ膜１１を図３記載のエッ
チング装置でエッチングを行う。 Ｐｔ／ＩｒＯ2膜のエ
ッチング時とＰＺＴ膜のエッチング時とでは異なったエ
ッチング条件を用い、それぞれの膜のエッチング終点
は、光学式エンドポイントモニターにより検出する。そ
の後、レジストマスク５をO2プラズマで除去する。
路や層間絶縁膜が形成されたＳｉ基板１上に、スパッタ
により下部電極膜２を形成し、その上にＰＺＴ膜１１を
ゾルゲル法により形成し、さらにスパッタによりＩｒＯ
2膜１２、Ｐｔ膜１３を堆積させることでＰｒ／ＩｒＯ2
膜１０を形成する。その後、スピンコートによりフォト
レジスト５をコートし、露光及び現像によりパターンを
形成する。ここで、下部電極膜２としては、Ｐｔ、Ｉｒ
の単層またはＩｒＯ2と前記の材料を組み合わせた積層
膜で形成されていれば良い。この図５記載の試料のＰｔ
／ＩｒＯ2膜１０およびＰＺＴ膜１１を図３記載のエッ
チング装置でエッチングを行う。 Ｐｔ／ＩｒＯ2膜のエ
ッチング時とＰＺＴ膜のエッチング時とでは異なったエ
ッチング条件を用い、それぞれの膜のエッチング終点
は、光学式エンドポイントモニターにより検出する。そ
の後、レジストマスク５をO2プラズマで除去する。
【００２０】Ｐｔ／ＩｒＯ2膜ならびにＰＺＴ膜それぞ
れのエッチング条件について、実験１におけるサイドデ
ポが発生する条件を用いるか、発生しない条件を用いる
かによる、エッチング形状への影響をまとめたものを表
１に示す。
れのエッチング条件について、実験１におけるサイドデ
ポが発生する条件を用いるか、発生しない条件を用いる
かによる、エッチング形状への影響をまとめたものを表
１に示す。
【００２１】
【表１】
【００２２】表1より、サイドデポが発生しないように
積層膜をエッチングするためには、Ｐｔ／ＩｒＯ2膜の
エッチング条件よりもＰＺＴ膜のエッチング条件をサイ
ドデポが残らないように制御する必要がある。これは、
ＰＺＴ膜のエッチング中に、ある程度フォトレジストに
テーパーがつくため、 Ｐｔ／ＩｒＯ2膜のエッチング後
にサイドデポが発生しても、ＰＺＴ膜のエッチング中に
アルゴンプラズマによりこのサイドデポが物理的に削ら
れるためである。よって、積層膜を同一のフォトレジス
トマスクで一括してドライエッチングするには、各層に
おいてサイドデポの発生しない条件を組み合わせる必要
はない。
積層膜をエッチングするためには、Ｐｔ／ＩｒＯ2膜の
エッチング条件よりもＰＺＴ膜のエッチング条件をサイ
ドデポが残らないように制御する必要がある。これは、
ＰＺＴ膜のエッチング中に、ある程度フォトレジストに
テーパーがつくため、 Ｐｔ／ＩｒＯ2膜のエッチング後
にサイドデポが発生しても、ＰＺＴ膜のエッチング中に
アルゴンプラズマによりこのサイドデポが物理的に削ら
れるためである。よって、積層膜を同一のフォトレジス
トマスクで一括してドライエッチングするには、各層に
おいてサイドデポの発生しない条件を組み合わせる必要
はない。
【００２３】このことから、 ＰＺＴ膜のエッチングに
は、サイドデポの発生しない条件のうち最も選択比が取
れるＣＦ4流量比が５０％の条件でエッチングすること
にし、 Ｐｔ／ＩｒＯ2膜のエッチング条件を塩素流量比
を調整することにより変化させ、積層膜における最適な
エッチング条件を見出す実験を行った。この結果を表２
に示す。
は、サイドデポの発生しない条件のうち最も選択比が取
れるＣＦ4流量比が５０％の条件でエッチングすること
にし、 Ｐｔ／ＩｒＯ2膜のエッチング条件を塩素流量比
を調整することにより変化させ、積層膜における最適な
エッチング条件を見出す実験を行った。この結果を表２
に示す。
【００２４】
【表２】
【００２５】フォトレジストサイズの縮小が少ない条件
は、 Ｐｔ／ＩｒＯ2膜のエッチング時に塩素流量比を６
０％以下にした場合であり、この条件では、 Ｐｔ／Ｉ
ｒＯ2膜のエッチング終了時にサイドデポが発生してい
る。この時、フォトレジスト５は図６（ａ）に示すよう
に、 Ｐｔ／ＩｒＯ2膜１０のエッチング終了時にテーパ
ーがついていないため、ＰＺＴ膜１１のエッチング時に
レジスト後退が起こりにくい。また、 Ｐｔ／ＩｒＯ2膜
をサイドデポ１４の発生なくエッチングできる条件は、
実験１より塩素流量比が７０％以上の条件であるから、
サイドデポが発生しても、その量が微量である場合（塩
素流量比６０％〜７０％）には、フォトレジストサイズ
の縮小が起こる。一方、塩素流量比を下げていくと、実
験１で述べたようにサイドデポの量が増加する。このサ
イドデポは、図６（ａ）に示すように、ＰＺＴ膜１１の
エッチング時のマスクとなるため、積層膜エッチング後
には、図６（ｂ）に示すように、サイドデポの量が多く
なるほど、サイズシフトが大きくなる。このため、フォ
トレジストサイズの縮小なく、かつエッチング後のサイ
ズシフトを小さくするためには、 Ｐｔ／ＩｒＯ2膜１０
のエッチング時に形成されるサイドデポの量をコントロ
ールする必要がある。このことから、Ｐｔ／ＩｒＯ2で
構成される上部電極膜は、塩素流量比４０％〜６０％の
条件でエッチングすることが望ましい。
は、 Ｐｔ／ＩｒＯ2膜のエッチング時に塩素流量比を６
０％以下にした場合であり、この条件では、 Ｐｔ／Ｉ
ｒＯ2膜のエッチング終了時にサイドデポが発生してい
る。この時、フォトレジスト５は図６（ａ）に示すよう
に、 Ｐｔ／ＩｒＯ2膜１０のエッチング終了時にテーパ
ーがついていないため、ＰＺＴ膜１１のエッチング時に
レジスト後退が起こりにくい。また、 Ｐｔ／ＩｒＯ2膜
をサイドデポ１４の発生なくエッチングできる条件は、
実験１より塩素流量比が７０％以上の条件であるから、
サイドデポが発生しても、その量が微量である場合（塩
素流量比６０％〜７０％）には、フォトレジストサイズ
の縮小が起こる。一方、塩素流量比を下げていくと、実
験１で述べたようにサイドデポの量が増加する。このサ
イドデポは、図６（ａ）に示すように、ＰＺＴ膜１１の
エッチング時のマスクとなるため、積層膜エッチング後
には、図６（ｂ）に示すように、サイドデポの量が多く
なるほど、サイズシフトが大きくなる。このため、フォ
トレジストサイズの縮小なく、かつエッチング後のサイ
ズシフトを小さくするためには、 Ｐｔ／ＩｒＯ2膜１０
のエッチング時に形成されるサイドデポの量をコントロ
ールする必要がある。このことから、Ｐｔ／ＩｒＯ2で
構成される上部電極膜は、塩素流量比４０％〜６０％の
条件でエッチングすることが望ましい。
【００２６】このように、上部電極膜と強誘電体膜から
なる積層膜を同一のフォトレジストマスクにより一括に
ドライエッチングする工程において、上部電極膜のドラ
イエッチングは適度にサイドデポの発生する条件とし、
強誘電体膜は、その単層膜を最適にドライエッチングで
きる条件を用いることにより、前記の積層膜の良好なパ
ターニングが行える。
なる積層膜を同一のフォトレジストマスクにより一括に
ドライエッチングする工程において、上部電極膜のドラ
イエッチングは適度にサイドデポの発生する条件とし、
強誘電体膜は、その単層膜を最適にドライエッチングで
きる条件を用いることにより、前記の積層膜の良好なパ
ターニングが行える。
【００２７】ここでは、図５に示されている構造の積層
膜の場合についてのみ述べたが、Ｐｔ，Ｉｒの各単層、
または、前記の材料とＩｒＯ2を組み合わせた積層膜か
ら構成される上部電極膜と、ＰＺＴ膜またはそれにＬａ
などを添加した材料を強誘電体膜とした積層膜において
も同様のドライエッチングプロセスが行える。
膜の場合についてのみ述べたが、Ｐｔ，Ｉｒの各単層、
または、前記の材料とＩｒＯ2を組み合わせた積層膜か
ら構成される上部電極膜と、ＰＺＴ膜またはそれにＬａ
などを添加した材料を強誘電体膜とした積層膜において
も同様のドライエッチングプロセスが行える。
【００２８】
【発明の効果】以上述べたように、本発明のドライエッ
チングプロセスによれば、上部電極膜と強誘電体膜を同
一のフォトレジストマスクにより一括にドライエッチン
グを行いパターンを形成する工程において、上部電極膜
のパターニングは、適度にサイドデポの発生する条件と
し、強誘電体膜は、その単層膜を最適にドライエッチン
グできる条件で各層をドライエッチングすることによ
り、上部電極膜のラウンド化がなく、サイズシフトの小
さい積層膜のパターニングが行える。
チングプロセスによれば、上部電極膜と強誘電体膜を同
一のフォトレジストマスクにより一括にドライエッチン
グを行いパターンを形成する工程において、上部電極膜
のパターニングは、適度にサイドデポの発生する条件と
し、強誘電体膜は、その単層膜を最適にドライエッチン
グできる条件で各層をドライエッチングすることによ
り、上部電極膜のラウンド化がなく、サイズシフトの小
さい積層膜のパターニングが行える。
【図１】ドライエッチング前の試料の断面図と従来の技
術によりドライエッチングを行なった後の試料の断面
図。
術によりドライエッチングを行なった後の試料の断面
図。
【図２】従来の技術によりドライエッチングを行なった
場合に、レジスト後退により上部電極膜がラウンド化す
る過程を示した断面図。
場合に、レジスト後退により上部電極膜がラウンド化す
る過程を示した断面図。
【図３】本発明の実施の形態における実験１および実験
２に用いたドライエッチング装置の断面図。
２に用いたドライエッチング装置の断面図。
【図４】本発明の実施の形態における実験１に用いた試
料の断面図。
料の断面図。
【図５】本発明の実施の形態における実験２に用いた試
料の断面図。
料の断面図。
【図６】本発明のドライエッチングプロセスによりパタ
ーニングされた試料の断面図。
ーニングされた試料の断面図。
１．Ｓｉ基板 ２．下部電極膜 ３．強誘電体膜 ４．上部電極膜 ５．フォトレジスト ６．プラズマソース ７．バイアス電極 ８．試料 ９．Ｔｉ膜 １０．Ｐｔ／ＩｒＯ2膜 １１．ＰＺＴ膜 １２．ＩｒＯ2膜 １３．Ｐｔ膜 １４．サイドデポ
Claims (5)
- 【請求項１】半導体回路や層間絶縁膜などが形成されて
いるＳｉ基板上に、下部電極膜、強誘電体膜および上部
電極膜を形成し、上部電極膜および強誘電体膜を同一の
フォトレジストマスクにより一括にドライエッチングす
るプロセスであって、フォトレジストマスク側壁への反
応生成物の付着が発生する条件を用いて前記記載の上部
電極膜のドライエッチングを行なう工程と、強誘電体膜
単層のドライエッチング時にフォトレジストマスク側壁
に反応生成物の付着が発生しない条件により前記記載の
強誘電体膜のドライエッチングを行なう工程とを有する
ことを特徴としたドライエッチングプロセス。 - 【請求項２】前記記載の上部電極膜として、Ｐｔ、Ｉｒ
の各単層膜またはこれらの金属とＩｒＯ2との積層膜を
用い、前記記載の強誘電体膜としてチタン酸ジルコン酸
鉛系膜を用いることを特徴とした請求項１記載のドライ
エッチングプロセス。 - 【請求項３】前記記載の上部電極膜のドライエッチング
時にエッチングガスとして塩素とアルゴンの混合ガス
を、前記記載の強誘電体膜のドライエッチング時にＣＦ
4とアルゴンの混合ガスを、それぞれ用いることを特徴
とした請求項２記載のドライエッチングプロセス。 - 【請求項４】前記記載の上部電極膜のドライエッチング
において塩素流量比を４０％〜６０％にし、前記記載の
強誘電体膜のドライエッチングにおいてＣＦ4流量比を
５０％以上にすることを特徴とした請求項３記載のドラ
イエッチングプロセス。 - 【請求項５】請求項１〜４記載のいずれかのドライエッ
チングプロセスを用いた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095769A JP3565132B2 (ja) | 2000-03-30 | 2000-03-30 | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095769A JP3565132B2 (ja) | 2000-03-30 | 2000-03-30 | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284326A true JP2001284326A (ja) | 2001-10-12 |
| JP3565132B2 JP3565132B2 (ja) | 2004-09-15 |
Family
ID=18610626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000095769A Expired - Fee Related JP3565132B2 (ja) | 2000-03-30 | 2000-03-30 | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565132B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007129732A1 (ja) * | 2006-05-10 | 2007-11-15 | Ulvac, Inc. | エッチング方法 |
| JP2009252757A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド |
| KR101004692B1 (ko) | 2003-12-11 | 2011-01-04 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 제조방법 |
| JP2011086783A (ja) * | 2009-10-16 | 2011-04-28 | Sumitomo Precision Prod Co Ltd | プラズマエッチング方法 |
-
2000
- 2000-03-30 JP JP2000095769A patent/JP3565132B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004692B1 (ko) | 2003-12-11 | 2011-01-04 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 제조방법 |
| WO2007129732A1 (ja) * | 2006-05-10 | 2007-11-15 | Ulvac, Inc. | エッチング方法 |
| JP2009252757A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド |
| JP2011086783A (ja) * | 2009-10-16 | 2011-04-28 | Sumitomo Precision Prod Co Ltd | プラズマエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3565132B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101257532B1 (ko) | 감소된 라인 에지 거칠기를 갖는 피처 에칭 | |
| JP3257533B2 (ja) | 無機反射防止膜を使った配線形成方法 | |
| US7785484B2 (en) | Mask trimming with ARL etch | |
| US20110030895A1 (en) | Mask trimming | |
| JP2001313282A (ja) | ドライエッチング方法 | |
| JP3252780B2 (ja) | シリコン層のエッチング方法 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JP2000183040A (ja) | 有機層間絶縁膜エッチング後のレジストアッシング方法 | |
| US7226867B2 (en) | Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JP3565132B2 (ja) | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 | |
| JPH07201986A (ja) | 半導体装置の製造方法 | |
| JP2006294848A (ja) | ドライエッチング方法 | |
| JP2681058B2 (ja) | ドライエッチング方法 | |
| JP2000340544A (ja) | 半導体装置の製造方法 | |
| JPH1197428A (ja) | 金属配線のドライエッチング方法 | |
| JP2004079582A (ja) | 金属配線のエッチング方法 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JP2001284319A (ja) | ドライエッチングプロセスおよびそれを含む半導体製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JP3541329B2 (ja) | ドライ・エッチング方法 | |
| JP2006294847A (ja) | ドライエッチング方法 | |
| JP2000311885A (ja) | 金属積層配線を有する半導体装置およびその製造方法 | |
| JPH11145282A (ja) | エッチング方法 | |
| JP2882284B2 (ja) | 導電層形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |