KR20030074438A - 용량소자의 제조방법 - Google Patents

용량소자의 제조방법 Download PDF

Info

Publication number
KR20030074438A
KR20030074438A KR10-2003-0015906A KR20030015906A KR20030074438A KR 20030074438 A KR20030074438 A KR 20030074438A KR 20030015906 A KR20030015906 A KR 20030015906A KR 20030074438 A KR20030074438 A KR 20030074438A
Authority
KR
South Korea
Prior art keywords
film
capacitor
insulating film
ferroelectric
annealing
Prior art date
Application number
KR10-2003-0015906A
Other languages
English (en)
Inventor
미카와다쿠미
주다이유지
노마아츠시
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030074438A publication Critical patent/KR20030074438A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

본 발명은 용량절연막을 구성하는 강유전체막의 특성열화를 방지하기 위한 것으로, 반도체기판(10) 상의 절연막(11) 상에 제 1 도전막(13), 강유전체막(14) 및 제 2 도전막(15)을 차례로 퇴적한 후, 이들 막을 패터닝하여, 상부전극(15A), 용량절연막(14A) 및 하부전극(13A)으로 이루어지는 용량소자를 형성한다. 절연막(11) 상에 용량소자를 덮는 층간절연막(16)을 퇴적한 후, 층간절연막(16)에 덮여 있는 용량소자에 대하여, 용량절연막(14A)을 구성하는 강유전체막이 결정화되는 온도로 어닐을 행하여, 결정화한 강유전체막(14B)을 형성한다.

Description

용량소자의 제조방법{METHOD FOR FABRICATING CAPACITOR}
본 발명은 강유전체막으로 이루어지는 용량절연막을 갖는 용량소자의 제조방법에 관한 것으로, 특히, 강유전체막의 특성열화를 방지하는 기술에 관한 것이다.
강유전체막으로 이루어지는 용량절연막을 갖는 용량소자(이하, 간단히 강유전체 메모리라 함)의 종래의 제조방법에서는, 반도체기판 상에 하부전극, 강유전체막으로 이루어지는 용량절연막 및 상부전극을 차례로 형성하지만, 이들을 형성하는 공정의 도중에서 강유전체막을 결정화시키는 것이 일반적이다.
이하, 제 1 종래예에 관한 강유전체 메모리의 제조방법에 대하여 도 7의 (a)∼(d)를 참조하여 설명한다.
우선, 도 7의 (a)에 나타내는 바와 같이, 소스영역 또는 드레인영역으로 되는 한 쌍의 불순물확산층(도시생략)이 형성되어 있는 반도체기판(1) 상에 절연막(2)을 형성한 후, 해당 절연막(2)에 한 쌍의 불순물확산층 중의 한쪽과 접속하는 컨택트플러그(3)를 형성하고, 그 후, 절연막(2) 상에 예컨대, Pt막과 IrOx막(산소배리어층)의 적층막으로 이루어지고 하부전극으로 되는 제 1 도전막(4), 강유전체막(5) 및 예컨대, Pt막으로 이루어지는 제 2 도전막(6)을 차례로 퇴적한다.
다음에, 산소분위기 중에서의 제 1회째의 어닐처리를 행함으로써 강유전체막(5)을 결정화시켜, 도 7의 (b)에 나타내는 바와 같이, 페로브스카이트 결정구조를 갖는(결정화한) 강유전체막(5A)을 형성한다.
다음에, 제 2 도전막(6), 결정화한 강유전체막(5A) 및 제 1 도전막(4)을 차례로 패터닝하여, 도 7의 (c)에 나타내는 바와 같이, 제 2 도전막(6)으로 이루어지는 상부전극(6A), 결정화한 강유전체막(5A)으로 이루어지는 용량절연막(5B) 및 제 1 도전막(4)으로 이루어지는 하부전극(4A)을 형성한다.
다음에, 산소분위기 중에서의 제 2회째의 어닐처리를 행함으로써 패터닝을 위한 플라즈마 에칭에 의해 손상을 받은, 결정화한 강유전체막(5A)으로 이루어지는 용량절연막(5B)의 결정구조를 회복한다.
다음에, 도 7의 (d)에 나타내는 바와 같이, 상부전극(6A), 용량절연막(5B) 및 하부전극(4A)으로 이루어지는 용량소자를 덮는 층간절연막(7)을 퇴적한다.
제 1 종래예에 의하면, 산소분위기 중에서의 제 1회째의 어닐처리에 의해, 강유전체막(5)에서의 제 1 도전막(4) 및 제 2 도전막(6)과 각각 접하는 면으로부터 페로브스카이트 결정이 성장한다.
그런데, 제 2 도전막(6), 결정화한 강유전체막(5A) 및 제 1 도전막(4)을 패터닝할 때의 플라즈마 에칭에 의해, 결정화한 강유전체막(5A)으로 이루어지는 용량절연막(5B)이 손상을 받는다.
그래서, 산소분위기 중에서의 제 2회째의 어닐처리를 행함으로써, 손상을 받은 용량절연막(5B)의 결정구조의 회복을 도모한다.
이하, 예컨대, 일본 특개평 11-297946호 공보에 나타나 있는 제 2 종래예에 관한 강유전체 메모리의 제조방법에 대하여 도 8의 (a)∼(d)를 참조하여 설명한다.
우선, 도 8의 (a)에 나타내는 바와 같이, 소스영역 또는 드레인영역으로 되는 한 쌍의 불순물확산층(도시생략)이 형성되어 있는 반도체기판(1) 상에 절연막(2)을 형성한 후, 해당 절연막(2)에 한 쌍의 불순물확산층 중의 한쪽과 접속하는 컨택트플러그(3)를 형성하고, 그 후, 절연막(2) 상에 예컨대, Pt막과 IrOx막(산소배리어층)의 적층막으로 이루어지고 하부전극으로 되는 제 1 도전막(4), 강유전체막(5) 및 예를 들어, Pt막으로 이루어지는 제 2 도전막(6)을 차례로 퇴적한다.
다음에, 제 2 도전막(6), 강유전체막(5) 및 제 1 도전막(4)을 차례로 패터닝하여, 도 8의 (b)에 나타내는 바와 같이, 제 2 도전막(6)으로 이루어지는 상부전극(6A), 패턴화된 강유전체막(5C) 및 제 1 도전막(4)으로 이루어지는 하부전극(4A)을 형성한다.
다음에, 산소분위기 중에서의 어닐처리를 행함으로써 패턴화된 강유전체막(5C)을 결정화시켜, 도 8의 (c)에 나타내는 바와 같이, 페로브스카이트 결정구조를 갖는(결정화한) 강유전체막(5D)을 형성한다.
다음에, 도 8의 (d)에 나타내는 바와 같이, 상부전극(6), 결정화한 강유전체막(5D) 및 하부전극(4)으로 이루어지는 용량소자를 덮는 층간절연막(7)을 퇴적한다.
제 2 종래예에 의하면, 제 2 도전막(6), 강유전체막(5) 및 제 1 도전막(4)에 대하여 패터닝을 행하고 나서 산소분위기 중에서의 어닐처리를 행하여 패턴화된 강유전체막(5C)을 결정화시킨다. 이로 인하여, 제 1 종래예와 같이 플라즈마 에칭에 의해 결정화한 강유전체막(5D)이 손상을 받는 사태를 피할 수 있으므로, 양호한 특성을 갖는 강유전체 메모리를 얻을 수 있다.
그러나, 제 1 또는 제 2 종래예에 의해 얻어지는 용량소자를 방치해 두면, 시간의 경과에 따라 강유전체막의 분극상태가 반전하지 않게 되는 임프린트(imprint)현상이 발생하거나, 또는 강유전체막의 분극량이 감소하거나 하는 등의 강유전체막의 특성열화가 발생된다는 문제에 직면하였다.
그래서, 용량소자를 방치해 두면, 강유전체막의 특성이 열화하는 원인에 대하여 여러가지의 검토를 한 결과, 용량소자가 방치되어 있을 때에 대기 중의 수분이 강유전체막 내로 침입하여 강유전체막의 특성이 열화되는 것을 발견하였다.
또, 강유전체 커패시터를 덮는 층간절연막을 퇴적할 때에 용량절연막이 손상을 받아 강유전체막의 특성이 열화된다는 문제점이 있는 것도 발견하였다.
상기 문제점을 감안하여, 본 발명은 용량절연막을 구성하는 강유전체막의 특성열화를 방지하는 것을 목적으로 한다.
도 1의 (a)∼(d)는 제 1 실시예에 관한 용량소자의 제조방법의 각 공정을 나타내는 단면도.
도 2는 제 1 실시예의 변형예에 관한 용량소자의 제조방법의 공정을 나타내는 단면도.
도 3은 제 1 실시예의 변형예에 관한 용량소자의 제조방법에서, 층간절연막에 덮인 용량소자에 대하여 결정화를 위한 어닐을 행하고 나서 해당 용량소자를 대기 중에 방치하였을 때의 방치시간과 강유전체막의 분극량과의 관계를 나타내는 도면.
도 4의 (a)∼(d)는 제 2 실시예에 관한 용량소자의 제조방법의 각 공정을 나타내는 단면도.
도 5의 (a)∼(d)는 제 3 실시예에 관한 용량소자의 제조방법의 각 공정을 나타내는 단면도.
도 6의 (a)∼(d)는 제 4 실시예에 관한 용량소자의 제조방법의 각 공정을 나타내는 단면도.
도 7의 (a)∼(d)는 제 1 종래예에 관한 용량소자의 제조방법의 각 공정을 나타내는 단면도.
도 8의 (a)∼(d)는 제 2 종래예에 관한 용량소자의 제조방법의 각 공정을 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20, 30, 40 : 반도체기판 11, 21, 31, 41 : 절연막
12, 22, 32, 42 : 컨택트플러그 13 : 제 1 도전막
13A, 23A, 33A, 43A : 하부전극 14 : 강유전체막
14A, 24A, 34A, 44A : 용량절연막
14B, 24B, 34B, 44B : 결정화한 강유전체막
15 : 제 2 도전막 15A, 25A, 35A, 45A : 상부전극
16, 27, 36, 46 : 층간절연막 17, 26, 37, 47 : 수분침입방지막
상기 목적을 달성하기 위해, 본 발명에 관한 제 1 용량소자의 제조방법은, 기판 상에 하부전극, 강유전체막으로 이루어지는 용량절연막 및 상부전극으로 이루어지는 용량소자를 형성하는 공정과, 용량소자를 덮는 절연막을 형성하는 공정과, 절연막에 의해 덮여진 상기 용량소자에 대하여 강유전체막을 결정화시키기 위한 어닐을 행하는 공정을 구비한다.
제 1 용량소자의 제조방법에 의하면, 절연막에 덮여 있는 용량소자에 대하여, 강유전체막을 결정화시키기 위한 어닐을 행하기 때문에, 결정화한 강유전체막은 대기에 노출되지 않는다. 이로 인하여, 대기 중의 수분이 강유전체막 내로 침입하여 강유전체막의 특성이 열화되는 사태를 방지할 수 있다.
제 1 용량소자의 제조방법에서, 절연막은 층간절연막인 것이 바람직하다.
이와 같이 하면, 용량소자가 대기에 노출되는 것을 방지하는 절연막을 층간절연막으로 겸할 수 있으므로, 공정수의 증가를 초래하지 않고 강유전체막의 열화를 방지할 수 있다. 또, 층간절연막을 퇴적하고 나서 용량소자에 대하여 결정화 어닐을 행하기 때문에, 층간절연막의 퇴적시에 결정화한 강유전체막이 손상을 받는 사태를 방지할 수 있다.
제 1 용량소자의 제조방법에서, 절연막은 수분침입방지막인 것이 바람직하다.
이와 같이 하면, 대기 중의 수분이 강유전체막 내로 침입하는 것을 확실하게 방지할 수 있으므로, 강유전체막의 특성이 열화되는 사태를 확실하게 방지할 수 있다.
제 1 용량소자의 제조방법은, 수분침입방지막을 형성하는 공정과 강유전체막에 대하여 어닐을 행하는 공정과의 사이에 수분침입방지막 상에 층간절연막을 형성하는 공정을 구비하는 것이 바람직하다.
이와 같이 하면, 대기 중의 수분이 강유전체막 내로 침입하는 것을 한층 더 확실하게 방지할 수 있으므로, 강유전체막의 특성이 열화되는 사태를 한층 더 확실하게 방지할 수 있다.
제 1 용량소자의 제조방법은, 용량소자에 대한 어닐을 행하는 공정보다 후에 절연막 상에 수분침입방지막을 형성하는 공정을 구비하는 것이 바람직하다.
이와 같이 하면, 절연막으로서 수분의 침입을 확실하게 방지할 수 없는 막 예컨대, 실리콘산화막을 이용하는 경우라도, 대기 중의 수분이 강유전체막 내로 침입하는 것을 방지할 수 있으므로, 강유전체막의 특성이 열화되는 사태를 확실하게 방지할 수 있다.
이 경우, 용량소자에 대한 어닐을 행하고 나서 수분침입방지막을 형성하기까지의 시간은 48시간 이내인 것이 바람직하다.
이와 같이 하면, 강유전체막의 분극량의 감소를 10% 이내로 억제할 수 있다.
제 1 용량소자의 제조방법은, 절연막을 형성하는 공정과 용량소자에 대하여 어닐을 행하는 공정과의 사이에 절연막 상에 수분침입방지막을 형성하는 공정을 구비하는 것이 바람직하다.
이와 같이 하면, 대기 중의 수분이 강유전체막 내로 침입하는 것을 한층 더 확실하게 방지할 수 있으므로, 강유전체막의 특성이 열화되는 사태를 한층 더 확실하게 방지할 수 있다.
제 1 용량소자의 제조방법이 수분침입방지막을 형성하는 공정을 구비하고 있는 경우, 수분침입방지막은 실리콘질화막, 금속막, 금속질화막 혹은 금속산화막으로 이루어지는 단층막 또는 이들 막의 적층막인 것이 바람직하다.
이와 같이 하면, 대기 중의 수분이 강유전체막 내로 침입하는 사태를 확실하게 방지할 수 있다.
본 발명에 관한 제 2 용량소자의 제조방법은, 기판 상에 하부전극, 강유전체막으로 이루어지는 용량절연막 및 상부전극으로 이루어지는 용량소자를 형성하는 공정과, 용량소자에 대하여 강유전체막을 결정화시키기 위한 어닐을 행하는 공정과, 어닐이 행해진 용량소자를 대기에 노출하지 않고 용량소자를 덮는 피막을 형성하는 공정을 구비하고 있다.
제 2 용량소자의 제조방법에 의하면, 결정화 어닐이 행해진 용량소자는 대기에 노출되지 않기 때문에, 대기 중의 수분이 강유전체막 내로 침입하여 강유전체막의 특성이 열화되는 사태를 방지할 수 있다.
제 2 용량소자의 제조방법에서, 피막은 층간절연막인 것이 바람직하다.
이와 같이 하면, 용량소자가 대기에 노출되는 것을 방지하는 피막을 층간절연막으로 겸할 수 있으므로, 공정수의 증가를 초래하지 않고 강유전체막의 열화를 방지할 수 있다.
제 2 용량소자의 제조방법은, 용량소자에 대하여 어닐을 행하고 나서 48시간 이내에 층간절연막 상에 수분침입방지막을 형성하는 공정을 구비하는 것이 바람직하다.
이와 같이 하면, 강유전체막의 분극량의 감소를 10% 이내로 억제할 수 있다.
제 2 용량소자의 제조방법에서, 피막은 수분침입방지막인 것이 바람직하다.
이와 같이 하면, 대기 중의 수분이 결정화되어 있는 강유전체막 내로 침입하는 것을 확실하게 방지할 수 있으므로, 강유전체막의 특성이 열화되는 사태를 확실하게 방지할 수 있다.
제 2 용량소자의 제조방법이 수분침입방지막을 형성하는 공정을 구비하고 있는 경우, 수분침입방지막은 실리콘질화막, 금속막, 금속질화막 또는 금속산화막으로 이루어지는 단층막 또는 이들 막의 적층막인 것이 바람직하다.
이와 같이 하면, 대기 중의 수분이 강유전체막 내로 침입하는 사태를 확실하게 방지할 수 있다.
(실시예)
(제 1 실시예)
이하, 제 1 실시예에 관한 용량소자의 제조방법에 대하여 도 1의 (a)∼(d)를 참조하여 설명한다.
우선, 도 1의 (a)에 나타내는 바와 같이, 소스영역 또는 드레인영역으로 되는 한 쌍의 불순물확산층(도시생략)이 형성되어 있는 반도체기판(10) 상에 절연막(11)을 형성한 후, 해당 절연막(11)에 한 쌍의 불순물확산층 중의 한쪽과 접속하는 예를 들어, W막으로 이루어지는 컨택트플러그(12)를 형성하고, 그 후, 절연막(11) 상에 예컨대, Pt막과 IrOx막(산소배리어층)의 적층막으로 이루어져 하부전극으로 되는 제 1 도전막(두께는 50∼300nm임)(13) 예컨대, SBT막 또는 PZT막으로 이루어지는 강유전체막(두께는 50∼300nm임)(14) 및 예컨대, Pt막으로 이루어지는 제 2 도전막(두께는 50∼200nm임)(15)을 차례로 퇴적한다. 또한, 강유전체막(14)이 SBT막인 경우에는 700℃ 미만의 온도의 어닐이 실시되고, 강유전체막(14)이 PZT막인 경우에는 600℃ 미만의 온도의 어닐이 실시되고 있지만, 이들 어닐은 막 중의 유기성분을 제거하기 위해 행해지고 있다. 따라서, 강유전체막(14)에는 결정화 온도 이상의 온도의 어닐이 행해지고 있지 않으므로, 강유전체막(14)은 페로브스카이트구조를 갖고 있지 않다.
다음에, 도 1의 (b)에 나타내는 바와 같이, 제 2 도전막(15), 강유전체막(14) 및 제 1 도전막(13)을 차례로 패터닝하여, 제 2 도전막(15)으로 이루어지는 상부전극(15A), 강유전체막(14)으로 이루어지는 용량절연막(14A) 및 제 1 도전막(13)으로 이루어지는 하부전극(13A)을 형성한다.
다음에, 도 1의 (c)에 나타내는 바와 같이, 절연막(11) 상에 예를 들어, SiO2막으로 이루어지고, 상부전극(15A), 용량절연막(14A) 및 하부전극(13A)으로 이루어지는 용량소자를 덮는 층간절연막(두께는 50∼500nm임)(16)을 퇴적한다.
다음에, 산소분위기 중에서, 층간절연막(16)으로 덮여 있는 용량소자에 대하여, 용량절연막(14A)을 구성하는 강유전체막이 결정화하는 온도, 즉 강유전체막이 SBT막인 경우에는 700℃ 이상에서, 강유전체막이 PZT막인 경우에는 600℃ 이상의 온도의 어닐을 행함으로써 강유전체막을 결정화시켜, 도 1의 (d)에 나타내는 바와 같이, 페로브스카이트 결정구조를 갖는(결정화한) 강유전체막(14B)을 형성한다.
제 1 실시예에 의하면, 층간절연막(16)으로 덮여 있는 용량소자에 대하여, 강유전체막을 결정화시키기 위한 어닐을 행하기 때문에, 결정화한 강유전체막은 대기에 노출되지 않으므로, 대기 중의 수분이 강유전체막 내로 침입하여 강유전체막의 특성이 열화되는 사태를 방지할 수 있다.
또, 층간절연막(16)을 퇴적하고 나서, 용량소자에 대하여 결정화 어닐을 행하기 때문에, 층간절연막(16)의 퇴적시에 결정화한 강유전체막(14B)이 손상을 받는 사태를 방지할 수 있다.
또, 제 1 실시예에서는, 제 2 도전막(15), 강유전체막(14) 및 제 1 도전막(13)을 차례로 패터닝하여, 상부전극(15A), 용량절연막(14A) 및 하부전극(13A)을 형성하였지만, 그 대신에, 제 1 도전막(13)을 패터닝하여 하부전극(13A)을 형성한 후에 강유전체막(14) 및 제 2 도전막(15)을 퇴적해도 되고, 제 1 도전막(13)을 패터닝하여 하부전극(13A)을 형성한 후에 강유전체막(14)을 퇴적하고, 그 후 강유전체막(14)을 패터닝한 후에 제 2 도전막(15)을 퇴적해도 된다.
(제 1 실시예의 변형예)
이하, 제 1 실시예의 변형예에 관한 용량소자의 제조방법에 대하여 도 2 및 도 3을 참조하여 설명한다.
제 1 실시예와 마찬가지로 하여, 도 1의 (d)에 나타내는 바와 같이, 상부전극(15A), 페로브스카이트 결정구조를 갖는(결정화한) 강유전체막(14B), 하부전극(13A) 및 층간절연막(16)을 형성한 후, 도 2에 나타내는 바와 같이, 층간절연막(16) 상에 수분침입방지막(17)을 형성한다. 수분침입방지막(17)으로서는 실리콘질화막, 금속막, 금속질화막(예를 들어, TiN 또는 TiAlN) 혹은 금속산화막(예를 들어, TiOx, TiAlO 또는 Al2O3)으로 이루어지는 단층막 또는 이들 막의 적층막을 이용할 수 있다.
또, 수분침입방지막(17)은 층간절연막(16)의 전체면을 덮고 있지 않아도 되고, 층간절연막(16) 상에서의 용량소자의 상측영역을 덮고 있어도 된다.
그런데, 제 1 실시예에 의하면, 용량소자 상에 층간절연막(16)을 형성하였기 때문에, 대기 중의 수분이 강유전체막 내로 침입하는 것을 방지할 수 있지만, 제 1 실시예의 변형예와 같이, 층간절연막(16) 상에 수분침입방지막(17)을 형성하면 대기 중의 수분이 강유전체막 내로 침입하는 사태를 한층 확실하게 방지할 수 있다.
도 3은 층간절연막(16)으로 덮여진 용량소자에 대하여 결정화를 위한 어닐을 행하고 나서 해당 용량소자를 대기 중에 방치하였을 때의 방치시간과 강유전체막의 분극량과의 관계를 나타낸다.
도 3에서, 시간의 경과에 따라 분극량이 서서히 저하되는 것을 알 수 있는동시에, 결정화 어닐을 행한 후에 48시간 이상이 경과하면 강유전체막의 분극량의 감소가 10%를 넘는 것을 알 수 있다. 따라서, 결정화 어닐을 행하고 나서 48시간 이내에 층간절연막(16) 상에 수분침입방지막(17)을 형성하는 것이 바람직하다.
(제 2 실시예)
이하, 제 2 실시예에 관한 용량소자의 제조방법에 대하여 도 4의 (a)∼(d)를 참조하여 설명한다.
우선, 도 4의 (a)에 나타내는 바와 같이, 소스영역 또는 드레인영역으로 되는 한 쌍의 불순물확산층(도시생략)이 형성되어 있는 반도체기판(20) 상에 절연막(21)을 형성한 후, 해당 절연막(21)에 한 쌍의 불순물확산층 중의 한쪽과 접속하는 예를 들어, W막으로 이루어지는 컨택트플러그(22)를 형성하고, 그 후 절연막(21) 상에 예컨대, Pt막과 IrOx막(산소배리어층)의 적층막으로 이루어지고 50∼300nm의 두께를 갖는 하부전극(23A), 예컨대, SBT막 또는 PZT막 등의 강유전체막으로 이루어지고 50∼300nm의 두께를 갖는 용량절연막(24A) 및 예컨대, Pt막으로 이루어지고 50∼200nm의 두께를 갖는 상부전극(25A)을 형성한다.
다음에, 도 4의 (b)에 나타내는 바와 같이, 절연막(21) 상에 하부전극(23A), 용량절연막(24A) 및 상부전극(25A)으로 이루어지는 용량소자를 덮는 수분침입방지막(26)을 형성한다. 수분침입방지막(26)으로서는, 실리콘질화막, 금속막, 금속질화막(예를 들어, TiN 또는 TiAlN) 혹은 금속산화막(예를 들어, TiOx, TiAlO 또는 Al2O3)으로 이루어지는 단층막 또는 이들 막의 적층막을 이용할 수 있다. 또, 수분침입방지막(26)은 절연막(21) 상에 전체면에 걸쳐 형성되어 있지 않아도 되고, 적어도 용량소자를 덮고 있으면 된다.
다음에, 도 4의 (c)에 나타내는 바와 같이, 수분침입방지막(26) 상에 예컨대, SiO2막으로 이루어지고 50nm∼500nm의 두께를 갖는 층간절연막(27)을 퇴적한다.
다음에, 산소분위기 중에서, 수분침입방지막(26) 및 층간절연막(27)으로 덮여 있는 용량소자에 대하여, 용량절연막(24A)을 구성하는 강유전체막이 결정화되는 온도의 어닐을 행함으로써 강유전체막을 결정화시켜, 도 4의 (d)에 나타내는 바와 같이, 페로브스카이트 결정구조를 갖는(결정화한) 강유전체막(24B)을 형성한다.
제 2 실시예에 의하면, 수분침입방지막(26) 및 층간절연막(27)으로 덮여 있는 용량소자에 대하여, 강유전체막을 결정화시키기 위한 어닐을 행하기 때문에, 결정화한 강유전체막(24B)은 대기에 노출되지 않으므로, 대기 중의 수분이 결정화한 강유전체막(24B) 내로 침입하여 용량절연막의 특성을 열화시키는 사태를 확실하게 방지할 수 있다.
또, 층간절연막(27)을 퇴적하고 나서, 용량소자에 대하여 결정화 어닐을 행하기 때문에, 층간절연막(27)의 퇴적시에 결정화한 강유전체막(24B)이 손상을 받는 사태를 방지할 수 있다.
(제 3 실시예)
이하, 제 3 실시예에 관한 용량소자의 제조방법에 대하여 도 5의 (a)∼(d)를 참조하여 설명한다.
우선, 도 5의 (a)에 나타내는 바와 같이, 소스영역 또는 드레인영역으로 되는 한 쌍의 불순물확산층(도시생략)이 형성되어 있는 반도체기판(30) 상에 절연막(31)을 형성한 후, 해당 절연막(31)에 한 쌍의 불순물확산층 중의 한쪽과 접속하는 예를 들어, W막으로 이루어지는 컨택트플러그(32)를 형성하고, 그 후 절연막(31) 상에 예를 들어, Pt막과 IrOx막(산소배리어층)의 적층막으로 이루어지고 50∼300nm의 두께를 갖는 하부전극(33A), 예컨대, SBT막 또는 PZT막 등의 강유전체막으로 이루어지고 50∼300nm의 두께를 갖는 용량절연막(34A) 및 예를 들어, Pt막으로 이루어지고 50∼200nm의 두께를 갖는 상부전극(35A)을 형성한다.
다음에, 도 5의 (b)에 나타내는 바와 같이, 절연막(31) 상에 예컨대, SiO2막으로 이루어지고, 하부전극(33A), 용량절연막(34A) 및 상부전극(35A)으로 이루어지는 용량소자를 덮는 층간절연막(두께는 50∼500nm임)(36)을 퇴적한다.
다음에, 도 5의 (c)에 나타내는 바와 같이, 층간절연막(36) 상에 수분침입방지막(37)을 형성한다. 수분침입방지막(37)으로서는 실리콘질화막, 금속막, 금속질화막(예를 들어, TiN 또는 TiAlN) 혹은 금속산화막(예컨대, TiOx, TiAlO 또는 Al2O3)으로 이루어지는 단층막 또는 이들 막의 적층막을 이용할 수 있다. 또, 수분침입방지막(37)은 층간절연막(36)의 전체면에 형성되어 있지 않아도 되고, 층간절연막(36)에서의 용량소자의 상측영역에 형성되어 있으면 된다.
다음에, 산소분위기 중에서, 층간절연막(36) 및 수분침입방지막(37)으로 덮여 있는 용량소자에 대하여, 용량절연막(34A)을 구성하는 강유전체막이 결정화하는온도의 어닐을 행함으로써 강유전체막을 결정화시켜, 도 5의 (d)에 나타내는 바와 같이 페로브스카이트 결정구조를 갖는(결정화한) 강유전체막(34B)을 형성한다.
제 3 실시예에 의하면, 층간절연막(36) 및 수분침입방지막(37)으로 덮여 있는 용량소자에 대하여, 강유전체막을 결정화시키기 위한 어닐을 행하기 때문에, 결정화한 강유전체막(34B)은 대기에 노출되지 않으므로, 대기 중의 수분이 결정화된 강유전체막(34B) 내로 침입하여 용량절연막의 특성이 열화되는 사태를 보다 확실하게 방지할 수 있다.
또, 층간절연막(36)을 퇴적하고 나서, 용량소자에 대하여 결정화 어닐을 행하기 때문에, 층간절연막(36)의 퇴적시에 결정화한 강유전체막(34B)이 손상을 받는 사태를 방지할 수 있다.
(제 4 실시예)
이하, 제 4 실시예에 관한 용량소자의 제조방법에 대하여 도 6의 (a)∼(d)를 참조하여 설명한다.
우선, 도 6의 (a)에 나타내는 바와 같이, 소스영역 또는 드레인영역으로 되는 한 쌍의 불순물확산층(도시생략)이 형성되어 있는 반도체기판(40) 상에 절연막(41)을 형성한 후, 해당 절연막(41)에 한 쌍의 불순물확산층 중의 한쪽과 접속하는 예컨대, W막으로 이루어지는 컨택트플러그(42)를 형성하고, 그 후 절연막(41) 상에 예를 들어, Pt막과 IrOx막(산소배리어층)의 적층막으로 이루어지고 50∼300nm의 두께를 갖는 하부전극(43A), 예컨대, SBT막 또는 PZT막 등의 강유전체막으로 이루어지고 50∼300nm의 두께를 갖는 용량절연막(44A) 및 예컨대, Pt막으로 이루어지고 50∼200nm의 두께를 갖는 상부전극(45A)을 형성한다.
다음에, 산소분위기 중에서, 하부전극(43A), 용량절연막(44A) 및 상부전극(45A)으로 이루어지는 용량소자에 대하여, 용량절연막(44A)을 구성하는 강유전체막이 결정화하는 온도의 어닐을 행함으로써 강유전체막을 결정화시켜, 도 6의 (b)에 나타내는 바와 같이, 페로브스카이트 결정구조를 갖는(결정화한) 강유전체막(44B)을 형성한다. 그 후, 용량소자를 대기에 노출되지 않는 상태로 유지한다. 즉, 용량소자를 진공 중, 산소분위기 중 또는 질소분위기 중 등과 같이 수분을 실질적으로 포함하지 않는 분위기 중에 유지한다.
다음에, 용량소자를 대기에 노출되지 않은 상태로 유지한 채로 절연막(41) 상에 예컨대, SiO2막으로 이루어지고 50∼500nm의 두께를 갖는 층간절연막(46)을 퇴적한다. 구체적으로는, 산소분위기 중에서 어닐된 용량소자를 대기에 노출시키지 않고, 성막용 챔버에 접속되어 있는 진공챔버로 이송한 후, 해당 진공챔버로부터 성막용 챔버로 이송하여 층간절연막(46)을 퇴적한다. 이와 같이 하면, 결정화한 강유전체막(44B)을 갖는 용량소자를 대기에 노출시키지 않고, 용량소자를 덮는 층간절연막(46)을 퇴적할 수 있다.
다음에, 도 6의 (d)에 나타내는 바와 같이, 층간절연막(46) 상에 수분침입방지막(47)을 형성한다. 수분침입방지막(47)으로서는 실리콘질화막, 금속막, 금속질화막(예를 들어, TiN 또는 TiAlN) 혹은 금속산화막(예를 들어, TiOx, TiAlO 또는Al2O3)으로 이루어지는 단층막 또는 이들 막의 적층막을 이용할 수 있다. 또, 수분침입방지막(47)은 층간절연막(46)의 전체면에 형성되어 있지 않아도 되고, 층간절연막(46)에서의 용량소자의 상측영역에 형성되어 있으면 된다. 이 경우, 결정화 어닐을 행하고 나서 48시간 이내에 층간절연막(46) 상에 수분침입방지막(47)을 형성하는 것이 바람직하다. 이와 같이 하면, 강유전체막의 분극량의 감소를 10% 이하로 억제할 수 있다.
제 4 실시예에 의하면, 결정화 어닐이 행해진 용량소자를 대기에 노출시키지 않고, 용량소자를 덮는 층간절연막(46) 및 수분침입방지막(47)을 형성하기 때문에, 결정화한 강유전체막(44B)은 대기에 노출되지 않으므로, 대기 중의 수분이 결정화된 강유전체막(44B) 내로 침입하여 용량절연막의 특성이 열화되는 사태를 보다 확실하게 방지할 수 있다.
본 발명에 관한 제 1 또는 제 2 용량소자의 제조방법에 의하면, 결정화한 강유전체막은 대기에 노출되지 않으므로, 대기 중의 수분이 강유전체막 내로 침입하여 강유전체막의 특성이 열화되는 사태를 방지할 수 있다.

Claims (13)

  1. 기판 상에 하부전극, 강유전체막으로 이루어지는 용량절연막 및 상부전극으로 이루어지는 용량소자를 형성하는 공정과,
    상기 용량소자를 덮는 절연막을 형성하는 공정과,
    상기 절연막에 의해 덮인 상기 용량소자에 대하여 상기 강유전체막을 결정화시키기 위한 어닐을 행하는 공정을 구비하는 것을 특징으로 하는 용량소자의 제조방법.
  2. 제 1항에 있어서,
    상기 절연막은 층간절연막인 것을 특징으로 하는 용량소자의 제조방법.
  3. 제 1항에 있어서,
    상기 절연막은 수분침입방지막인 것을 특징으로 하는 용량소자의 제조방법.
  4. 제 3항에 있어서,
    상기 수분침입방지막을 형성하는 공정과 상기 강유전체막에 대하여 상기 어닐을 행하는 공정과의 사이에, 상기 수분침입방지막 상에 층간절연막을 형성하는 공정을 구비하는 것을 특징으로 하는 용량소자의 제조방법.
  5. 제 1항에 있어서,
    상기 용량소자에 대하여 상기 어닐을 행하는 공정보다 후에, 상기 절연막 상에 수분침입방지막을 형성하는 공정을 구비하는 것을 특징으로 하는 용량소자의 제조방법.
  6. 제 5항에 있어서,
    상기 용량소자에 대하여 상기 어닐을 행하고 나서 상기 수분침입방지막을 형성하기까지의 시간은 48시간 이내인 것을 특징으로 하는 용량소자의 제조방법.
  7. 제 1항에 있어서,
    상기 절연막을 형성하는 공정과 상기 용량소자에 대하여 상기 어닐을 행하는 공정과의 사이에, 상기 절연막 상에 수분침입방지막을 형성하는 공정을 구비하는 것을 특징으로 하는 용량소자의 제조방법.
  8. 제 3항 내지 제 7항 중 어느 한 항에 있어서,
    상기 수분침입방지막은 실리콘질화막, 금속막, 금속질화막 혹은 금속산화막으로 이루어지는 단층막 또는 이들 막의 적층막인 것을 특징으로 하는 용량소자의 제조방법.
  9. 기판 상에 하부전극, 강유전체막으로 이루어지는 용량절연막 및 상부전극으로 이루어지는 용량소자를 형성하는 공정과,
    상기 용량소자에 대하여 상기 강유전체막을 결정화시키기 위한 어닐을 행하는 공정과,
    상기 어닐이 행해진 상기 용량소자를 대기에 노출시키지 않고 상기 용량소자를 덮는 피막을 형성하는 공정을 구비하는 것을 특징으로 하는 용량소자의 제조방법.
  10. 제 9항에 있어서,
    상기 피막은 층간절연막인 것을 특징으로 하는 용량소자의 제조방법.
  11. 제 10항에 있어서,
    상기 용량소자에 대하여 상기 어닐을 행하고 나서 48시간 이내에 상기 층간절연막 상에 수분침입방지막을 형성하는 공정을 구비하는 것을 특징으로 하는 용량소자의 제조방법.
  12. 제 9항에 있어서,
    상기 피막은 수분침입방지막인 것을 특징으로 하는 용량소자의 제조방법.
  13. 제 11항 또는 제 12항에 있어서,
    상기 수분침입방지막은 실리콘질화막, 금속막, 금속질화막 또는 금속산화막으로 이루어지는 단층막 또는 이들 막의 적층막인 것을 특징으로 하는 용량소자의 제조방법.
KR10-2003-0015906A 2002-03-15 2003-03-14 용량소자의 제조방법 KR20030074438A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002071219A JP3921401B2 (ja) 2002-03-15 2002-03-15 容量素子の製造方法
JPJP-P-2002-00071219 2002-03-15

Publications (1)

Publication Number Publication Date
KR20030074438A true KR20030074438A (ko) 2003-09-19

Family

ID=27764543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0015906A KR20030074438A (ko) 2002-03-15 2003-03-14 용량소자의 제조방법

Country Status (5)

Country Link
US (1) US7157348B2 (ko)
EP (1) EP1345257A2 (ko)
JP (1) JP3921401B2 (ko)
KR (1) KR20030074438A (ko)
TW (1) TWI269322B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004692B1 (ko) * 2003-12-11 2011-01-04 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4435527B2 (ja) * 2003-09-25 2010-03-17 積水樹脂株式会社 道路鋲
JP4953580B2 (ja) * 2005-03-03 2012-06-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US20160283523A1 (en) * 2015-03-24 2016-09-29 International Business Machines Corporation Schema generation using natural language processing
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
US11239165B2 (en) 2020-03-10 2022-02-01 International Business Machines Corporation Method of forming an interconnect structure with enhanced corner connection

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912816B2 (ja) 1994-02-24 1999-06-28 松下電子工業株式会社 半導体装置および半導体装置の製造方法
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5567640A (en) * 1996-01-11 1996-10-22 Vanguard International Semiconductor Corporation Method for fabricating T-shaped capacitors in DRAM cells
US5838605A (en) * 1996-03-20 1998-11-17 Ramtron International Corporation Iridium oxide local interconnect
JPH1012844A (ja) 1996-06-27 1998-01-16 Hitachi Ltd 半導体メモリー装置及びその製造方法
JPH1140776A (ja) 1997-07-23 1999-02-12 Fujitsu Ltd 半導体装置の製造方法
US6250161B1 (en) * 1997-10-03 2001-06-26 Board Of Trustees Of The Leland Stanford Junior University Ultrasonic photoresist process monitor and method
JPH11121696A (ja) 1997-10-20 1999-04-30 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JPH11121704A (ja) 1997-10-21 1999-04-30 Sony Corp 誘電体キャパシタおよびその製造方法
US6133051A (en) * 1998-06-30 2000-10-17 Advanced Technology Materials, Inc. Amorphously deposited metal oxide ceramic films
JPH11297946A (ja) 1998-04-15 1999-10-29 Rohm Co Ltd 強誘電体メモリの製造方法
JP2000091531A (ja) 1998-09-11 2000-03-31 Nec Corp 薄膜キャパシタ及びその製造方法
US6255157B1 (en) * 1999-01-27 2001-07-03 International Business Machines Corporation Method for forming a ferroelectric capacitor under the bit line
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
KR100363081B1 (ko) * 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
DE19963500C2 (de) 1999-12-28 2002-10-02 Infineon Technologies Ag Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
JP2002043310A (ja) 2000-07-27 2002-02-08 Fujitsu Ltd 強誘電体膜の形成方法、および半導体装置の製造方法
KR100399075B1 (ko) * 2000-12-08 2003-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
US7164206B2 (en) * 2001-03-28 2007-01-16 Intel Corporation Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer
KR100432882B1 (ko) * 2001-10-12 2004-05-22 삼성전자주식회사 강유전성 메모리 장치 형성 방법
US6596547B2 (en) * 2001-12-21 2003-07-22 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004692B1 (ko) * 2003-12-11 2011-01-04 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
JP2003273324A (ja) 2003-09-26
TW200304157A (en) 2003-09-16
TWI269322B (en) 2006-12-21
US7157348B2 (en) 2007-01-02
EP1345257A2 (en) 2003-09-17
JP3921401B2 (ja) 2007-05-30
US20030175999A1 (en) 2003-09-18

Similar Documents

Publication Publication Date Title
KR100775721B1 (ko) 용량 소자 및 그 제조 방법
KR100808537B1 (ko) 반도체 장치의 제조 방법
KR100269306B1 (ko) 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
US7547638B2 (en) Method for manufacturing semiconductor device
JP4438963B2 (ja) 強誘電体キャパシタ
JP4303389B2 (ja) 強誘電体メモリ装置の製造方法
KR20030095333A (ko) 반도체장치 및 그 제조방법
KR20030074438A (ko) 용량소자의 제조방법
JP2004356464A (ja) 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ
US6906367B2 (en) Semiconductor device and method of fabricating the same
KR20010083237A (ko) 반도체기억장치
JP2006261483A (ja) 強誘電体キャパシタ及びその製造方法
KR0155866B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
JP4433200B2 (ja) 強誘電体キャパシタおよび半導体装置
KR100321699B1 (ko) 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
KR100545702B1 (ko) 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법
KR100326434B1 (ko) 강유전체막을 사용한 비휘발성 반도체기억장치 및 그의 제조방법
JP2003152167A (ja) 半導体素子のキャパシタ及びその製造方法
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
KR100399892B1 (ko) 강유전체 캐패시터 형성 방법
KR100326265B1 (ko) 반도체소자의메모리셀및그제조방법
JP2000260956A (ja) 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法
KR20000042388A (ko) 반도체 소자의 강유전체 캐패시터 및 그 제조방법
JP2001257319A (ja) 強誘電体キャパシタ構造とその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid