TWI269322B - Method for fabricating capacitor device - Google Patents

Method for fabricating capacitor device Download PDF

Info

Publication number
TWI269322B
TWI269322B TW091135685A TW91135685A TWI269322B TW I269322 B TWI269322 B TW I269322B TW 091135685 A TW091135685 A TW 091135685A TW 91135685 A TW91135685 A TW 91135685A TW I269322 B TWI269322 B TW I269322B
Authority
TW
Taiwan
Prior art keywords
film
capacitor device
manufacturing
ferroelectric
insulating film
Prior art date
Application number
TW091135685A
Other languages
English (en)
Other versions
TW200304157A (en
Inventor
Takumi Mikawa
Yuji Judai
Atsushi Noma
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200304157A publication Critical patent/TW200304157A/zh
Application granted granted Critical
Publication of TWI269322B publication Critical patent/TWI269322B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

(2) 1269322 玖、發明說明 ( (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域及先前技術 本發明係關於一種製造電容器裝置的方法,其包括鐵電 膜製成的一電容器介電膜,更特定言之,係關於一種防止 鐵電膜性能下降的技術。 在一種製造電容器裝置的傳統方法中,該電容器裝置包
括鐵電膜(下文中簡稱鐵電記憶體)製成的電容器介電膜,在 半導體基板上依次形成下部電極、鐵電膜製成的電容器介 電膜和上部電極,且該鐵電膜一般在形成這些元件的過程 中結晶。 王 現在參考圖7A至7D說明製造鐵電記憶體的第一種傳統 方法。 如圖7A所示,首先在半導體基板丨上形成一絕緣膜2,基 板上已形成作為一源極區域和一汲極區域的一對雜質擴散 層(未顯示),然後在絕緣膜2上形成與該對雜質擴散層之二
接觸的一接觸塞3。此後,由多層膜(如Pt膜和ΐΓ〇χ^(阻氧 層))製成並用於形成下部電極的第一導電膜4、鐵電膜^和 pt膜製成的第二導電膜6依次沈積於絕緣膜2上。 ^次’在氧氣環境中進行第-次退火處理,以⑽電^ 結晶’於是就形成了如圖7B所示的具有鈣鈦礦 (perovskhe)晶體結構的(結晶)鐵電膜5八。 ’、 然後,依次圖案化第二導電膜6、結晶鐵電膜5a和第 電膜4 ,因而如圖職示,由第二導電_形成_上部電極 6A,由結晶鐵電膜5A形成電容器介電獏5β,及由第一導電 -6- 1269322
(3) 膜4形成下部電極4A。 隨後’在氧氣環境中進行第二次退火處理,使結晶鐵電 膜)A製成之電容器介電膜5β的晶體結構得以恢復,該結構 經圖案化所採用的電漿蝕刻處理後已經損壞。 其次’如圖7D所示,沈積一層間絕緣膜7 ,以覆蓋包括 上部電極6A '電容器介電膜5B和下部電極4A的電容器裝 置。 在第一種傳統方法中,透過在氧氣環境中進行的第一次 退火處理,分別從鐵電膜5與第一導電膜4和第二導電膜6 的接觸面生長鈣鈦礦晶體。 仁疋圖案化弟二導電膜6、結晶鐵電臈5 a和第一導電膜 4所採用的電漿蝕刻,損壞了結晶鐵電膜5A製成的電容器介 電膜5B。 v’因此,在氧氣環境中進行第二次退火處理,以恢復電容 器介電―联5 B之念損的晶體結構。 現在參考圖8A至8D,說明如日本專利特許公開申請案第 11-297946號肀揭露的第二種製造鐵電記憶體的傳統方法。 如圖8A所示,首先在半導體基板丨上形成一絕緣膜],基 板上已形成作為一源極區域和一汲極區域的一對雜質擴散 層(未顯示),然後在絕緣膜2形成與該對雜質擴散層之一接 觸的一接觸塞P此後,由多層膜(如Pt膜和ΐΓ〇χ膜(阻氧層》 製成並用於形成下部電極的第一導電膜4、鐵電膜5和以獏 製成的第二導電膜6依次沈積於絕緣膜2上。 其次,依次圖案化第二導電膜6、鐵電膜5和第_導電膜4 1269322
’因而如圖8B所示,由第二導電膜6形成上部電極6A,由 鐵電膜5形成圖案化的鐵電膜5C及由第一導電膜4形成下部 電極4 A。 亀 然後,在氧氣環境中進行退火處理,以使圖案化之鐵電 、 膜5 C結晶。於是,如圖8 C所示,形成了具有媽鈦礦晶體結 ' 構的(結晶)鐵電膜5D。 隨後,如圖8D所示,沈積一層間絕緣膜7,以覆蓋包括上 部電極6A、結晶鐵電膜5D和下部電極4A的電容器裝置。 % 在第二種傳統方法中,圖案化第二導電膜6、鐵電膜5和 第一導電膜4後,在氧氣環境中進行退火處理,以使圖案化 的鐵電膜5 C結晶。因此,與第一種傳統方法不同,可防止 結晶鐵電膜5D受到電漿蝕刻的損害,因而最終的鐵電記憶 體可獲得良好的性能。 — 但是,當允許第_或第二種傳統)方法製造的電容器裝置 直立時,會出現鐵電膜性能隨時間流逝而下降的問題。具 拉而a ’可出現鐵電膜之極化未倒轉的壓印.現象(啦_討 φ phenomenon) ’或鐵電膜之極化會降低。
大氣中的濕氣侵入鐵電獏, 因而使鐵電膜的性能下 因此 因進行 中時,大氣中的湛 裝置的一層間絕緣 而使鐵電膜的性能 還發現因為在沈積用於覆蓋電容器 膜的過程中,損壞了電容器介電膜, 下降。 (5) (5)1269322 發明内容 雲於上述傳統方法的問題’本發明的—個目標係為防止 形成電容器介電膜之鐵電膜的性能下降。 為了實現該目標,本發明製造電容器裝置的第一種方法 包括以下步驟:在基板上形成包括下部電極、鐵電膜製成 的電容器介電膜和上部電極的電容器裝置,形成覆蓋電容 器裝置的絕緣膜和退火處理覆蓋了絕緣膜的電容器裝置, 使鐵電膜結晶。 ~ 在製造電容器裝置的第一種方法中,退火處理覆蓋了絕 緣膜的電容器裝置,使鐵電膜結曰曰曰,因此結晶鐵電膜束曝 露於空氣中。目此,可防止因大氣中濕氣侵人鐵電膜而造 成鐵電膜的性能下降。 在製造電容II裝置的第-種方法中,絕緣膜最好為一層 間絕緣膜。 於疋,防止電容器裝置曝露於空氣中的絕緣膜也可用作 層間絕一緣膜,因此無需增加處理步驟即可防止鐵電膜的性 能下降。同樣,由於沈積層間絕緣膜係在電容器裝置的結 晶退火前進行,所以可防止結晶鐵電膜在沈積層間膜的過 程t受損。 在製造電容器裝置的第一種方法中,絕緣膜最好為一防 濕氣侵入膜(moisture invasion preventing film)。 於是,可絕對防止大氣中的濕氣侵入鐵電膜,因而可絕 對避免鐵電臈的性能下降。 製造電谷is裝置的第一種方法最好進一步包括,在防 1269322
⑹ 濕氣侵入膜上形成層間絕緣膜的步驟,其在形成作為π 緣膜的防濕氣侵入膜步驟和退火處理電容器裝 巴 Α的歩驟 之間。 於是,更可絕對防止大氣中的濕氣侵入鐵電膜,因而 可絕對避免鐵電膜的性能下降。 更 製造電容器裝置的第一種方法最好進一步包括,退大产 理電容器裝置的步驟後,在絕緣膜上形成防濕氣 β " 步驟。 於是,即使絕緣膜係由肯定不能防止濕氣侵入的膜如氧 化石夕膜製成,也可防止大氣中濕氣侵入鐵電膜,因此可2 對避免鐵電膜的性能下降。 β 在此情形中,防濕氣侵入膜最好在退火處理電容哭穿置 後的48小時内形成。 於是,鐵電膜的極化下降可控制至10%或更低。 製造電容器裝置的第一種方法最好進一步包括,在絕緣 膜上形成防濕氣侵入膜的步驟,其在形成絕緣獏的步驟和 退火處理電容器裝置的步驟之間。 於是,更可絕對防止大氣中的濕氣侵入鐵電膜,因而更 可絕對避免鐵電膜的性能下降。 I在製造電容器裝置的第一種方法包括形成防濕氣侵入膜 步驟的情形中,防濕氣侵入膜最好為一氮化矽膜、_金屬 膜、一金屬氮化物膜和一金屬氧化物膜製成的單層膜或包 括這些膜中任一種的多層膜。 於是,可絕對防止大氣中的濕氣侵入鐵電膜。 -10- 1269322 ㈧ 丨麵麵継 本發明製造電谷杰裝置的第二種方法包括以下步驟:在 基板上形成包括下部電極、鐵電膜製成之電容器介電膜和 上部電極的電容器裝置,退火處理電容器裝置使鐵電膜結 晶,及無需將經過退火處理的電容器裝置曝露於空氣中, 而形成覆蓋電容器裝置的覆蓋膜。 在製造電容器裝置的第二種方法中,經過結晶退火處理 的電容器裝置未曝露於空氣中,因此可防止因大氣中濕氣 知:入鐵電膜而造成的鐵電膜性能下降。 在製造電容器裝置的第二種方法中,覆蓋膜最好為一層 間絕緣膜。 於疋,防止電容器裝置曝露於空氣中的覆蓋膜也可用作 層間絕緣膜,因此無需增加處理步驟即可防止鐵電膜的性 能下降。 製造電容器裝置的第二種方法最好進一步包括,退火處 理包谷裔I置後的48小時内,在層間絕緣膜上形成防濕氣 侵入膜的步驟。 於是’鐵電膜的極化下降可控制至丨〇%或更低。 在製造電容器裝置的第二種方法中,覆蓋膜最好為一防 濕氣侵入膜。 於是,可絕對防止大氣中的濕氣侵入結晶鐵電膜,因此 可絕對避免鐵電膜的性能下降。 在製造電容器裝置的第二種方法包括形成防濕氣侵入膜 步驟的情形中,防濕氣侵入膜最好為一氮化石夕膜、一金屬 膜、一金屬虱化物獏和一金屬氧化物膜製成的單層膜或包 -11- 1269322
括這些膜中任一種的多層膜。 於是’可絕對防止大氣中濕氣侵入鐵電膜。 . 實施方式 _ 具體實施例1 現在參考圖丨八至1D說明依據具體實施例i的一種製造電 容器裝置的方法。 如圖1A所示,首先在半導體基板10上形成一絕緣膜U , Φ 基板上已形成作為一源極區域和一沒極區域的一對雜質擴 散層(未顯示)’然後在絕緣獏u形成與該對雜質擴散層之 一接觸的W膜製成之接觸塞12。此後,由多層膜(如Pt膜和 Ir〇x膜(阻氧層))製成並用於形成下部電極的第一導電膜-(厚度為50至300 nm)、SBT獏或pZ丁膜之類的鐵電膜14(厚度 · 為50至3 00 nm)和Pt膜製成的第二導電膜15(厚度為5〇至2〇〇 nm)依次沈積於絕緣膜丨丨上。在鐵電膜14為38丁膜的情形 中,在低於700°C的溫度下進行退火處理,在鐵電膜14為 PZT膜的情形中,在低的溫度下進行退火處理,且 · 進行退火處理係為了移除鐵電膜中包含的有機組件。從而 ’不會在超過結晶溫度的溫度下退火處理鐵電膜丨4,因而 不會產生鈣鈦礦結構。 其次,如圖1B所示,依次圖案化第二導電膜15、鐵電膜 · 14和第一導電膜13,因而由第二導電膜15形成上部電極15A ’由鐵電膜14形成電容器介電膜14A,及由第一導電膜13 形成下部電極13 A。 然後,如圖1C所示’ Si〇2膜製成的層間絕緣膜16 (厚度 1269322
⑺ 為50至500 nm)沈積於絕緣膜丨丨上,以覆蓋包括上部電極 15A、電容器介電膜14A和下部電極13A的電容器裝置。 此後’退火處理覆蓋了層間絕緣膜丨6的電容器裝置,其 退火溫度可使形成電容器介電膜14A的鐵電膜結晶,即在鐵 電膜為SBT膜的情形中為700。C或更高,及在鐵電膜為ρζτ 膜的情形中為600°C或更高。於是,如圖id所示,鐵電膜結 晶,導致形成具有鈣鈦礦晶體結構的(結晶)鐵電膜14B。 在具體實施例1中,覆蓋了層間絕緣膜丨6的電容器裝置進 行退火處理,使鐵電膜結晶。因此,結晶鐵電膜未曝露於 空氣中,因而可防止因大氣中濕氣侵入鐵電膜導致的鐵電i 膜性能下降。 同樣,由於電容器裝置上的結晶退火係在沈積層間絕緣 膜16之後進行,所以可防止結晶鐵電膜14B在沈積層間絕緣 膜16的過程中受損。 在具體實施例1中,藉由依次圖案化第二導電膜15、鐵電 膜14和第一導電膜13,而形成上部電極15A、電容器介電膜 14A和下部電極13 A。或者,可在圖案化第一導電膜13而形 成下部電極13A後,沈積鐵電膜14和第二導電膜15,或在圖 案化第一導電膜13而形成下部電極13 a後,沈積鐵電膜14 ’及圖案化鐵電膜14後,沈積第二導電膜η。 修改之具體實施例1 現在參考圖2和3說明依據修改之具體實施例1的一種製 造電容器裝置的方法。 如圖1D所示’以具體實施例1中的相同方式,形成上部電 1269322
極15A、具有鈣鈦礦晶體結構的(結晶)鐵電膜14B、下部電 極13A和層間絕緣膜16。此後,如圖2所示,在層間絕緣膜 16上形成防濕氣侵入膜17。氮化矽膜、金屬膜、金屬氮化 物膜(如TiN或TiAIN)或金屬氧化物膜(如ΤιΟχ、ΤιΑΙΟ或 Al2〇3)的單層膜,或包括這些膜中任一種的多層獏可用作 防濕氣侵入膜17。 防濕氣侵入膜1 7不需覆蓋層間絕緣膜16的整個表面,但 要覆蓋電容器裝置上層間絕緣膜16的至少一個區域。 在具體實施例1中,由於電容器裝置上形成了層間絕緣膜 16,所以可防止大氣中的濕氣侵入鐵電膜。但是,如修改 的具體實施例1中,當層間絕緣膜16上形成防濕氣侵入膜1 7 時,就更可絕對避免大氣中的濕氣侵入鐵電膜。 圖3顯示結晶退火處理後,覆蓋了層間絕緣膜丨6的電容 器裝置可立於空氣中的持續時間與鐵電膜的極化之間的 關係。 從圖3可明白’極化隨時間流逝逐漸降低,結晶退火後4 8 小時或更久時,鐵電膜之極化降低了 1 〇%。因此,最好在 結晶退火後的48小時内’在層間絕緣膜16上形成防濕氣侵 入膜17。 具體實施例2 現在參考圖4A至4D說明依據具體實施例2的一種製造電 容器裝置的方法。 如圖4A所示’首先在半導體基板2〇上形成一絕緣膜21, 基板上已形成作為一源極區域和一汲極區域的一對雜質擴 1269322 (11) 「發獅月纖 散層(未顯示),然後在絕緣膜2丨形成與該對雜質擴散層之一 接觸的W膜製成之接觸塞22。此後,依次在絕緣膜2丨上形 成由多層膜(如Pt膜和1]:〇\膜(阻氧層))製成、厚度為5〇至 300 nm的下部電極23A,由鐵電膜(如SBT膜或pzir膜)製成 、厚度為50至300 nm的電容器介電膜24八,和pt膜製成、厚 度為50至200 nm的上部電極2 5 A。 其次’如圖4B所示,在絕緣膜21上形成防濕氣侵入膜26 ’以覆i包括下部電極23A、電容器介電膜24A和上部電極 25A的電谷态裝置。一氮化矽膜、一金屬膜、一金屬氮化 物膜(如TiN或ΊΠΑ1Ν)或一金屬氧化物膜(如Τι0χ、TlA1〇或 Al2〇3)製成的單層膜,或包括這些膜中任一種的多層膜可 用作防濕氣侵入膜26。防濕氣侵入膜26無需覆蓋絕緣膜2 1 的整個表面,但至少要覆蓋電容器裝置。 然後’如圖4C所示’由si〇2膜製成、厚度為50至500 nm 的層間絕緣膜27沈積於防濕氣侵入膜26上。 隨後’在氧氣環境中退火處理覆蓋了防濕氣侵入膜26和 層間絕緣膜27的電容器裝置,其退火溫度可使形成電容器 介電膜24A的鐵電膜結晶。於是,如圖所示,鐵電膜結 晶,導致形成具有鈣鈦礦晶體結構的(結晶)鐵電膜24B。 在具體實施例2中,在覆蓋了防濕氣侵入膜26和層間絕緣 膜27的電容器裝置上進行使鐵電膜結晶的退火處理。因此 ,結晶鐵電膜24B未曝露於空氣中,因而可絕對防止因大氣 中濕氣侵入結晶鐵電膜24B而導致的電容器介電膜性能下 降。 1269322 κ } 發嶋 同樣,由於電容H裝置上進行的結晶退火係在沈積了層 間絕緣膜27之後,所以可防止結晶鐵電膜24B在沈積層間^ 緣膜27的過程中受損。 具體實施例3 現在參考圖5A至5D說明依據具體實施例3的一種製造電 谷為裝置的方法。
如圖5A所示,首先在半導體基板3〇上形成一絕緣膜31, 基板上已形成作為一源極區域和一汲極區域的一對雜質擴 散層(未顯示),然後在絕緣膜31形成與該對雜質擴散層之一 接觸的一w膜製成1的接觸塞32。此後,依次在絕緣^31上 形成由多層膜(如Pt膜和11:(^膜(阻氧層))製成、厚度為5〇至 300 nm的下部電極33A,由鐵電膜(如SBT膜或ρζτ膜)製成 、厚度為50至3 00 nm的電容器介電膜3 4Α,和卜膜製成、厚 度為50至200 nm的上部電極35Α。
其次,如圖5C所示,SiO2膜製成的層間絕緣膜36(厚度為 50至500 nm)沈積於絕緣膜31上,以覆蓋包括下部電極33A 、電容益介電膜34A和上部電極35 A的電容器裝置。 然k,如圖5 C所示,在層間絕緣膜3 6上形成防濕氣侵入 膜37。一氮化矽膜、一金屬膜、一金屬氮化物膜(如ΉΝ或 ΊΠΑ1Ν)或一金屬氧化物膜(如Τι〇χ、ΤιΑ:ι〇或Al2〇3)製成的單 層膜,或包括這些膜中任一種的多層膜可用作防濕氣侵入 膜37。防濕氣侵入膜37不需覆蓋層間絕緣膜刊的整個表面 但戈*復蓋電各為裝置上層間絕緣膜3 $的至少一個區域。 隨後,在氧氣環境中退火處理覆蓋了層間絕緣膜36和防 -16- 1269322
(13) 濕氣侵入獏3 7的電容器裝置,其退火溫度可使形成電容器 介電膜34A的鐵電膜結晶。於是,如圖5D所示,鐵電膜結 晶,導致形成具有鈣鈦礦晶體結構的(結晶)鐵電膜34B。 在具體實施例3中,在覆蓋了層間絕緣膜3 6和防濕氣侵 入膜37的電容器裝置上進行使鐵電膜結晶的退火處理。 因此,結晶鐵電膜34B未曝露於空氣中,因而更可絕對防 止因大氣中濕氣侵入鐵電膜34B而導致的電容器介電膜 性能下降。 同樣,由於電容器裝置上的結晶退火係在沈積了層間絕 緣膜36後進行,所以可防止結晶鐵電膜34β在沈積層間絕緣 膜36的過程中受損。 具體實施例4 現在參考圖6A至6D說明依據具體實施例4的一種製造電 容器裝置的方法。 如圖6A所不,首先在半導體基板4〇上形成一絕緣膜41, 基板上已形成作為一源極區域和一汲極區域的一對雜質擴 散層(未顯示),然後在絕緣膜41形成與該對雜質擴散層之一 接觸的一 W膜製成之接觸塞42。此後,依次在絕緣膜4 1上 形成由多層膜(如Pt膜和11*1膜(阻氧層))製成、厚度為5〇至 3〇〇nm的下部電極43A,由鐵電膜(如SBT膜或pz 丁膜)製成 厚度為50至30〇nm的電容器介電膜44A,和Pt膜製成、厚 度為50至200 nm的上部電極45 A。 其次’在氧氣環境中退火處理包括下部電極43 A、電容器 介電膜44A和上部電極45a的電容器裝置,其退火溫度可使 1269322 (14) 形成電容器介電獏44A的鐵電膜結晶。於是,如圖6B所示 ’鐵電膜結晶’導致形成具有鈣鈦礦晶體結構的(結晶)鐵電 膜44B。此後’保持電容器裝置不曝露於空氣中。具體而言 ,電容器裝置保持在大體上無濕氣的環境中,如真空、氧 氣環境或氮氣環境。 然後’保持電容器裝置不曝露於空氣中的狀態,si〇2膜 製成的厚度為50至500 nm的層間絕緣膜46就沈積於絕緣膜 41上。具體而言,將已在氧氣環境中退火處理的電容器裝 置,無需曝露於空氣中,移至與成膜室(film f〇rming chamber)相連的真i空室,然後從真空室移回成膜室,以沈 積層間絕緣膜46。於是,可沈積用於覆蓋電容器裝置的層 間、纟巴緣膜46 ’而無需將包括結晶鐵電膜44β的電容器裝置曝 露於空氣中。 然後,如圖6D所示,在層間絕緣膜46上形成防濕氣侵入 膜47。氮化矽膜、金屬膜、金屬氮化物膜(如TiN或丁iAiN) 或金屬氧化物膜(如Ti〇x、TiA1〇或Al2〇3)製成的單層 膜,或包括這些膜中任一種的多層獏可用作防濕氣侵入膜 47。防濕氣侵入膜47不需覆蓋層間絕緣膜46的整個表面, 但要覆蓋電容器裝置上層間絕緣膜46的至少一個區域。在 此情形中’最好在結晶退火後的48小時内,在層間絕緣膜 46上形成防濕氣侵入膜47。於是,鐵電膜的極化下降可控 制至1 0 %或更低。 在具體實施例4中,無需將經過結晶退火處理的電容器裝 置曝露於空氣中,即形成了用於覆蓋電容器裝置的層間絕 -18- 1269322
緣膜46和防濕氣侵入膜47。因此,結晶鐵電膜44B未曝露於 空氣中,因而更可絕對防止因大氣中濕氣侵入結晶鐵電膳 44B而導致的電容器介電膜性能下降。 圖式簡單說明 圖1A、IB、1C和1D為斷面圖,顯示依據本發明具體實施 例1之製造電容器裝置方法的步驟; 圖2為斷面圖,顯示依據修改的具體實施例1之製造電务 器裝置方法的步驟; 圖3為一圖表,顯示採用依據修改的具體實施例1之i 電容器裝置方法,所獲得的結1晶退火處理後,覆蓋了廣間 絕緣膜的電容器裝置可立於空氣中的持續時間,與鐵電膜 極化之間的關係。 圖4A、4B、4C和4D為斷面圖,顯示依據本發明具體實施 例2之製造電容器裝置方法的步驟; 圖5A、5B、5C和5D為斷面圖,顯示依據本發明具體實施 例3之製造電容器裝置方法的步驟; 圖6A、6B、6C和6D為斷面圖,顯示依據本發明具體實施 例4之製造電容器裝置方法的步驟; 圖7A、7B、7C和7D為斷面圖,顯示第一種製造電容器裝 置之傳統方法的步驟;以及 圖8A、8B、8C和8D為斷面圖,顯示第二種製造電容器裝 置之傳統方法的步驟。 圖式代表符镜說明 1 半導體基板 -19- (16) 變觀_講 絕緣膜 接觸塞 第一導電膜 鐵電膜 第二導電膜 層間絕緣膜 半導體基板 絕緣膜 接觸塞 第一導電膜 鐵電膜 第二導電膜 層間絕緣膜 防濕氣侵入膜 半導體基板 絕緣膜 接觸塞 防濕氣侵入膜 層間絕緣膜 半導體基板 絕緣膜 接觸塞 層間絕緣膜 防濕氣侵入膜 -20- 1269322
40 半導體基板 41 絕緣膜 42 接觸塞 46 層間絕緣膜 47 防濕氣侵入膜 13Α 下部電極 14Α 電容器介電膜 14Β 結晶鐵電膜 15Α 上部電極 23Α 下部電|極 24Α 電容器介電膜 25Α 上部電極 33Α 下部電極 34Α 電容器介電膜 34Β 結晶鐵電膜 35Α 上部電極 43Α 下部電極 44Α 電容器介電膜 44Β 結晶鐵電膜 45Α 上部電極 4Α 下部電極 5Α 結晶鐵電膜 5Β 電容器介電膜 5C 圖案化的鐵電膜
-21- 1269322
5D 6A (18) 變_灘賈 結晶鐵電膜 上部電極
-22-

Claims (1)

1269322
1 091135685號專利申請案 中文申請專利範圍替換本(94年12月) 拾、申請專利範圍
種製這電谷益裝置的方法,包括以下步驟·· 在基板上形成電容器裝置,其包括下部電極、不具有 #5欽礦I構之鐵電膜製成之電容器介電膜和上部電極; 形成覆蓋該電容器裝置之絕緣膜,以使該絕緣膜覆蓋 該電容器裝置之上面及側面;以及 二^成錢緣膜之步驟後,在該絕緣膜直接覆蓋在該 電合态裝置之上面全體期間,退火處理該電容器裝置, 以使不具有鈣鈦礦結構之該鐵電膜結晶, 其中該絕緣膜為氧化矽膜。 如申晴專利範圍第丨項之製造電容器裝置的方法,其中 進一步包括退火處理該電容器裝置之步驟後,在該絕緣 膜上形成防濕氣侵入膜的步驟。 如申請專利範圍第2項之製造電容器裝置的方法, 其中該防濕氣侵入膜係在退火處理該電容器裝置後的 48小時内形成。
4·如申請專利範圍第2項之製造電容器裝置的方法, 其中該防濕氣侵入膜係為由氮化矽膜、金屬膜、金屬 氮化物膜或金屬氧化物膜製成的單層膜,或包括氮化矽 膜、金屬膜、金屬氮化物膜及金屬氧化物膜任一者之多 層膜。 5·如申請專利範圍第1項之製造電容器裝置的方法,其中 進一步包括在該絕緣膜上形成防濕氣侵入膜的步驟,其 係在形成該絕緣膜之步驟和退火處理該電容器裝置的
1269322 步驟之間。 6.如申請專利範圍第5項之製造電容器裝置的方法, 其中該防濕氣侵入膜係為由氮化矽膜、金屬膜、金屬 氮化物膜或金屬氧化物膜製成的單層膜或包括氮化石夕 膜、金屬膜、金屬氮化物膜及金屬氧化物膜任一者之多 層膜。 7 ·如申請專利範圍第1項之製造電容器裝置的方法, 其中該退火處理係在氧氣環境下進行。 ^ 8.如申請專利範圍第1項之製造電容器裝置的方法, 其中該不具有鈣鈦礦結構之鐵電膜係由Sr、Bi及Ta製成 或由Pb、Zr及Ti製成。 9·如申請專利範圍第1項之製造電容器裝置的方法, 其中該下部電極及上部電極中至少一者係由白金製成。 I 〇·如申請專利範圍第!項之製造電容器裝置的方法, 其中該鐵電膜係藉由該退火處理而結晶化而具有鈣鈦 礦結晶結構,及於該退火處理後不曝露該已結晶化之鐵 電膜於大氣中。 · II ·如申請專利範圍第i項之製造電容器裝置的方法, 其中在該退火處理步驟期間,該絕緣膜係直接覆蓋在該 電谷器裝置之側面全體。 12.種製造電容器裝置的方法,包括以下步驟: 在基板上形成下部電極; 在該下部電極上形成不具有鈣鈦礦結構之鐵電膜製 成之電容器介電膜; 、 1269322 %
13. 14. 15. 16. 17. 於形成該電容器介電膜之步驟後,進行第一退火處理 以除去含於不具有鈣鈦礦結構之該鐵電膜之有機成分; 於第一退火處理之步驟後,藉由於該鐵電膜上形成上 部電極以形成電容器裝置; 形成覆蓋該電容器裝置之絕緣膜,以使該絕緣膜覆蓋 該電容器裝置之上面及側面;以及 於形成該絕緣膜之步驟後,在該絕緣膜直接覆蓋在該電 谷益裝置之上面全體期間,對該電容器裝置進行第二退 火處理,以使不具有鈣鈦礦結構之該鐵電膜結晶,其^ 該絕緣膜為氧化矽膜。 〃 如申請專利範圍第12項之製造電容器裝置的方法, 其中該第一退火處理係在不使不具有鈣鈦礦結構之該 鐵電膜結晶之溫度下進行。 ^ 如申請專利範圍第13項之製造電容器裝置的方法, 其中該第二退火處理係在氧氣環境下進行。 如申凊專利範圍第丨2項之製造電容器裝置的方法, 其中進一步包括在對該電容器裝置進行該第二退火處 理步驟後形成防濕氣侵人膜在該絕緣膜上的步驟。 如申請專利範圍第15項之製造電容器裝置的方法, 其中該防濕氣侵入膜係在對該電容器裝置進行第二退 火處理後之48小時内形成。 ^ 如申凊專利範圍第! 5項之製造電容器裳置的方法, 其中忒防濕氣侵入膜係為由氮化矽膜、金屬膜、金屬氮 化物膜或金屬氧化物膜製成的單層膜或包括這些膜中 1269322 任一者之多層膜。 18·如申請專利範圍第12項之製造電容器裝置的方法, 其中進一步包括在該絕緣膜上形成防濕氣侵入膜的步 驟,其係在形成絕緣膜之步驟和對該電容器裝置進行^ 二退火處理的步驟之間。 19·如申請專利範圍第18項之製造電容器裝置的方法, 其中該防濕氣侵入膜係為由氮化矽膜、金屬膜、金屬氮 化物膜或金屬氧化物膜製成的單層膜或包括氮化矽膜 · 、金屬膜、金屬氮化物膜及金屬氧化物膜中任一者之多 層膜。 20·如申請專利範圍第12項之製造電容器裝置的方法, 其中該不具有鈣鈦礦結構之鐵電膜係由Sr、Bi及Ta製成 或由Pb、Zr及Ti製成。 21·如申請專利範圍第12項之製造電容器裝置的方法, 其中該下部電極及上部電極中至少一者係由白金製成。 22·如申請專利範圍第12項之製造電容器裝置的方法, 其中該鐵電膜係藉由該第二退火處理而結晶化而具冑 i 每鈦礦結晶結構’及於該第二退火處理後不曝露該已結 晶化之鐵電膜於大氣中。 23.如申咕專利範圍第22項之製造電容器裝置的方法, 〃、中在忒第_退火處理步驟期間,該絕緣膜係直接覆蓋 在该電容器裝置之側面全體。
TW091135685A 2002-03-15 2002-12-10 Method for fabricating capacitor device TWI269322B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002071219A JP3921401B2 (ja) 2002-03-15 2002-03-15 容量素子の製造方法

Publications (2)

Publication Number Publication Date
TW200304157A TW200304157A (en) 2003-09-16
TWI269322B true TWI269322B (en) 2006-12-21

Family

ID=27764543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091135685A TWI269322B (en) 2002-03-15 2002-12-10 Method for fabricating capacitor device

Country Status (5)

Country Link
US (1) US7157348B2 (zh)
EP (1) EP1345257A2 (zh)
JP (1) JP3921401B2 (zh)
KR (1) KR20030074438A (zh)
TW (1) TWI269322B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4435527B2 (ja) * 2003-09-25 2010-03-17 積水樹脂株式会社 道路鋲
KR101004692B1 (ko) * 2003-12-11 2011-01-04 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
JP4953580B2 (ja) * 2005-03-03 2012-06-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US20160283523A1 (en) * 2015-03-24 2016-09-29 International Business Machines Corporation Schema generation using natural language processing
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
US11239165B2 (en) 2020-03-10 2022-02-01 International Business Machines Corporation Method of forming an interconnect structure with enhanced corner connection

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912816B2 (ja) 1994-02-24 1999-06-28 松下電子工業株式会社 半導体装置および半導体装置の製造方法
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5567640A (en) * 1996-01-11 1996-10-22 Vanguard International Semiconductor Corporation Method for fabricating T-shaped capacitors in DRAM cells
US5838605A (en) * 1996-03-20 1998-11-17 Ramtron International Corporation Iridium oxide local interconnect
JPH1012844A (ja) 1996-06-27 1998-01-16 Hitachi Ltd 半導体メモリー装置及びその製造方法
JPH1140776A (ja) 1997-07-23 1999-02-12 Fujitsu Ltd 半導体装置の製造方法
US6250161B1 (en) * 1997-10-03 2001-06-26 Board Of Trustees Of The Leland Stanford Junior University Ultrasonic photoresist process monitor and method
JPH11121696A (ja) 1997-10-20 1999-04-30 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JPH11121704A (ja) 1997-10-21 1999-04-30 Sony Corp 誘電体キャパシタおよびその製造方法
US6133051A (en) * 1998-06-30 2000-10-17 Advanced Technology Materials, Inc. Amorphously deposited metal oxide ceramic films
JPH11297946A (ja) 1998-04-15 1999-10-29 Rohm Co Ltd 強誘電体メモリの製造方法
JP2000091531A (ja) 1998-09-11 2000-03-31 Nec Corp 薄膜キャパシタ及びその製造方法
US6255157B1 (en) 1999-01-27 2001-07-03 International Business Machines Corporation Method for forming a ferroelectric capacitor under the bit line
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
KR100363081B1 (ko) * 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
DE19963500C2 (de) 1999-12-28 2002-10-02 Infineon Technologies Ag Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
JP2002043310A (ja) 2000-07-27 2002-02-08 Fujitsu Ltd 強誘電体膜の形成方法、および半導体装置の製造方法
KR100399075B1 (ko) * 2000-12-08 2003-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
US7164206B2 (en) * 2001-03-28 2007-01-16 Intel Corporation Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer
KR100432882B1 (ko) * 2001-10-12 2004-05-22 삼성전자주식회사 강유전성 메모리 장치 형성 방법
US6596547B2 (en) * 2001-12-21 2003-07-22 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing

Also Published As

Publication number Publication date
KR20030074438A (ko) 2003-09-19
EP1345257A2 (en) 2003-09-17
JP3921401B2 (ja) 2007-05-30
JP2003273324A (ja) 2003-09-26
TW200304157A (en) 2003-09-16
US20030175999A1 (en) 2003-09-18
US7157348B2 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
US7001821B2 (en) Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
US6974985B2 (en) Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same
US7223614B2 (en) Method for manufacturing semiconductor device, and semiconductor device
JP3931113B2 (ja) 半導体装置及びその製造方法
TWI269322B (en) Method for fabricating capacitor device
JP4438963B2 (ja) 強誘電体キャパシタ
JP2003068993A (ja) 半導体装置およびその製造方法
US6670668B2 (en) Microelectronic structure, method for fabricating it and its use in a memory cell
JP2004356464A (ja) 強誘電体素子の製造方法、強誘電体素子及びFeRAM
JP2006261483A (ja) 強誘電体キャパシタ及びその製造方法
JP3594787B2 (ja) 半導体装置及びその製造方法
JP3292699B2 (ja) 半導体装置及びその製造方法
JP2003068991A (ja) 半導体装置及びその製造方法
JP4421814B2 (ja) 容量素子の製造方法
JP2004128406A (ja) 半導体装置およびその製造方法
JP4778136B2 (ja) 半導体装置およびその製造方法
JP2003051582A (ja) 半導体装置およびその製造方法
JP3170254B2 (ja) キャパシタ
JP2003282830A (ja) 強誘電体薄膜メモリ
JP2002289809A (ja) 半導体装置およびその製造方法
JP3966094B2 (ja) 半導体装置およびその製造方法
JP2006059968A (ja) 半導体装置及びその製造方法、強誘電体キャパシタ構造
JP2000114482A (ja) キャパシタ、その製造方法及び半導体装置
US20080258192A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees