JP3966094B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3966094B2 JP3966094B2 JP2002178104A JP2002178104A JP3966094B2 JP 3966094 B2 JP3966094 B2 JP 3966094B2 JP 2002178104 A JP2002178104 A JP 2002178104A JP 2002178104 A JP2002178104 A JP 2002178104A JP 3966094 B2 JP3966094 B2 JP 3966094B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier film
- hydrogen barrier
- hydrogen
- hydrogen permeation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体材料または高誘電率材料からなる容量絶縁膜を有する容量素子を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年デジタル技術の進展に伴い、大容量のデータを高速に処理または保存する傾向が高まる中で、電子機器に使用される半導体装置の高集積化、高性能化が要求されている。そこで、半導体記憶装置（ＤＲＡＭ）の高集積化を実現するために、これを構成する容量素子の容量絶縁膜として、従来のシリコン酸化物または窒化物に代えて、高誘電率膜を用いる技術が広く研究開発されている。また、従来にない低電圧かつ高速での書き込み、読み出し動作が可能な不揮発性ＲＡＭを実現するために、容量絶縁膜として、自発分極特性を有する強誘電体膜を用いる技術も盛んに研究開発されている。
【０００３】
一般に、これらの高誘電率膜や強誘電体膜の材料としてはチタン酸バリウムストロンチウムや五酸化タンタル、チタン酸ジルコン酸鉛やタンタル酸ビスマスストロンチウム等の絶縁性金属酸化物が広く用いられる。しかしながら、これらの絶縁性金属酸化物は水素を含む雰囲気中での熱処理により容易に還元され、リーク電流の増加、比誘電率の減少、残留分極値の減少等の容量素子特性の劣化を引き起こす。よって、これらの絶縁性金属酸化物を用いた容量素子を半導体集積回路上に集積化する場合には、半導体集積回路の製造工程において必須である水素を含む雰囲気中での熱処理の際に、水素が容量素子に到達することを防止する必要があるが、そのための技術としては、容量素子を何らかの水素透過防止膜によって被覆するという方法がある。
【０００４】
以下、上記従来の半導体装置およびその製造方法について、図５から図７を参照しながら説明する。
【０００５】
図５は上記従来の半導体装置の構成を示す断面図である。
【０００６】
図５において、半導体装置はゲート絶縁膜１０２、ゲート電極１０３および不純物拡散層１０４からなる電界効果型トランジスタ（半導体能動素子）１０５が形成された半導体基板１０１の上に全面に亘って形成された層間絶縁膜１０６と、層間絶縁膜１０６上に形成された第１の水素透過防止膜１０７と、層間絶縁膜１０６および第１の水素透過防止膜１０７内に形成され、下端が電界効果トランジスタ１０５に到達する導電性プラグ１０８と、第１の水素透過防止膜１０７および導電性プラグ１０８の上に形成された下部電極１０９、容量絶縁膜１１０および上部電極１１１からなる容量素子１１２と、容量素子１１２を被覆するように形成された段差緩和絶縁膜１１３と、段差緩和絶縁膜１１３の表面と第１の水素透過防止膜１０７の側面を被覆するように形成された第２の水素透過防止膜１１４を有している。
【０００７】
図６および図７は上記従来の半導体装置の製造方法を示す工程断面図である。
【０００８】
まず、図６（ａ）に示すように、ゲート絶縁膜１０２、ゲート電極１０３、不純物拡散層１０４からなる電界効果型トランジスタ１０５が形成された半導体基板１０１の上に、ＣＶＤ法等を用いて全面に亘って第１の層間絶縁膜１０６および第１の水素透過防止膜１０７を順次堆積する。
【０００９】
次に、図６（ｂ）に示すように、第１の層間絶縁膜１０６および第２の水素透過防止膜１０７の所定領域に下端が電界効果型トランジスタ１０５に到達する開口を形成した後、この開口内を充填するように導電性プラグ１０８を形成する。
【００１０】
次に、図６（ｃ）に示すように、導電性プラグ１０８の上に容量下部電極１０９、容量絶縁膜１１０および容量上部電極１１１を形成した後、酸素雰囲気中での熱処理を行って容量絶縁膜１１０を結晶化させ、容量素子１１２を形成する。
【００１１】
次に、図７（ｄ）に示すように、容量素子１１２を被覆するように全面に亘って段差緩和絶縁膜１１３を形成した後、段差緩和絶縁膜１１３および第１の水素透過防止膜１０７の所定領域をエッチングする。
【００１２】
最後に、図７（ｅ）に示すように、段差緩和絶縁膜１１３の表面と第１の水素透過防止膜１０７の側面を被覆するように全面に亘って第２の水素透過防止膜１１４を形成した後、第２水素透過防止膜１１４の所定領域をエッチングする。
【００１３】
上記従来の半導体装置およびその製造方法は、容量素子１１２が第１の水素透過防止膜１０７と第２の水素透過防止膜１１４とによって被覆された構成となっている。この構成により、水素を含む雰囲気中での熱処理の際に水素が容量素子１１２へ侵入することを防止することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置およびその製造方法には以下のような問題点があった。図８を参照しながら、この問題点について説明する。
【００１５】
図８は、従来の半導体装置およびその製造方法において、水素を含む雰囲気中での熱処理を行った際の水素の主たる拡散経路を示した図である。
【００１６】
図８に示すように、容量素子１１２の上方からの経路Ａ（矢印Ａ）で拡散してくる水素に関しては、容量素子１１２の上方に形成された第２の水素透過防止膜１１４によって、容量素子１１２への侵入が効果的に防止される。また、層間絶縁膜１０６を介して容量素子１１２の下方からの経路Ｂ（矢印Ｂ）で拡散してくる水素に関しては、容量素子１１２の下方に形成された第１の水素透過防止膜１０７によって、容量素子１１２への侵入が効果的に防止される。
【００１７】
しかし、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４の接合界面部分は、第１の水素透過防止膜１０７の側面に第２の水素透過防止膜１１４が単に接しているに過ぎず、両者の密着性が極めて弱い。このため、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４の接合界面部分にはわずかな空隙が生じやすい。従って、層間絶縁膜１０６を介して第１の水素透過防止膜１０７と第２の水素透過防止膜１１４の接合界面部分に到達する水素に関しては、密着性に乏しい接合界面部分のわずかな空隙の間を拡散して容量素子１１２へ侵入する経路Ｃ（矢印Ｃ）が発生してしまう。その結果、容量絶縁膜１１０が還元されて容量素子１１２の特性が劣化するという問題点を有していた。
【００１８】
本発明は上記の問題を解決するものであり、水素が複数の水素透過防止膜どうしの接合界面部分を拡散して容量素子内部へ侵入することを防止し、優れた特性を有する容量素子を備えた半導体装置およびその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体装置は、半導体基板上に形成された容量素子と、容量素子を被覆するように形成された複数の水素透過防止膜を有し、水素透過防止膜どうしの接合界面部分に接合強化層が形成されていることを特徴としている。
【００２０】
このような構成によれば、水素透過防止膜どうしの接合界面部分における密着性が強化されることによりわずかな空隙の発生が防止され、水素が接合界面部分を拡散して容量素子内部へ侵入することが極めて効果的に防止される。
【００２１】
また、本発明の半導体装置において、接合強化層は水素透過防止膜の構成成分の相互拡散層であることが好ましい。
【００２２】
このような構成によれば、水素透過防止膜と接合強化層とが完全に一体化するため水素透過防止膜と接合強化層との密着性の問題（水素透過防止膜と接合強化層の密着性が乏しい場合、水素透過防止膜と接合強化層の接合界面部分を水素が拡散してしまうという問題）が回避でき、接合界面部分における空隙の発生が確実に防止され、水素が接合界面部分を拡散して容量素子内部へ侵入することが極めて効果的に防止される。
【００２３】
また、本発明の半導体装置の製造方法は、半導体基板上に容量素子を形成する工程と、容量素子を被覆する複数の水素透過防止膜を形成する工程の後に、水素透過防止膜どうしの接合界面部分において、水素透過防止膜の構成成分を熱処理によって相互拡散させることにより接合強化層を形成する工程を有することを特徴としている。
【００２４】
また、本発明の半導体装置の製造方法において、熱処理の温度は６５０℃以上であることが好ましい。
【００２５】
このような構成によれば、水素透過防止膜どうしの接合界面部分に新たに別の膜を堆積するなどの複雑な工程を行う必要がなく、熱処理という極めて容易な方法で確実に接合強化層を形成することができ、水素が接合界面部分を拡散して容量素子内部へ侵入することが極めて効果的に防止された半導体装置が得られる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００２７】
まず、本発明の実施の形態における半導体装置およびその製造方法について、図１から図３を用いて説明する。
【００２８】
図１は、本発明の実施の形態における半導体装置の構成を示す断面図である。
【００２９】
図１において、半導体装置はゲート絶縁膜１０２、ゲート電極１０３および不純物拡散層１０４からなる電界効果型トランジスタ（半導体能動素子）１０５が形成された半導体基板１０１と、半導体基板１０１の上に形成されたシリコン酸化膜からなる層間絶縁膜１０６と、層間絶縁膜１０６上に形成されたシリコン窒化膜からなる第１の水素透過防止膜１０７と、層間絶縁膜１０６および第１の水素透過防止膜１０７内に下端が電界効果型トランジスタ１０５に到達するように充填されたタングステンからなる導電性プラグ１０８と、第１の水素透過防止膜１０７および導電性プラグ１０８上に順次形成された白金からなる容量下部電極１０９、Ｓｒ2Ｂｉ2（Ｔａ2-XＮｂX）Ｏ9（０≦Ｘ≦２）からなる容量絶縁膜１１０および白金からなる容量上部電極１１１によって構成される容量素子１１２と、容量素子１１２を被覆するように形成されたシリコン酸化膜からなる段差緩和絶縁膜１１３と、段差緩和絶縁膜１１３の表面および第１の水素透過防止膜１０７の側面を被覆するように形成された酸化チタンアルミニウムからなる第２の水素透過防止膜１１４と、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との接合界面部分に形成された接合強化層１１５を有している。
【００３０】
図２および図３は本発明の実施の形態における半導体装置の製造方法を示す工程断面図である。
【００３１】
まず、図２（ａ）に示すように、ゲート絶縁膜１０２、ゲート電極１０３、不純物拡散層１０４からなる電界効果型トランジスタ１０５が形成された半導体基板１０１の上に全面に亘ってシリコン酸化膜からなる層間絶縁膜１０６およびシリコン窒化膜からなる第１の水素透過防止膜１０７をＣＶＤ法等を用いて堆積する。
【００３２】
次に、図２（ｂ）に示すように、層間絶縁膜１０６および第１の水素透過防止膜１０７の所定領域にＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等を用いて下端が電界効果トランジスタ１０５に到達する開口を形成した後、ＣＶＤ法およびＣＭＰ法等を用いて、この開口内を充填するようにタングステンからなる導電性プラグ１０８を形成する。
【００３３】
次に、図２（ｃ）に示すように、第１の水素透過防止膜１０７および導電性プラグ１０８の上に、白金からなる容量下部電極１０９、Ｓｒ2Ｂｉ2（Ｔａ2-XＮｂX）Ｏ9（２≧Ｘ≧０）からなる容量絶縁膜１１０および白金からなる容量上部電極１１１を順次形成した後、酸素雰囲気中で急速加熱法を用いて８００℃１分の熱処理を行い、容量絶縁膜１１０を結晶化させて容量素子１１２を形成する。
【００３４】
次に、図３（ｄ）に示すように、容量素子１１２を被覆するように全面に亘ってシリコン酸化膜からなる段差緩和絶縁膜１１３をＣＶＤ法等を用いて堆積した後、段差緩和絶縁膜１１３および第１の水素透過防止膜１０７の所定領域をＲＩＥ法等を用いてエッチングする。
【００３５】
次に、図３（ｅ）に示すように、段差緩和絶縁膜１１３の表面および第１の水素透過防止膜１０７の側面を被覆するように、全面に亘って酸化チタンアルミニウムからなる第２の水素透過防止膜１１４をスパッタ法等を用いて堆積した後、第２の水素透過防止膜１１４の所定領域をＲＩＥ法等を用いてエッチングする。
【００３６】
最後に、図３（ｆ）に示すように、急速加熱法を用いて６５０℃１分の熱処理を行い、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との接合界面部分において両者の構成成分を相互拡散させ、接合強化層１１５を形成する。
【００３７】
次に、本実施の形態における発明の効果について図４を参照しながら説明する。
【００３８】
図４は、本発明の実施の形態における半導体装置に対して水素を含む雰囲気中での熱処理を行った際の水素の主たる拡散経路を示した図である。
【００３９】
図８で示した従来の半導体装置の場合と同様に、容量素子１１２の上方からの経路Ａ（矢印Ａ）で拡散する水素に関しては、容量素子１１２の上方に形成された第２の水素透過防止膜１１４によって、容量素子１１２への侵入が効果的に防止される。また、層間絶縁膜１０６を介して容量素子１１２の下方からの経路Ｂ（矢印Ｂ）で拡散する水素に関しても、容量素子１１２の下方に形成された第１の水素透過防止膜１０７によって、容量素子１１２への侵入が効果的に防止される。
【００４０】
ここで従来の半導体装置では、図８に示したように、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との接合界面部分における両者の密着性が弱いため、この部分に僅かな空隙が発生し、経路Ｃ（矢印Ｃ）で拡散する水素が接合界面部分を拡散して容量素子１１２へ侵入することを防止できなかった。
【００４１】
しかしながら本実施の形態では、図４に示すように、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との接合界面部分に両者の構成成分が相互拡散した接合強化層１１５が形成されているため、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との密着性が強化され、わずかな空隙の発生が確実に防止されて、経路Ｃ（矢印Ｃ）で拡散する水素が接合界面部分を拡散して容量素子１１２へ侵入することを極めて効果的に防止することができる。この結果、容量素子の特性劣化が防止され、優れた特性を有する半導体装置が得られる。
【００４２】
なお、本発明の実施の形態においては、第１の水素透過防止膜１０７の材料としてシリコン窒化膜、第２の水素透過防止膜の材料として酸化チタンアルミニウムを用いたが、水素透過防止能のある材料であれば他のいかなる材料を用いてもよい。また、さらに多くの複数の水素透過防止膜が形成されていてもよく、それらの構成材料は同じであっても、互いに異なる材料であっても同様の効果が得られる。
【００４３】
また、容量絶縁膜１１０の結晶化熱処理において導電性プラグ１０８が酸化されたり導電性プラグ１０８の構成成分が容量素子１１２へ拡散することを防止する目的で、導電性プラグ１０８と容量下部電極１０９との間に、導電性の酸化防止層や拡散防止層が形成されていてもよい。
【００４４】
また、容量素子１１２と第２の水素透過防止膜１１４の間には段差緩和絶縁膜１１３が介在しているが、第２の水素透過防止膜が段差被覆性に優れた方法で堆積される場合には、段差緩和絶縁膜１１３は存在しなくてもよい。
【００４５】
また、容量絶縁膜１１０の材料としてはＳｒ2Ｂｉ2（Ｔａ2-XＮｂX）Ｏ9（２≧Ｘ≧０）を用いたが、他のビスマス層状ペロブスカイト構造を有する化合物、またはチタン酸ジルコン酸鉛、チタン酸バリウムストロンチウム、酸化タンタル等を用いても同様の効果が得られる。
【００４６】
また、容量素子１１２を構成する容量下部電極１０９、容量絶縁膜１１０および容量上部電極１１１のお互いの大きさや配置関係は単なる一例を示しているに過ぎず、さらに、容量素子１１２が導電性プラグ１０８上に形成されたいわゆるスタック型構造となっていることも単なる一例を示しているに過ぎない。従って、本発明の効果は、本実施の形態に何ら限定されることはない。
【００４７】
【発明の効果】
本発明における半導体装置およびその製造方法によれば、水素を含む雰囲気中での熱処理において、水素が複数の水素透過防止膜どうしの接合界面部分を拡散して容量素子内部に侵入することを極めて効果的に防止でき、その結果、水素による容量素子特性の劣化を防止して優れた特性を有する半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の構成を示す断面図
【図２】本発明の実施の形態における半導体装置の製造方法の各工程を示す断面図
【図３】本発明の実施の形態における半導体装置の製造方法の各工程を示す断面図
【図４】本発明の実施の形態において、水素を含む雰囲気中での熱処理を行った際の水素の拡散経路を示した図
【図５】従来の半導体装置における半導体装置の構成を示す断面図
【図６】従来の半導体装置の製造方法の各工程を示す断面図
【図７】従来の半導体装置の製造方法の各工程を示す断面図
【図８】従来の半導体装置において、水素を含む雰囲気中での熱処理を行った際の水素の拡散経路を示した図
【符号の説明】
１０１ 半導体基板
１０２ ゲート絶縁膜
１０３ ゲート電極
１０４ 不純物拡散層
１０５ 電界効果型トランジスタ
１０６ 層間絶縁膜
１０７ 第１の水素透過防止膜
１０８ 導電性プラグ
１０９ 容量下部電極
１１０ 容量絶縁膜
１１１ 容量上部電極
１１２ 容量素子
１１３ 段差緩和絶縁膜
１１４ 第２の水素透過防止膜
１１５ 接合強化層
【発明の属する技術分野】
本発明は、強誘電体材料または高誘電率材料からなる容量絶縁膜を有する容量素子を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年デジタル技術の進展に伴い、大容量のデータを高速に処理または保存する傾向が高まる中で、電子機器に使用される半導体装置の高集積化、高性能化が要求されている。そこで、半導体記憶装置（ＤＲＡＭ）の高集積化を実現するために、これを構成する容量素子の容量絶縁膜として、従来のシリコン酸化物または窒化物に代えて、高誘電率膜を用いる技術が広く研究開発されている。また、従来にない低電圧かつ高速での書き込み、読み出し動作が可能な不揮発性ＲＡＭを実現するために、容量絶縁膜として、自発分極特性を有する強誘電体膜を用いる技術も盛んに研究開発されている。
【０００３】
一般に、これらの高誘電率膜や強誘電体膜の材料としてはチタン酸バリウムストロンチウムや五酸化タンタル、チタン酸ジルコン酸鉛やタンタル酸ビスマスストロンチウム等の絶縁性金属酸化物が広く用いられる。しかしながら、これらの絶縁性金属酸化物は水素を含む雰囲気中での熱処理により容易に還元され、リーク電流の増加、比誘電率の減少、残留分極値の減少等の容量素子特性の劣化を引き起こす。よって、これらの絶縁性金属酸化物を用いた容量素子を半導体集積回路上に集積化する場合には、半導体集積回路の製造工程において必須である水素を含む雰囲気中での熱処理の際に、水素が容量素子に到達することを防止する必要があるが、そのための技術としては、容量素子を何らかの水素透過防止膜によって被覆するという方法がある。
【０００４】
以下、上記従来の半導体装置およびその製造方法について、図５から図７を参照しながら説明する。
【０００５】
図５は上記従来の半導体装置の構成を示す断面図である。
【０００６】
図５において、半導体装置はゲート絶縁膜１０２、ゲート電極１０３および不純物拡散層１０４からなる電界効果型トランジスタ（半導体能動素子）１０５が形成された半導体基板１０１の上に全面に亘って形成された層間絶縁膜１０６と、層間絶縁膜１０６上に形成された第１の水素透過防止膜１０７と、層間絶縁膜１０６および第１の水素透過防止膜１０７内に形成され、下端が電界効果トランジスタ１０５に到達する導電性プラグ１０８と、第１の水素透過防止膜１０７および導電性プラグ１０８の上に形成された下部電極１０９、容量絶縁膜１１０および上部電極１１１からなる容量素子１１２と、容量素子１１２を被覆するように形成された段差緩和絶縁膜１１３と、段差緩和絶縁膜１１３の表面と第１の水素透過防止膜１０７の側面を被覆するように形成された第２の水素透過防止膜１１４を有している。
【０００７】
図６および図７は上記従来の半導体装置の製造方法を示す工程断面図である。
【０００８】
まず、図６（ａ）に示すように、ゲート絶縁膜１０２、ゲート電極１０３、不純物拡散層１０４からなる電界効果型トランジスタ１０５が形成された半導体基板１０１の上に、ＣＶＤ法等を用いて全面に亘って第１の層間絶縁膜１０６および第１の水素透過防止膜１０７を順次堆積する。
【０００９】
次に、図６（ｂ）に示すように、第１の層間絶縁膜１０６および第２の水素透過防止膜１０７の所定領域に下端が電界効果型トランジスタ１０５に到達する開口を形成した後、この開口内を充填するように導電性プラグ１０８を形成する。
【００１０】
次に、図６（ｃ）に示すように、導電性プラグ１０８の上に容量下部電極１０９、容量絶縁膜１１０および容量上部電極１１１を形成した後、酸素雰囲気中での熱処理を行って容量絶縁膜１１０を結晶化させ、容量素子１１２を形成する。
【００１１】
次に、図７（ｄ）に示すように、容量素子１１２を被覆するように全面に亘って段差緩和絶縁膜１１３を形成した後、段差緩和絶縁膜１１３および第１の水素透過防止膜１０７の所定領域をエッチングする。
【００１２】
最後に、図７（ｅ）に示すように、段差緩和絶縁膜１１３の表面と第１の水素透過防止膜１０７の側面を被覆するように全面に亘って第２の水素透過防止膜１１４を形成した後、第２水素透過防止膜１１４の所定領域をエッチングする。
【００１３】
上記従来の半導体装置およびその製造方法は、容量素子１１２が第１の水素透過防止膜１０７と第２の水素透過防止膜１１４とによって被覆された構成となっている。この構成により、水素を含む雰囲気中での熱処理の際に水素が容量素子１１２へ侵入することを防止することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置およびその製造方法には以下のような問題点があった。図８を参照しながら、この問題点について説明する。
【００１５】
図８は、従来の半導体装置およびその製造方法において、水素を含む雰囲気中での熱処理を行った際の水素の主たる拡散経路を示した図である。
【００１６】
図８に示すように、容量素子１１２の上方からの経路Ａ（矢印Ａ）で拡散してくる水素に関しては、容量素子１１２の上方に形成された第２の水素透過防止膜１１４によって、容量素子１１２への侵入が効果的に防止される。また、層間絶縁膜１０６を介して容量素子１１２の下方からの経路Ｂ（矢印Ｂ）で拡散してくる水素に関しては、容量素子１１２の下方に形成された第１の水素透過防止膜１０７によって、容量素子１１２への侵入が効果的に防止される。
【００１７】
しかし、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４の接合界面部分は、第１の水素透過防止膜１０７の側面に第２の水素透過防止膜１１４が単に接しているに過ぎず、両者の密着性が極めて弱い。このため、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４の接合界面部分にはわずかな空隙が生じやすい。従って、層間絶縁膜１０６を介して第１の水素透過防止膜１０７と第２の水素透過防止膜１１４の接合界面部分に到達する水素に関しては、密着性に乏しい接合界面部分のわずかな空隙の間を拡散して容量素子１１２へ侵入する経路Ｃ（矢印Ｃ）が発生してしまう。その結果、容量絶縁膜１１０が還元されて容量素子１１２の特性が劣化するという問題点を有していた。
【００１８】
本発明は上記の問題を解決するものであり、水素が複数の水素透過防止膜どうしの接合界面部分を拡散して容量素子内部へ侵入することを防止し、優れた特性を有する容量素子を備えた半導体装置およびその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体装置は、半導体基板上に形成された容量素子と、容量素子を被覆するように形成された複数の水素透過防止膜を有し、水素透過防止膜どうしの接合界面部分に接合強化層が形成されていることを特徴としている。
【００２０】
このような構成によれば、水素透過防止膜どうしの接合界面部分における密着性が強化されることによりわずかな空隙の発生が防止され、水素が接合界面部分を拡散して容量素子内部へ侵入することが極めて効果的に防止される。
【００２１】
また、本発明の半導体装置において、接合強化層は水素透過防止膜の構成成分の相互拡散層であることが好ましい。
【００２２】
このような構成によれば、水素透過防止膜と接合強化層とが完全に一体化するため水素透過防止膜と接合強化層との密着性の問題（水素透過防止膜と接合強化層の密着性が乏しい場合、水素透過防止膜と接合強化層の接合界面部分を水素が拡散してしまうという問題）が回避でき、接合界面部分における空隙の発生が確実に防止され、水素が接合界面部分を拡散して容量素子内部へ侵入することが極めて効果的に防止される。
【００２３】
また、本発明の半導体装置の製造方法は、半導体基板上に容量素子を形成する工程と、容量素子を被覆する複数の水素透過防止膜を形成する工程の後に、水素透過防止膜どうしの接合界面部分において、水素透過防止膜の構成成分を熱処理によって相互拡散させることにより接合強化層を形成する工程を有することを特徴としている。
【００２４】
また、本発明の半導体装置の製造方法において、熱処理の温度は６５０℃以上であることが好ましい。
【００２５】
このような構成によれば、水素透過防止膜どうしの接合界面部分に新たに別の膜を堆積するなどの複雑な工程を行う必要がなく、熱処理という極めて容易な方法で確実に接合強化層を形成することができ、水素が接合界面部分を拡散して容量素子内部へ侵入することが極めて効果的に防止された半導体装置が得られる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００２７】
まず、本発明の実施の形態における半導体装置およびその製造方法について、図１から図３を用いて説明する。
【００２８】
図１は、本発明の実施の形態における半導体装置の構成を示す断面図である。
【００２９】
図１において、半導体装置はゲート絶縁膜１０２、ゲート電極１０３および不純物拡散層１０４からなる電界効果型トランジスタ（半導体能動素子）１０５が形成された半導体基板１０１と、半導体基板１０１の上に形成されたシリコン酸化膜からなる層間絶縁膜１０６と、層間絶縁膜１０６上に形成されたシリコン窒化膜からなる第１の水素透過防止膜１０７と、層間絶縁膜１０６および第１の水素透過防止膜１０７内に下端が電界効果型トランジスタ１０５に到達するように充填されたタングステンからなる導電性プラグ１０８と、第１の水素透過防止膜１０７および導電性プラグ１０８上に順次形成された白金からなる容量下部電極１０９、Ｓｒ2Ｂｉ2（Ｔａ2-XＮｂX）Ｏ9（０≦Ｘ≦２）からなる容量絶縁膜１１０および白金からなる容量上部電極１１１によって構成される容量素子１１２と、容量素子１１２を被覆するように形成されたシリコン酸化膜からなる段差緩和絶縁膜１１３と、段差緩和絶縁膜１１３の表面および第１の水素透過防止膜１０７の側面を被覆するように形成された酸化チタンアルミニウムからなる第２の水素透過防止膜１１４と、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との接合界面部分に形成された接合強化層１１５を有している。
【００３０】
図２および図３は本発明の実施の形態における半導体装置の製造方法を示す工程断面図である。
【００３１】
まず、図２（ａ）に示すように、ゲート絶縁膜１０２、ゲート電極１０３、不純物拡散層１０４からなる電界効果型トランジスタ１０５が形成された半導体基板１０１の上に全面に亘ってシリコン酸化膜からなる層間絶縁膜１０６およびシリコン窒化膜からなる第１の水素透過防止膜１０７をＣＶＤ法等を用いて堆積する。
【００３２】
次に、図２（ｂ）に示すように、層間絶縁膜１０６および第１の水素透過防止膜１０７の所定領域にＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等を用いて下端が電界効果トランジスタ１０５に到達する開口を形成した後、ＣＶＤ法およびＣＭＰ法等を用いて、この開口内を充填するようにタングステンからなる導電性プラグ１０８を形成する。
【００３３】
次に、図２（ｃ）に示すように、第１の水素透過防止膜１０７および導電性プラグ１０８の上に、白金からなる容量下部電極１０９、Ｓｒ2Ｂｉ2（Ｔａ2-XＮｂX）Ｏ9（２≧Ｘ≧０）からなる容量絶縁膜１１０および白金からなる容量上部電極１１１を順次形成した後、酸素雰囲気中で急速加熱法を用いて８００℃１分の熱処理を行い、容量絶縁膜１１０を結晶化させて容量素子１１２を形成する。
【００３４】
次に、図３（ｄ）に示すように、容量素子１１２を被覆するように全面に亘ってシリコン酸化膜からなる段差緩和絶縁膜１１３をＣＶＤ法等を用いて堆積した後、段差緩和絶縁膜１１３および第１の水素透過防止膜１０７の所定領域をＲＩＥ法等を用いてエッチングする。
【００３５】
次に、図３（ｅ）に示すように、段差緩和絶縁膜１１３の表面および第１の水素透過防止膜１０７の側面を被覆するように、全面に亘って酸化チタンアルミニウムからなる第２の水素透過防止膜１１４をスパッタ法等を用いて堆積した後、第２の水素透過防止膜１１４の所定領域をＲＩＥ法等を用いてエッチングする。
【００３６】
最後に、図３（ｆ）に示すように、急速加熱法を用いて６５０℃１分の熱処理を行い、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との接合界面部分において両者の構成成分を相互拡散させ、接合強化層１１５を形成する。
【００３７】
次に、本実施の形態における発明の効果について図４を参照しながら説明する。
【００３８】
図４は、本発明の実施の形態における半導体装置に対して水素を含む雰囲気中での熱処理を行った際の水素の主たる拡散経路を示した図である。
【００３９】
図８で示した従来の半導体装置の場合と同様に、容量素子１１２の上方からの経路Ａ（矢印Ａ）で拡散する水素に関しては、容量素子１１２の上方に形成された第２の水素透過防止膜１１４によって、容量素子１１２への侵入が効果的に防止される。また、層間絶縁膜１０６を介して容量素子１１２の下方からの経路Ｂ（矢印Ｂ）で拡散する水素に関しても、容量素子１１２の下方に形成された第１の水素透過防止膜１０７によって、容量素子１１２への侵入が効果的に防止される。
【００４０】
ここで従来の半導体装置では、図８に示したように、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との接合界面部分における両者の密着性が弱いため、この部分に僅かな空隙が発生し、経路Ｃ（矢印Ｃ）で拡散する水素が接合界面部分を拡散して容量素子１１２へ侵入することを防止できなかった。
【００４１】
しかしながら本実施の形態では、図４に示すように、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との接合界面部分に両者の構成成分が相互拡散した接合強化層１１５が形成されているため、第１の水素透過防止膜１０７と第２の水素透過防止膜１１４との密着性が強化され、わずかな空隙の発生が確実に防止されて、経路Ｃ（矢印Ｃ）で拡散する水素が接合界面部分を拡散して容量素子１１２へ侵入することを極めて効果的に防止することができる。この結果、容量素子の特性劣化が防止され、優れた特性を有する半導体装置が得られる。
【００４２】
なお、本発明の実施の形態においては、第１の水素透過防止膜１０７の材料としてシリコン窒化膜、第２の水素透過防止膜の材料として酸化チタンアルミニウムを用いたが、水素透過防止能のある材料であれば他のいかなる材料を用いてもよい。また、さらに多くの複数の水素透過防止膜が形成されていてもよく、それらの構成材料は同じであっても、互いに異なる材料であっても同様の効果が得られる。
【００４３】
また、容量絶縁膜１１０の結晶化熱処理において導電性プラグ１０８が酸化されたり導電性プラグ１０８の構成成分が容量素子１１２へ拡散することを防止する目的で、導電性プラグ１０８と容量下部電極１０９との間に、導電性の酸化防止層や拡散防止層が形成されていてもよい。
【００４４】
また、容量素子１１２と第２の水素透過防止膜１１４の間には段差緩和絶縁膜１１３が介在しているが、第２の水素透過防止膜が段差被覆性に優れた方法で堆積される場合には、段差緩和絶縁膜１１３は存在しなくてもよい。
【００４５】
また、容量絶縁膜１１０の材料としてはＳｒ2Ｂｉ2（Ｔａ2-XＮｂX）Ｏ9（２≧Ｘ≧０）を用いたが、他のビスマス層状ペロブスカイト構造を有する化合物、またはチタン酸ジルコン酸鉛、チタン酸バリウムストロンチウム、酸化タンタル等を用いても同様の効果が得られる。
【００４６】
また、容量素子１１２を構成する容量下部電極１０９、容量絶縁膜１１０および容量上部電極１１１のお互いの大きさや配置関係は単なる一例を示しているに過ぎず、さらに、容量素子１１２が導電性プラグ１０８上に形成されたいわゆるスタック型構造となっていることも単なる一例を示しているに過ぎない。従って、本発明の効果は、本実施の形態に何ら限定されることはない。
【００４７】
【発明の効果】
本発明における半導体装置およびその製造方法によれば、水素を含む雰囲気中での熱処理において、水素が複数の水素透過防止膜どうしの接合界面部分を拡散して容量素子内部に侵入することを極めて効果的に防止でき、その結果、水素による容量素子特性の劣化を防止して優れた特性を有する半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の構成を示す断面図
【図２】本発明の実施の形態における半導体装置の製造方法の各工程を示す断面図
【図３】本発明の実施の形態における半導体装置の製造方法の各工程を示す断面図
【図４】本発明の実施の形態において、水素を含む雰囲気中での熱処理を行った際の水素の拡散経路を示した図
【図５】従来の半導体装置における半導体装置の構成を示す断面図
【図６】従来の半導体装置の製造方法の各工程を示す断面図
【図７】従来の半導体装置の製造方法の各工程を示す断面図
【図８】従来の半導体装置において、水素を含む雰囲気中での熱処理を行った際の水素の拡散経路を示した図
【符号の説明】
１０１ 半導体基板
１０２ ゲート絶縁膜
１０３ ゲート電極
１０４ 不純物拡散層
１０５ 電界効果型トランジスタ
１０６ 層間絶縁膜
１０７ 第１の水素透過防止膜
１０８ 導電性プラグ
１０９ 容量下部電極
１１０ 容量絶縁膜
１１１ 容量上部電極
１１２ 容量素子
１１３ 段差緩和絶縁膜
１１４ 第２の水素透過防止膜
１１５ 接合強化層
Claims (3)
- 不純物拡散層を有する半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第１の水素バリア膜と、
前記第１の水素バリア膜および前記層間絶縁膜に形成され、前記不純物拡散層に接続された導電性プラグと、
前記導電性プラグおよび前記第１の水素バリア膜上に形成された容量素子と、
前記容量素子の上方を覆い、前記第１の水素バリア膜に接するように形成された第２の水素バリア膜とを備え、
前記第１の水素バリア膜と前記第２の水素バリア膜との接合界面に、前記第１の水素バリア膜および前記第２の水素バリア膜の構成成分を相互拡散させた接合強化層とを備え、
前記第１の水素バリア膜、前記第２の水素バリア膜および前記導電性プラグは、前記容量素子への水素の侵入を防止するように形成されていることを特徴とする半導体装置。 - 不純物拡散層を有する半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に第１の水素バリア膜を形成する工程と、
前記不純物拡散層に接続するように前記第１の水素バリア膜および前記層間絶縁膜に導電性プラグを形成する工程と、
前記導電性プラグおよび前記第１の水素バリア膜上に容量素子を形成する工程と、
前記容量素子の上方を覆い、前記第１の水素バリア膜に接するように第２の水素バリア膜を形成する工程と、
前記第１の水素バリア膜と前記第２の水素バリア膜との接合界面に、前記第１の水素バリア膜および前記第２の水素バリア膜の構成成分を熱処理によって相互拡散させて接合強化層を形成する工程とを備え、
前記第１の水素バリア膜、前記第２の水素バリア膜および前記導電性プラグは、前記容量素子への水素の侵入を防止するように形成されていることを特徴とする半導体装置の製造方法。 - 前記熱処理の温度は６５０℃以上であることを特徴とする請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178104A JP3966094B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178104A JP3966094B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022930A JP2004022930A (ja) | 2004-01-22 |
| JP3966094B2 true JP3966094B2 (ja) | 2007-08-29 |
Family
ID=31175926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178104A Expired - Fee Related JP3966094B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3966094B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4636834B2 (ja) * | 2002-11-13 | 2011-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP4042730B2 (ja) * | 2004-09-02 | 2008-02-06 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
-
2002
- 2002-06-19 JP JP2002178104A patent/JP3966094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022930A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6180974B1 (en) | Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide | |
| JP3681632B2 (ja) | 半導体装置及びその製造方法 | |
| KR100989086B1 (ko) | 반도체 장치와 그 제조 방법 | |
| JPH11126883A (ja) | 半導体メモリ素子 | |
| JP2002353416A (ja) | 半導体記憶装置およびその製造方法 | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| JP4280006B2 (ja) | 半導体装置 | |
| KR100522756B1 (ko) | 크롬이 함유된 확산장벽층을 구비하는 반도체소자 및 그제조 방법 | |
| JP2002151657A (ja) | 誘電体素子およびその製造方法 | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| US6847074B2 (en) | Semiconductor memory device | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002110931A (ja) | 強誘電体メモリ装置 | |
| JP3966094B2 (ja) | 半導体装置およびその製造方法 | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| EP0978881A2 (en) | Ferroelectric capacitor and its manufacturing method | |
| JP2000091509A5 (ja) | ||
| EP1094507A2 (en) | Barrier layers for ferroelectric memory devices | |
| JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2002314047A (ja) | 半導体装置及びその製造方法 | |
| JP3967143B2 (ja) | 半導体装置及びその製造方法 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| US7816150B2 (en) | Fabrication process of semiconductor device | |
| EP1061582A2 (en) | Capacitor and method of fabricating the same | |
| JP2004235287A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |