JP2000236075A - 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 - Google Patents

誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Info

Publication number
JP2000236075A
JP2000236075A JP11034815A JP3481599A JP2000236075A JP 2000236075 A JP2000236075 A JP 2000236075A JP 11034815 A JP11034815 A JP 11034815A JP 3481599 A JP3481599 A JP 3481599A JP 2000236075 A JP2000236075 A JP 2000236075A
Authority
JP
Japan
Prior art keywords
film
dielectric capacitor
manufacturing
dielectric
thd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11034815A
Other languages
English (en)
Inventor
Katsuyuki Hironaka
克行 広中
Masataka Sugiyama
正隆 杉山
Chiharu Isobe
千春 磯辺
Takaaki Ami
隆明 網
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11034815A priority Critical patent/JP2000236075A/ja
Priority to US09/262,329 priority patent/US6544857B1/en
Publication of JP2000236075A publication Critical patent/JP2000236075A/ja
Priority to US10/264,448 priority patent/US6995069B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 ペロブスカイト型結晶構造の誘電体膜を用い
た誘電体キャパシタおよびそのような誘電体キャパシタ
を有する半導体記憶装置を製造する際に、誘電体キャパ
シタの面積が縮小した場合であっても、特性の良好な誘
電体キャパシタを実現することができる誘電体キャパシ
タの製造方法および半導体記憶装置の製造方法を提供す
る。 【解決手段】 誘電体膜としてＳＢＴ膜を用いた誘電体
キャパシタを製造する際に、Ｓｉ基板１上に下部電極と
してのＩｒＯ2 膜２およびＩｒ膜３、ＳＢＴ膜の前駆体
膜としてのアモルファス膜４ならびに上部電極としての
Ｐｔ膜５を順次成膜し、Ｐｔ膜５、アモルファス膜４、
Ｉｒ膜３およびＩｒＯ2 膜２を誘電体キャパシタの形状
にパターニングした後、アモルファス膜４を熱処理する
ことにより、アモルファス膜４中のアモルファス相をペ
ロブスカイト型結晶構造の結晶相に相変化させてＳＢＴ
膜６を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、誘電体キャパシ
タの製造方法および半導体記憶装置の製造方法に関し、
特に、ペロブスカイト型結晶構造の誘電体からなる誘電
体膜を用いた誘電体キャパシタの製造、および、そのよ
うな誘電体キャパシタを有する半導体記憶装置の製造に
適用して好適なものである。
【０００２】
【従来の技術】近年、半導体記憶装置の記憶容量の増大
に伴ってメモリセルの面積は急速に縮小され、それに伴
って、メモリセルを構成するキャパシタにおいては、３
次元化された複雑な構造を採用することにより必要な電
荷容量の確保がなされている。こうした中、構造の簡素
化による歩留まりの改善や工程数の削減を図るため、誘
電率の高い誘電体膜を用いた簡素な構造の誘電体キャパ
シタの採用が検討されている。このような誘電体キャパ
シタに用いられる誘電率の高い誘電体膜としては、ペロ
ブスカイト型結晶構造を有し、その粒径が２０〜３００
ｎｍ程度の多結晶状の酸化物からなるものが知られてい
る。
【０００３】従来、ペロブスカイト型結晶構造の誘電体
からなる誘電体膜を用いた誘電体キャパシタを形成する
ためには、基体上に成膜された下部電極上に誘電体膜を
成膜した後、この誘電体膜を熱処理することにより結晶
化し、さらに、この結晶化された誘電体膜上に上部電極
を成膜した後、反応性イオンエッチング（ＲＩＥ）法ま
たはイオンミリング法により、上部電極、誘電体膜およ
び下部電極をエッチングして誘電体キャパシタの形状に
パターニングしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術によりペロブスカイト型結晶構造の誘電体か
らなる誘電体膜を用いた誘電体キャパシタを形成した場
合、ＲＩＥ法またはイオンミリング法によるエッチング
の際に、誘電体膜の加工表面において特定元素がエッチ
ングされたり酸素欠陥が発生するなどして、加工後の誘
電体キャパシタの特性が著しく劣化するという問題があ
った。特に、半導体メモリの大記憶容量化に伴って誘電
体キャパシタの面積が１０μｍ2 以下、数μｍ2 程度に
まで縮小した場合、キャパシタ全体の面積に対して誘電
体膜中の個々の結晶粒が占める面積の割合が増大し、キ
ャパシタの側壁部分に属する各結晶粒がエッチングプロ
セス中に受けるダメージの影響が相対的に大きくなり、
誘電体キャパシタの特性の劣化の度合いも増大する傾向
にあった。
【０００５】また、従来技術によりペロブスカイト型結
晶構造の誘電体からなる誘電体膜を用いた誘電体キャパ
シタを形成した場合、エッチングプロセスの際や、その
後に行われる熱処理プロセスの際に、誘電体キャパシタ
の側壁に特定の金属が析出したり、あるいは、導電性の
酸化物が生成されるなどして、特に、大記憶容量の半導
体メモリにおいて誘電体キャパシタの面積が１０μｍ2
以下、数μｍ2 程度にまで縮小した場合、誘電体キャパ
シタのリーク電流が増大する傾向にあり、信頼性を損な
う大きな問題となっていた。
【０００６】したがって、この発明の目的は、ペロブス
カイト型結晶構造の誘電体膜を用いた誘電体キャパシタ
およびそのような誘電体キャパシタを有する半導体記憶
装置を製造する際に、誘電体キャパシタの面積が縮小し
た場合であっても、特性の良好な誘電体キャパシタを実
現することができる誘電体キャパシタの製造方法および
半導体記憶装置の製造方法を提供することにある。
【０００７】この発明の他の目的は、ペロブスカイト型
結晶構造の誘電体膜を用いた誘電体キャパシタおよびそ
のような誘電体キャパシタを有する半導体記憶装置を製
造する際に、誘電体キャパシタの面積が縮小した場合で
あっても、特性の良好な誘電体キャパシタを実現するこ
とができるとともに、信頼性の向上を図ることができる
誘電体キャパシタの製造方法および半導体記憶装置の製
造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、ペロブスカイト型結晶構
造の誘電体からなる誘電体膜を用いた誘電体キャパシタ
の製造方法において、下部電極を形成する工程と、下部
電極上に、誘電体の構成元素からなるアモルファス相ま
たはフルオライト相を主成分とする前駆体膜を形成する
工程と、前駆体膜上に上部電極を形成する工程と、少な
くとも上部電極および前駆体膜をエッチングにより誘電
体キャパシタの形状にパターニングする工程と、誘電体
キャパシタの形状にパターニングされた前駆体膜を熱処
理することにより、アモルファス相またはフルオライト
相をペロブスカイト型結晶構造の結晶相に相変化させて
誘電体膜を得る工程とを有することを特徴とするもので
ある。
【０００９】この発明の第２の発明は、ペロブスカイト
型結晶構造の誘電体からなる誘電体膜を用いた誘電体キ
ャパシタの製造方法において、下部電極を形成する工程
と、下部電極上に、誘電体の構成元素からなるアモルフ
ァス相またはフルオライト相を主成分とする前駆体膜を
形成する工程と、前駆体膜上に上部電極を形成する工程
と、上部電極および前駆体膜をエッチングにより誘電体
キャパシタの形状にパターニングする工程と、誘電体キ
ャパシタの形状にパターニングされた上部電極および前
駆体膜の側壁を覆うように保護膜を形成する工程と、誘
電体キャパシタの形状にパターニングされ、かつ、その
側壁が保護膜で覆われた前駆体膜を熱処理することによ
り、アモルファス相またはフルオライト相をペロブスカ
イト型結晶構造の結晶相に相変化させて誘電体膜を得る
工程とを有することを特徴とするものである。
【００１０】この発明の第３の発明は、ペロブスカイト
型結晶構造の誘電体からなる誘電体膜を用いた誘電体キ
ャパシタを有する半導体記憶装置の製造方法において、
誘電体キャパシタの下部電極を形成する工程と、下部電
極上に、誘電体の構成元素からなるアモルファス相また
はフルオライト相を主成分とする前駆体膜を形成する工
程と、前駆体膜上に誘電体キャパシタの上部電極を形成
する工程と、少なくとも上部電極および前駆体膜をエッ
チングにより誘電体キャパシタの形状にパターニングす
る工程と、誘電体キャパシタの形状にパターニングされ
た前駆体膜を熱処理することにより、アモルファス相ま
たはフルオライト相をペロブスカイト型結晶構造に相変
化させて誘電体膜を得る工程とを有することを特徴とす
るものである。
【００１１】この発明の第４の発明は、ペロブスカイト
型結晶構造の誘電体からなる誘電体膜を用いた誘電体キ
ャパシタを有する半導体記憶装置の製造方法において、
誘電体キャパシタの下部電極を形成する工程と、下部電
極上に、誘電体の構成元素からなるアモルファス相また
はフルオライト相を主成分とする前駆体膜を形成する工
程と、前駆体膜上に誘電体キャパシタの上部電極を形成
する工程と、上部電極および前駆体膜をエッチングによ
り誘電体キャパシタの形状にパターニングする工程と、
誘電体キャパシタの形状にパターニングされた上部電極
および前駆体膜の側壁を覆うように保護膜を形成する工
程と、誘電体キャパシタの形状にパターニングされ、か
つ、その側壁が保護膜で覆われた前駆体膜を熱処理する
ことにより、アモルファス相またはフルオライト相をペ
ロブスカイト型結晶構造の結晶相に相変化させて誘電体
膜を得る工程とを有することを特徴とするものである。
【００１２】この発明において、前駆体膜としては、典
型的には、Ｂｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるア
モルファス相またはフルオライト相を主成分とする膜
（ただし、その原子組成比の範囲は２．０≦２Ｂｉ／
（Ｔａ＋Ｎｂ）≦２．６、０．６≦２Ｓｒ／（Ｔａ＋Ｎ
ｂ）≦１．２）が用いられる。この場合、この前駆体膜
を熱処理することにより、組成式Ｂｉx Ｓｒy （Ｔａz
Ｎｂ1-z ）2.0 Ｏw （ただし、２．０≦ｘ≦２．６、
０．６≦ｙ≦１．２、０≦ｚ≦１．０、ｗ＝９±ｄ、０
≦ｄ≦１．０）で表されるＢｉ系層状構造ペロブスカイ
ト型結晶構造の強誘電体からなる誘電体膜（ＳＢＴ膜）
が得られる。また、このＳＢＴの前駆体膜は、下部電極
上にＢｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルフ
ァス相を主成分とする膜（ただし、その原子組成比の範
囲は２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６
≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱
処理によりアモルファス相をフルオライト相に相変化さ
せることにより形成するようにしてもよい。なお、この
場合の熱処理は、好適には上部電極形成前に行われる。
【００１３】この発明において、前駆体膜としては、Ｂ
ｉ、Ｓｒ、Ｔａ、Ｎｂ、ＴｉおよびＯからなるアモルフ
ァス相またはフルオライト相を主成分とする膜（ただ
し、その原子組成比の範囲は０．６≦２Ｓｒ／（Ｔａ＋
Ｎｂ）≦１．２、１．７≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦
２．５、０＜２Ｔｉ／（Ｔａ＋Ｎｂ）≦１．０）を用い
てもよい。このＢｉ、Ｓｒ、Ｔａ、Ｎｂ、ＴｉおよびＯ
からなるアモルファス相またはフルオライト相を主成分
とする膜からなる前駆体膜の原子組成比の範囲は、好適
には、０．７≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．０、２．
０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．４、０．０１≦２Ｔ
ｉ／（Ｔａ＋Ｎｂ）≦１．０に選ばれ、２Ｔｉ／（Ｔａ
＋Ｎｂ）に関しては、より好適には０．１≦２Ｔｉ／
（Ｔａ＋Ｎｂ）≦１．０に選ばれる。この場合、この前
駆体膜を熱処理することにより、組成式Ｓｒx Ｂｉ
y （Ｔａ，Ｎｂ）2.0 Ｔｉz Ｏw （ただし、０．６≦ｘ
≦１．２、１．７≦ｙ≦２．５、０＜ｚ≦１．０、ｗ＝
９±ｄ、０≦ｄ≦１．０、好適には、０．７≦ｘ≦１．
０、２．０≦ｙ≦２．４、０．０１≦ｚ≦１．０、ｗ＝
９±ｄ、０≦ｄ≦１．０、より好適には、０．７≦ｘ≦
１．０、２．０≦ｙ≦２．４、０．１≦ｚ≦１．０、ｗ
＝９±ｄ、０≦ｄ≦１．０）で表されるＢｉ系層状構造
ペロブスカイト型結晶構造の強誘電体からなる誘電体膜
（ＳＢＴＴ膜）が得られる。また、このＳＢＴＴの前駆
体膜は、下部電極上にＢｉ、Ｓｒ、Ｔａ、Ｎｂ、Ｔｉお
よびＯからなるアモルファス相を主成分とする膜（ただ
し、その原子組成比の範囲は０．６≦２Ｓｒ／（Ｔａ＋
Ｎｂ）≦１．２、１．７≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦
２．５、０＜２Ｔｉ／（Ｔａ＋Ｎｂ）≦１．０）を形成
した後、熱処理によりアモルファス相をフルオライト相
に相変化させることにより形成するようにしてもよい。
なお、この場合の熱処理は、好適には上部電極形成前に
行われる。
【００１４】また、この発明において、前駆体膜として
は、Ｐｂ、Ｚｒ、ＴｉおよびＯからなるアモルファス相
を主成分とする膜（ただし、その原子組成比の範囲は
０．１≦Ｚｒ／Ｐｂ≦０．６、０．４≦Ｔｉ／Ｐｂ≦
０．９）、あるいは、Ｐｂ、Ｚｒ、ＴｉおよびＯからな
るアモルファス相を主成分とする膜（ただし、その原子
組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．６、０．４≦
Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎｂ／Ｐｂ≦０．３
０）を用いてもよい。前者の場合、前駆体膜を熱処理す
ることにより、組成式Ｐｂ1.0 （Ｚｒx Ｔｉ1-x ）1.0
Ｏ3 （ただし、０．１≦ｘ≦０．６）で表されるペロブ
スカイト型結晶構造の強誘電体からなる誘電体膜（ＰＺ
Ｔ膜）が得られ、後者の場合、前駆体膜を熱処理するこ
とにより、組成式Ｐｂ1.0-y Ｎｂy （Ｚｒx Ｔｉ1-x ）
1.0 Ｏ3 （ただし、０．１≦ｘ≦０．６、０．０３≦ｙ
≦０．３０）で表されるペロブスカイト型結晶構造の強
誘電体からなる誘電体膜（ＰＮＺＴ膜）が得られる。
【００１５】上述したこれらの強誘電体は、強誘電体メ
モリの強誘電体膜材料に用いて好適なものである。
【００１６】この発明において、前駆体膜としては、さ
らに、Ｂａ、Ｓｒ、ＴｉおよびＯからなるアモルファス
相を主成分とする膜（ただし、その原子組成比の範囲は
０≦Ｓｒ／Ｔｉ≦１．０、０≦Ｂａ／Ｔｉ≦１．０）を
用いてもよい。この場合、この前駆体膜を熱処理するこ
とにより、組成式（Ｂａx Ｓｒ1-x ）1.0 Ｔｉ1.0 Ｏ3
（ただし、０≦ｘ≦１．０）で表される高誘電体からな
る誘電体膜（ＢＳＴ膜）が得られる。この高誘電体は、
例えばＤＲＡＭにおけるキャパシタの誘電体膜材料に用
いて好適なものである。
【００１７】この発明において、前駆体膜は、例えば、
有機金属化学気相成長法などの化学気相成長法またはス
ピンコート法などにより成膜される。
【００１８】この発明において、最終的に得る誘電体膜
がＳＢＴＴ膜である場合、その前駆体膜は、好適には、
有機金属化学気相成長法などの化学気相成長法により、
フルオライト相を主成分とする膜を成膜することにより
形成される。この場合、フルオライト相を主成分とする
膜は、例えば４００℃以上６５０℃以下の成膜温度（基
板温度）で成膜され、また、例えば１〜１０Ｔｏｒｒの
反応ガス圧力で成膜される。反応ガスとしては、例え
ば、Ｂｉ（Ｃ6 Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂ
ｉ（Ｏ−Ｃ2 Ｈ5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂ
ｉ（Ｏ−ｔＣ4 Ｈ9 ）3 およびＢｉ（ｏ−ｔＣ5 Ｈ11）
3 からなる第１の群より選ばれた少なくとも１種類の有
機金属原料と、Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2 テ
トラグリム（tetraglyme）（ＴＨＤ：2,2,6,6-Tetramet
hyl-3,5-heptandion,C11 H19 O2 ）およびＳｒ（Ｍｅ5
Ｃ5 ）2 ・２ＴＨＦ（Ｍｅ＝ＣＨ3 、ＴＨＦ＝テトラヒ
ドロフラン）からなる第２の群より選ばれた少なくとも
１種類の有機金属原料と、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4 、
ＴｉＯ（ＴＨＤ）2 およびＴｉ（ＴＨＤ）2 （ｉ−ＯＣ
3 Ｈ7 ）2 からなる第３の群より選ばれた少なくとも１
種類の有機金属原料と、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）5 、Ｔ
ａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨＤ、Ｎｂ（ｉ−ＯＣ
3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨＤから
なる第４の群より選ばれた少なくとも１種類の有機金属
原料とを所定の組成に混合した混合ガスをさらに酸化性
ガスと混合した混合ガスが用いられる。
【００１９】また、最終的に得る誘電体膜がＳＢＴＴ膜
である場合、その前駆体膜は、一旦、下部電極上にアモ
ルファス相を主成分とする膜を形成した後、熱処理によ
ってアモルファス相をフルオライト相を相変化させるこ
とにより形成されることもある。具体的には、この前駆
体膜は、好適には、有機金属化学気相成長法などの化学
気相成長法によりアモルファス相を主成分とする膜を成
膜した後、酸化性ガス雰囲気中で熱処理することにより
形成される。この場合、アモルファス相を主成分とする
膜は、例えば３００℃以上５００℃以下の成膜温度（基
板温度）で成膜され、また、例えば１〜１０Ｔｏｒｒの
反応ガス圧力で成膜される。この場合の熱処理は、例え
ば６００℃以上８５０℃以下の温度で、例えば３０秒〜
１２０分間行う。反応ガスとしては、例えば、Ｂｉ（Ｃ
6 Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7）3 、Ｂｉ（Ｏ−Ｃ2
Ｈ5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ
4Ｈ9 ）3 およびＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第
１の群より選ばれた少なくとも１種類の有機金属原料
と、Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2 テトラグリム
およびＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の
群より選ばれた少なくとも１種類の有機金属原料と、Ｔ
ｉ（ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2およびＴ
ｉ（ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群
より選ばれた少なくとも１種類の有機金属原料と、Ｔａ
（ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
Ｈ7 ）4ＴＨＤからなる第４の群より選ばれた少なくと
も１種類の有機金属原料とを所定の組成に混合した混合
ガスを用いるか、または、Ｂｉ（Ｃ6 Ｈ5 ）3 、Ｂｉ
（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ5 ）3 、Ｂｉ
（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4 Ｈ9 ）3 およ
びＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第１の群より選ば
れた少なくとも１種類の有機金属原料と、ＳｒＴａ
2 （ＯＣ2 Ｈ5 ）12およびＳｒＮｂ2 （ＯＣ2 Ｈ5 ）12
（バイメタリックアルコキサイド）からなる第２の群よ
り選ばれた少なくとも１種類の有機金属原料と、Ｔｉ
（ｉ−ｏＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴｉ
（ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群よ
り選ばれた少なくとも１種類の有機金属原料とを所定の
組成に混合した混合ガスを用いる。
【００２０】この発明においては、誘電体膜を得るため
に、誘電体キャパシタの形状にパターニングされた前駆
体膜を、典型的には、酸化性ガス雰囲気中で熱処理し、
この酸化性ガス雰囲気中での熱処理は、好適には５００
℃以上９００℃以下、好適には６５０℃以上８００℃以
下の温度で行われる。また、誘電体膜を得るためには、
誘電体キャパシタの形状にパターニングされた前駆体膜
を、窒素ガス雰囲気中で５００℃以上９００℃以下の温
度で熱処理した後、酸化性ガス雰囲気中で５００℃以上
９００℃以下の温度で熱処理してもよく、窒素ガス雰囲
気中で５００℃以上９００℃以下の温度で熱処理した
後、オゾンを０．５％以上含む酸化性ガス雰囲気中で３
００℃以上６００℃以下の温度で熱処理してもよく、あ
るいは、１００Ｔｏｒｒ以下の減圧雰囲気中で５００℃
以上８００℃以下の温度で熱処理した後、オゾンを０．
５％以上含む酸化性ガス雰囲気中で３００℃以上６００
℃以下の温度で熱処理してもよい。
【００２１】この発明において、誘電体膜の厚さは、例
えば２０ｎｍ以上２００ｎｍ以下に選ばれる。この誘電
体膜の厚さは、より良好な特性を実現する観点から、好
適には２０ｎｍ以上１００ｎｍ以下に選ばれ、さらに、
この誘電体キャパシタを用いた半導体装置において低電
圧動作を実現する観点から、より好適には３０ｎｍ以上
８０ｎｍ以下に選ばれる。
【００２２】この発明の第１の発明および第３の発明に
おいて、少なくとも上部電極および前駆体膜をエッチン
グにより誘電体キャパシタの形状にパターニングする工
程は、典型的には、例えば、反応性イオンエッチング法
またはイオンミリング法により行われ、同様に、この発
明の第２の発明および第４の発明において、上部電極お
よび前駆体膜をエッチングにより誘電体キャパシタの形
状にパターニングする工程は、典型的には、例えば、反
応性イオンエッチング法またはイオンミリング法により
行われる。
【００２３】この発明の第２の発明および第４の発明に
おいて、保護膜は、典型的には絶縁膜である。なお、こ
の保護膜の材料と誘電体膜の材料との組み合わせ、した
がって、保護膜の材料と前駆体膜の材料との組み合わせ
は、互いの構成元素同士が反応しないもの、あるいは、
仮に反応が起きても安定な絶縁膜を形成するものである
ことが好ましい。この観点から、この保護膜の材料とし
ては、誘電体膜の構成元素に応じて、例えば、ＳｒＴａ
2 Ｏ6 、Ｔａ2 Ｏ5 、Ｎｂ2 Ｏ5 、ＺｒＯ2 、Ｃｅ
Ｏ2 、Ｙ2 Ｏ3 またはＨｆＯ2 が用いられる。
【００２４】上述のように構成されたこの発明の第１ま
たは第３の発明によれば、ペロブスカイト型結晶構造の
誘電体を誘電体膜として用いた誘電体キャパシタを形成
する際に、下部電極、誘電体の構成元素からなるアモル
ファス相またはフルオライト相を主成分とする前駆体膜
および上部電極を順次形成し、少なくとも上部電極およ
び前駆体膜をエッチングにより誘電体キャパシタの形状
にパターニングした後、誘電体キャパシタの形状にパタ
ーニングされた前駆体膜を熱処理することにより、アモ
ルファス相またはフルオライト相をペロブスカイト型結
晶構造の結晶相に相変化させて誘電体膜を得るようにし
ていることにより、最終的に得られる誘電体膜中の結晶
粒は、エッチング加工によってダメージを受けることが
なく、したがって、エッチング加工による誘電体キャパ
シタの特性の劣化を防止することができる。
【００２５】上述のように構成されたこの発明の第２の
発明または第４の発明によれば、ペロブスカイト型結晶
構造の誘電体を誘電体膜として用いた誘電体キャパシタ
を形成する際に、下部電極、誘電体の構成元素からなる
アモルファス相またはフルオライト相を主成分とする前
駆体膜および上部電極を順次形成し、上部電極および前
駆体膜をエッチングにより誘電体キャパシタの形状にパ
ターニングした後、これらの上部電極および前駆体膜の
側壁を覆うように保護膜を形成していることにより、下
部電極のエッチングの際や、その後に行われる熱処理の
際に、誘電体キャパシタの側壁に特定の金属が析出した
り、導電性の酸化物が生成されることを防止することが
できるため、誘電体キャパシタのリーク電流特性の劣化
を防止することができる。また、この第２、第４の発明
によれば、第１、第３の発明の場合と同様に、誘電体キ
ャパシタの形状にパターニングされた前駆体膜を熱処理
することにより誘電体膜を得るようにしていることによ
り、エッチング加工による誘電体キャパシタの特性の劣
化を防止することもできる。
【００２６】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。まず、この発明による
誘電体キャパシタの製造方法を、誘電体膜としてＳＢＴ
膜を用いた誘電体キャパシタの製造に適用した、この発
明の第１〜第４の実施形態について説明する。なお、第
１〜第４の実施形態の全図において、同一または対応す
る部分には、同一の符号を付す。
【００２７】図１は、この発明の第１の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００２８】この第１の実施形態による誘電体キャパシ
タの製造方法においては、まず、図１Ａに示すように、
導電性のＳｉ基板１上に、例えばスパッタリング法によ
り通常の条件で、下部電極としてのＩｒＯ2 膜２および
Ｉｒ膜３を順次成膜する。ここで、ＩｒＯ2 膜２の膜厚
は例えば１００ｎｍに選ばれ、Ｉｒ膜３の膜厚は例えば
２００ｎｍに選ばれる。
【００２９】次に、Ｉｒ膜３上に、例えばＭＯＣＶＤ法
により、最終的に得るＳＢＴ膜の構成元素であるＳｒ、
Ｂｉ、ＴａおよびＯからなる、ＳＢＴの前駆体膜として
のアモルファス膜４を成膜する。具体的には、Ｉｒ膜３
まで成膜したＳｉ基板１を図示省略したＭＯＣＶＤ装置
の反応室（成膜室）のサセプタ上に設置して４００〜６
５０℃の基板温度に加熱し、保持する。そして、Ｂｉ
（Ｃ6 Ｈ5 ）3 、Ｓｒ（ＤＰＭ）2 テトラグリム（tetr
aglyme）（ＤＰＭ＝ジピバロイルメタネート）およびＴ
ａ（ｉ−ＯＣ3 Ｈ7 ）4 ＤＰＭの各有機金属原料を所定
の組成比に混合したものを気化させる。そして、これに
より得られるガスをアルゴンキャリアガスと混合してそ
れらの総流量が１０００ＳＣＣＭになるように設定して
反応室の直前で流量１０００ＳＣＣＭの酸素ガスと混合
した後、この混合ガスを原料ガスとして反応室に導入し
０．１〜５０Ｔｏｒｒの反応ガス圧力で成膜を行う。こ
れによって、ＳＢＴの前駆体膜としてのアモルファス膜
４が成膜される。このアモルファス膜４の膜厚は例えば
１５０ｎｍに選ばれ、原子組成比の範囲は、例えば、
２．０≦２Ｂｉ／Ｔａ≦２．６、０．６≦２Ｓｒ／Ｔａ
≦１．２に選ばれる。
【００３０】次に、このアモルファス膜４上に、例えば
スパッタリング法により通常の条件で上部電極としての
Ｐｔ膜５を成膜する。このＰｔ膜５の膜厚は例えば１０
０ｎｍに選ばれる。
【００３１】次に、図１Ｂに示すように、Ｐｔ膜５、ア
モルファス膜４、Ｉｒ膜３およびＩｒＯ2 膜２を、例え
ばＲＩＥ法により、例えば２μｍ×２μｍのサイズの誘
電体キャパシタの形状にパターニングする。
【００３２】次に、このようにして誘電体キャパシタの
形状にパターニングされたアモルファス膜４を、例えば
常圧の酸素雰囲気中において例えば７５０℃で１時間熱
処理することにより、アモルファス膜４中のアモルファ
ス相をＢｉ系層状構造ペロブスカイト型結晶構造の結晶
相に相変化させ、アモルファス膜４を結晶化する。これ
によって、図１Ｃに示すように、Ｉｒ膜３およびＰｔ膜
５の間にＳＢＴ膜６を得る。このＳＢＴ膜６は、組成式
Ｂｉx Ｓｒy Ｔａ2.0 Ｏz （ただし、２．０≦ｘ≦２．
６、０．６≦ｙ≦１．２、ｚ＝９±ｄ、０≦ｄ≦１．
０）で表されるＢｉ系層状構造ペロブスカイト型結晶構
造の強誘電体からなる。
【００３３】次に、図１Ｄに示すように、全面に層間絶
縁膜７を成膜する。次に、層間絶縁膜７のうちＰｔ膜５
の上の所定部分をエッチング除去してコンタクトホール
７ａを形成する。次に、全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより所定形状にパターニングして引き出し電極
８を形成する。
【００３４】以上の工程により、誘電体膜としてＳＢＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【００３５】以上のようにして製造された誘電体キャパ
シタのＳｉ基板１と引き出し電極８との間に電圧を印加
して分極（Ｐ）−電圧（Ｖ）ヒステリシスを測定したと
ころ、誘電分極値（残留分極値）２Ｐr として、２Ｐr
＝１０〜２５μＣ／ｃｍ2 の値が得られた。この２Ｐr
はＳＢＴ膜を用いた誘電体キャパシタとしては良好な値
であり、これがＳｉ基板１を通した測定で得られた。こ
れに対して、従来技術と同様に、アモルファス膜４を熱
処理することにより結晶化してＳＢＴ膜６を得た後、こ
のＳＢＴ膜６上にＰｔ膜５を成膜し、この後、Ｐｔ膜
５、ＳＢＴ膜６、Ｉｒ膜３およびＩｒＯ2 膜２をエッチ
ングにより誘電体キャパシタの形状にパターニングする
ことにより製造された、２μｍ×２μｍのサイズの誘電
体キャパシタの残留分極値２Ｐr は１０μＣ／ｃｍ2 以
下であった。以上のことから、この発明による誘電体キ
ャパシタの製造方法を適用することにより、ＳＢＴ膜を
用いた誘電体キャパシタにおいて、残留分極値２Ｐr が
著しく改善されることがわかる。
【００３６】ここで、この誘電体キャパシタの特性のＳ
ＢＴ膜６の膜厚依存性について考察する。図２は、ＳＢ
Ｔの前駆体膜としてのアモルファス膜４をゾル−ゲルス
ピンコート法により成膜したときの、ＳＢＴ膜６の膜厚
と残留分極値２Ｐr との関係およびＳＢＴ膜６の膜厚と
抗電界２ＥC との関係を示す。図２より、ＳＢＴ膜６の
膜厚が５０〜１１０ｎｍのときに、１３〜１４μＣ／ｃ
ｍ2 程度の高い残留分極値２Ｐr および１００ｋＶ／ｃ
ｍ程度の小さい抗電界２ＥC が得られることがわかる。
以上は、ＳＢＴの前駆体膜をスピンコート法により成膜
した場合についてであるが、この第１の実施形態のよう
に、ＳＢＴの前駆体膜をＭＯＣＶＤ法により成膜した場
合は、ＳＢＴ膜６の膜厚が４０ｎｍ程度以下であっても
良好な残留分極値２Ｐr および抗電界２ＥC が得られる
と考えられる。したがって、この誘電体キャパシタにお
いては、ＳＢＴ膜６の膜厚は通常２０ｎｍ以上２００ｎ
ｍ以下に選ばれるが、より良好な特性を得る観点から
は、このＳＢＴ膜６の膜厚は２０ｎｍ以上１００ｎｍ以
下とすることが好ましいと言える。また、素子の微細化
がさらに進展し、半導体装置の動作電圧が益々低減され
ることを視野に入れると、このＳＢＴ膜６の膜厚は３０
ｎｍ以上８０ｎｍ以下とすることがより好ましいと言え
る。
【００３７】以上のように、この第１の実施形態によれ
ば、誘電体膜としてＳＢＴ膜を用いた誘電体キャパシタ
を製造する際に、ＩｒＯ2 膜２とＩｒ膜３とからなる下
部電極、ＳＢＴの前駆体膜としてのアモルファス膜４お
よび上部電極としてのＰｔ膜５を順次成膜し、これらを
エッチングにより誘電体キャパシタの形状にパターニン
グし、この後、誘電体キャパシタの形状にパターニング
されたアモルファス膜４を熱処理することにより、この
アモルファス膜４中のアモルファス相をペロブスカイト
型結晶構造の結晶相に相変化させ誘電体膜としてのＳＢ
Ｔ膜６を得るようにしていることにより、最終的に得ら
れるＳＢＴ膜６中の結晶粒は、エッチングによってダメ
ージを受けることがなく、エッチング加工による誘電体
キャパシタの残留分極値２Ｐr の劣化を効果的に防止す
ることができ、従来技術と比較して、残留分極値２Ｐr
が著しく改善されるという利点を有する。これによっ
て、誘電体キャパシタの面積を１０μｍ2 以下（この例
では、２μｍ×２μｍ）に縮小した場合であっても、特
性の良好な誘電体キャパシタを実現することができる。
【００３８】図３は、この発明の第２の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００３９】この第２の実施形態による誘電体キャパシ
タの製造方法においては、図３Ａに示すように、第１の
実施形態におけると同様の工程に従って、Ｓｉ基板１上
にＩｒＯ2 膜２、Ｉｒ膜３およびアモルファス膜４を順
次成膜する。
【００４０】次に、アモルファス膜４を、例えばＲＴＡ
（Rapid Thermal Annealing ）法により７００〜８００
℃で３０秒間熱処理することにより、このアモルファス
膜４中のアモルファス相をフルオライト相に相変化させ
る。これにより、図３Ｂに示すように、Ｉｒ膜３上にＳ
ｒ、Ｂｉ、ＴａおよびＯからなる、ＳＢＴの前駆体膜と
してのフルオライト膜９を得る。ここで、フルオライト
膜９の膜厚は例えば１５０ｎｍに選ばれ、原子組成比の
範囲は、例えば、２．０≦２Ｂｉ／Ｔａ≦２．６、０．
６≦２Ｓｒ／Ｔａ≦１．２に選ばれる。
【００４１】次に、図３Ｃに示すように、このフルオラ
イト膜９上に、例えばスパッタリング法により通常の条
件で上部電極としてのＩｒ膜１０を成膜する。このＩｒ
膜１０の膜厚は例えば１００ｎｍに選ばれる。次に、Ｉ
ｒ膜１０、フルオライト膜９、Ｉｒ膜３およびＩｒＯ2
膜２を、例えばＲＩＥ法により、例えば２μｍ×２μｍ
のサイズの誘電体キャパシタの形状にパターニングす
る。
【００４２】次に、このようにして誘電体キャパシタの
形状にパターニングされたフルオライト膜９を、例えば
常圧の酸素雰囲気中において例えば７５０℃で１時間熱
処理することにより、このフルオライト膜９中のフルオ
ライト相をＢｉ系層状構造ペロブスカイト型結晶構造の
結晶相に相変化させ、フルオライト膜９を結晶化する。
これによって、図３Ｄに示すように、Ｉｒ膜３およびＩ
ｒ膜１０の間にＳＢＴ膜６を得る。このＳＢＴ膜６は、
組成式Ｂｉx Ｓｒy Ｔａ2.0 Ｏz （ただし、２．０≦ｘ
≦２．６、０．６≦ｙ≦１．２、ｚ＝９±ｄ、０≦ｄ≦
１．０）で表されるＢｉ系層状構造ペロブスカイト型結
晶構造の強誘電体からなる。
【００４３】次に、第１の実施形態におけると同様の工
程に従って、図３Ｅに示すように、層間絶縁膜７、コン
タクトホール７ａ、引き出し電極８を形成することによ
り、誘電体膜としてＳＢＴ膜を用いた目的とする誘電体
キャパシタが製造される。
【００４４】以上のようにして製造された誘電体キャパ
シタについて、第１の実施形態におけると同様にＰ−Ｖ
ヒステリシスを測定したところ、残留分極値２Ｐr とし
て２Ｐr ＝１０〜２５μＣ／ｃｍ2 の値が得られた。こ
の２Ｐr はＳＢＴ膜を用いた誘電体キャパシタとしては
良好な値であり、これがＳｉ基板１を通した測定で得ら
れた。これに対して、従来技術と同様に、フルオライト
膜９を熱処理することにより結晶化してＳＢＴ膜６を得
た後、このＳＢＴ膜６上にＩｒ膜１０を成膜し、この
後、Ｉｒ膜１０、ＳＢＴ膜６、Ｉｒ膜３およびＩｒＯ2
膜２をエッチングにより誘電体キャパシタの形状にパタ
ーニングすることにより製造された、２μｍ×２μｍの
サイズの誘電体キャパシタの残留分極値２Ｐr は１０μ
Ｃ／ｃｍ2以下であった。以上のことから、この発明に
よる誘電体キャパシタの製造方法を適用することによ
り、ＳＢＴ膜を用いた誘電体キャパシタにおいて、残留
分極値２Ｐr が著しく改善されることがわかる。
【００４５】以上のように、この第２の実施形態によれ
ば、誘電体膜としてＳＢＴ膜を用いた誘電体キャパシタ
を製造する際に、下部電極としてのＩｒＯ2 膜２とＩｒ
膜３、ＳＢＴの前駆体膜としてのフルオライト膜９およ
び上部電極としてのＩｒ膜１０を順次成膜し、これらを
エッチングにより誘電体キャパシタの形状にパターニン
グした後、パターニングされたフルオライト膜９を熱処
理することにより、このフルオライト膜９中のフルオラ
イト相をペロブスカイト型結晶構造の結晶相に相変化さ
せ誘電体膜としてのＳＢＴ膜６を得るようにしているこ
とにより、第１の実施形態と同様の利点を得ることがで
きる。
【００４６】図４は、この発明の第３の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００４７】この第３の実施形態による誘電体キャパシ
タの製造方法においては、図４Ａに示すように、第１の
実施形態におけると同様の工程に従って、Ｓｉ基板１上
にＩｒＯ2 膜２とＩｒ膜３からなる下部電極およびＳＢ
Ｔの前駆体膜としてのアモルファス膜４を順次成膜した
後、このアモルファス膜４上に、例えばＣＶＤ法によ
り、上部電極として膜厚１００ｎｍのＲｕ膜１１を成膜
し、Ｒｕ膜１１およびアモルファス膜４を、例えばＲＩ
Ｅ法により、例えば２μｍ×２μｍのサイズの誘電体キ
ャパシタの形状にパターニングする。次に、このように
誘電体キャパシタの形状にパターニングされたＲｕ膜１
１およびアモルファス膜４の側壁を覆うように、全面
に、例えばＭＯＣＶＤ法により、保護膜としてのＴａ2
Ｏ5 膜１２を成膜する。このＴａ2 Ｏ5 膜１２の膜厚は
例えば３０ｎｍに選ばれる。
【００４８】次に、このように誘電体キャパシタの形状
にパターニングされたアモルファス膜４を、その側壁が
Ｔａ2 Ｏ5 膜１２で覆われた状態で、例えば常圧の酸素
雰囲気中において例えば７５０℃で１時間熱処理するこ
とにより、アモルファス膜４中のアモルファス相をペロ
ブスカイト型結晶構造の結晶相に相変化させ、このアモ
ルファス膜４を結晶化する。これによって、図４Ｂに示
すように、Ｉｒ膜３およびＲｕ膜１１の間にＳＢＴ膜６
を得る。このＳＢＴ膜６は、組成式Ｂｉx Ｓｒy Ｔａ
2.0 Ｏz （ただし、２．０≦ｘ≦２．６、０．６≦ｙ≦
１．２、ｚ＝９±ｄ、０≦ｄ≦１．０）で表されるＢｉ
系層状構造ペロブスカイト型結晶構造の強誘電体からな
る。
【００４９】次に、図４Ｃに示すように、Ｒｕ膜１１お
よびＳＢＴ膜６の側壁にＴａ2 Ｏ5膜１２を残すよう
に、Ｔａ2 Ｏ5 膜１２、Ｉｒ膜３およびＩｒＯ2 膜２を
エッチングにより所定形状にパターニングする。
【００５０】次に、図４Ｄに示すように、全面に層間絶
縁膜７を成膜する。次に、層間絶縁膜７およびＴａ2 Ｏ
5 膜１２のうち、Ｒｕ膜１１の上の所定部分をエッチン
グ除去してコンタクトホール７ａを形成する。次に、全
面に例えばスパッタリング法によりＡｌ合金膜を成膜し
た後、このＡｌ合金膜をエッチングにより所定形状にパ
ターニングして引き出し電極８を形成する。
【００５１】以上の工程により、誘電体膜としてＳＢＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【００５２】以上のようにして製造された誘電体キャパ
シタのＳｉ基板１と引き出し電極８との間に電圧を印加
してリーク電流を測定したところ、その値は印加電界が
３００ｋＶ／ｃｍのとき１×１０-8Ａ／ｃｍ2 であっ
た。これはＳＢＴ膜を用いた誘電体キャパシタとしては
良好な値である。これに対して、Ｔａ2 Ｏ5 膜１２を形
成せずにアモルファス膜４を熱処理することによりＳＢ
Ｔ膜６を得た誘電体キャパシタのリーク電流は、印加電
界が３００ｋＶ／ｃｍのとき５×１０-7Ａ／ｃｍ2 であ
った。以上の結果から、この発明による誘電体キャパシ
タの製造方法を適用することにより、ＳＢＴ膜を用いた
誘電体キャパシタのリーク電流特性が著しく改善される
ことがわかる。
【００５３】以上のように、この第３の実施形態によれ
ば、ＳＢＴ膜を用いた誘電体キャパシタを形成する際
に、ＩｒＯ2 膜２とＩｒ膜３とからなる下部電極、ＳＢ
Ｔの前駆体膜としてのアモルファス膜４および上部電極
としてのＲｕ膜１１を順次形成し、Ｒｕ膜１１およびア
モルファス膜４をエッチングにより誘電体キャパシタの
形状にパターニングした後、Ｒｕ膜１１およびアモルフ
ァス膜４の側壁を覆うように保護膜としてのＴａ2 Ｏ5
膜１２を形成していることにより、ＩｒＯ2 膜２とＩｒ
膜３とからなる下部電極のエッチングの際や、その後に
行われる熱処理の際に、誘電体キャパシタの側壁に特定
の金属が析出したり、導電性の酸化物が生成されること
を防止することができるので、誘電体キャパシタのリー
ク電流特性の劣化を効果的に防止することができ、従来
と比較して、リーク電流特性が著しく改善されるという
利点を有する。
【００５４】また、この第３の実施形態によれば、ＳＢ
Ｔの前駆体膜としてのアモルファス膜４を誘電体キャパ
シタの形状にパターニングした後、このアモルファス膜
４を熱処理して結晶化することによりＳＢＴ膜６を得る
ようにしていることにより、第１の実施形態と同様に、
残留分極値２Ｐr が改善されるという利点をも得ること
ができる。
【００５５】したがって、この第３の実施形態によれ
ば、誘電体キャパシタの面積を１０μｍ2 以下とした場
合であっても、特性の良好な誘電体キャパシタを実現す
ることができるとともに、信頼性の向上を図ることがで
きる。
【００５６】図５は、この発明の第４の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００５７】この第４の実施形態による誘電体キャパシ
タの製造方法においては、第２の実施形態におけると同
様の工程に従って、Ｓｉ基板１上に、下部電極としての
ＩｒＯ2 膜２とＩｒ膜３、およびアモルファス膜４を順
次成膜した後、このアモルファス膜４を熱処理すること
によりアモルファス相をフルオライト相に相変化させ
て、ＳＢＴの前駆体膜としてのフルオライト膜９を得
る。次に、第２の実施形態におけると同様の工程に従っ
て、フルオライト膜９上に上部電極としてのＩｒ膜１０
を成膜した後、図５Ａに示すように、Ｉｒ膜１０および
フルオライト膜９を、例えばＲＩＥ法により、例えば２
μｍ×２μｍのサイズの誘電体キャパシタの形状にパタ
ーニングする。次に、このように誘電体キャパシタの形
状にパターニングされたＩｒ膜１０およびフルオライト
膜９の側壁を覆うように、全面に、例えばＭＯＣＶＤ法
により、保護膜としてのＴａ2 Ｏ5 膜１２を成膜する。
このＴａ2 Ｏ5 膜１２の膜厚は例えば３０ｎｍに選ばれ
る。
【００５８】次に、第３の実施形態におけると同様に、
側壁がＴａ2 Ｏ5 膜１２で覆われた状態で、誘電体キャ
パシタの形状にパターニングされたフルオライト膜９
を、例えば常圧の酸素雰囲気中において例えば７５０℃
で１時間熱処理することにより、フルオライト膜９中の
フルオライト相をペロブスカイト型結晶構造の結晶相に
相変化させ、このフルオライト膜９を結晶化する。これ
によって、図５Ｂにように、Ｉｒ膜３およびＩｒ膜１０
の間にＳＢＴ膜６を得る。このＳＢＴ膜６は、組成式Ｂ
ｉx Ｓｒy Ｔａ2.0 Ｏz （ただし、２．０≦ｘ≦２．
６、０．６≦ｙ≦１．２、ｚ＝９±ｄ、０≦ｄ≦１．
０）で表されるＢｉ系層状構造ペロブスカイト型結晶構
造の強誘電体からなる。
【００５９】次に、図５Ｃに示すように、Ｉｒ膜１０お
よびフルオライト膜９の側壁にＴａ2 Ｏ5 膜１２を残す
ように、Ｔａ2 Ｏ5 膜１２、Ｉｒ膜３およびＩｒＯ2 膜
２をエッチングにより所定形状にパターニングする。
【００６０】次に、第３の実施形態におけると同様の工
程に従って、図５Ｄに示すように、層間絶縁膜７、コン
タクトホール７ａ、引き出し配線８を形成することによ
り、誘電体膜としてＳＢＴ膜を用いた目的とする誘電体
キャパシタが製造される。
【００６１】以上のようにして製造された誘電体キャパ
シタについて、第３の実施形態におけると同様にリーク
電流を測定したところ、その値は印加電界が３００ｋＶ
／ｃｍのとき１×１０-8Ａ／ｃｍ2 であった。これに対
して、Ｔａ2 Ｏ5 膜１２を形成せずにフルオライト膜９
を熱処理することによりＳＢＴ膜６を得た誘電体キャパ
シタのリーク電流は、印加電界が３００ｋＶ／ｃｍのと
き５×１０-7Ａ／ｃｍ2 であった。以上の結果から、こ
の発明による誘電体キャパシタの製造方法を適用するこ
とにより、ＳＢＴ膜を用いた誘電体キャパシタのリーク
電流特性が著しく改善されることがわかる。
【００６２】この第４の実施形態によれば、誘電体膜と
してＳＢＴ膜を用いた誘電体キャパシタを製造する際
に、フルオライト相をＢｉ系層状構造ペロブスカイト型
結晶構造に相変化させてＳＢＴ膜を得る場合において、
第３の実施形態と同様の効果を得ることができる。
【００６３】次に、この発明による誘電体キャパシタの
製造方法を、誘電体膜としてＰＺＴ膜を用いた誘電体キ
ャパシタの製造に適用した、この発明の第５および第６
の実施形態について説明する。なお、第５および第６の
実施形態の全図において、同一または対応する部分に
は、同一の符号を付す。
【００６４】図６は、この発明の第５の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００６５】この第５の実施形態による誘電体キャパシ
タの製造方法においては、図６Ａに示すように、導電性
のＳｉ基板２１上に、例えばスパッタリング法により通
常の条件で、下部電極としてのＩｒＯ2 膜２２およびＩ
ｒ膜２３を順次成膜する。ここで、ＩｒＯ2 膜２２の膜
厚は例えば１００ｎｍに選ばれ、Ｉｒ膜２３の膜厚は例
えば１００ｎｍに選ばれる。
【００６６】次に、Ｉｒ膜２３上に、ＭＯＣＶＤ法によ
り、最終的に得るＰＺＴ膜の構成元素であるＰｂ、Ｚ
ｒ、ＴｉおよびＯからなる、ＰＺＴの前駆体膜としての
アモルファス膜２４を成膜する。具体的には、Ｉｒ膜２
３まで成膜したＳｉ基板２１を図示省略したＭＯＣＶＤ
装置の反応室（成膜室）のサセプタ上に設置して４００
〜６５０℃の基板温度に加熱し、保持する。そして、Ｐ
ｂ（ＤＰＭ）2 、Ｚｒ（ＤＰＭ）2 およびＴｉ（ｉ−Ｏ
Ｃ3 Ｈ7 ）2 （ＤＰＭ）2 の各有機金属原料を所定の組
成比に混合したものを気化させる。そして、これにより
得られるガスをアルゴンキャリアガスと混合してそれら
の総流量が１０００ＳＣＣＭになるように設定して反応
室の直前で流量１０００ＳＣＣＭの酸素ガスと混合した
後、この混合ガスを原料ガスとして反応室に導入し０．
１〜５０Ｔｏｒｒの反応ガス圧力で成膜を行う。これに
よって、ＰＺＴの前駆体膜としてのアモルファス膜２４
が成膜される。このアモルファス膜２４の膜厚は例えば
１５０ｎｍに選ばれ、原子組成比の範囲は、例えば、
０．１≦Ｚｒ／Ｐｂ≦０．６、０．４≦Ｔｉ／Ｐｂ≦
０．９に選ばれる。
【００６７】次に、このアモルファス膜２４上に、例え
ばスパッタリング法により通常の条件で上部電極として
のＩｒ膜２５を成膜する。このＩｒ膜２５の膜厚は例え
ば１００ｎｍに選ばれる。
【００６８】次に、図６Ｂに示すように、Ｉｒ膜２５、
アモルファス膜２４、Ｉｒ膜２３およびＩｒＯ2 膜２２
を、例えばＲＩＥ法により、例えば２μｍ×２μｍのサ
イズの誘電体キャパシタの形状にパターニングする。
【００６９】次に、このようにして誘電体キャパシタの
形状にパターニングされたアモルファス膜２４を、例え
ば常圧の酸素雰囲気中において、例えば６５０℃で３０
分間熱処理することにより、アモルファス膜２４中のア
モルファス相をペロブスカイト型結晶構造の結晶相に相
変化させて、このアモルファス膜２４を結晶化する。こ
れによって、図６Ｃに示すように、Ｉｒ膜２３およびＩ
ｒ膜２５の間にＰＺＴ膜２６を得る。このＰＺＴ膜２６
は、組成式Ｐｂ1.0 （Ｚｒx Ｔｉ1-x ）1.0 Ｏ3 （ただ
し、０．１≦ｘ≦０．６）で表されるペロブスカイト型
結晶構造の強誘電体からなる。
【００７０】次に、図６Ｄに示すように、全面に層間絶
縁膜２７を形成する。次に、この層間絶縁膜２７のうち
Ｉｒ膜２５の上の所定部分をエッチング除去してコンタ
クトホール２７ａを形成する。次に、全面に例えばスパ
ッタリング法によりＡｌ合金膜を成膜した後、このＡｌ
合金膜をエッチングにより所定形状にパターニングして
引き出し電極２８を形成する。
【００７１】以上の工程により、誘電体膜としてＰＺＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【００７２】以上のようにして製造された誘電体キャパ
シタのＳｉ基板２１と引き出し電極２８との間に電圧を
印加してＰ−Ｖヒステリシスを測定したところ、残留分
極値２Ｐr として、２Ｐr ＝２０〜６０μＣ／ｃｍ2 の
値が得られた。この２Ｐr はＰＺＴ膜を用いた誘電体キ
ャパシタとしては良好な値であり、これがＳｉ基板２１
を通した測定で得られた。これに対して、従来技術と同
様に、アモルファス膜２４を熱処理することにより結晶
化してＰＺＴ膜２６を得た後、このＰＺＴ膜２６上にＩ
ｒ膜２５を成膜し、この後、Ｉｒ膜２５、ＰＺＴ膜２
６、Ｉｒ膜２３およびＩｒＯ2 膜２２をエッチングによ
り誘電体キャパシタの形状にパターニングすることによ
り製造された、２μｍ×２μｍのサイズの誘電体キャパ
シタの残留分極値２Ｐr は１０μＣ／ｃｍ2 以下であっ
た。以上のことから、この発明による誘電体キャパシタ
の製造方法を適用することにより、ＰＺＴ膜を用いた誘
電体キャパシタにおいて、残留分極値２Ｐr が著しく改
善されることがわかる。
【００７３】この第５の実施形態によれば、誘電体膜と
してＰＺＴ膜を用いた誘電体キャパシタを製造する場合
において、第１の実施形態と同様の効果を得ることがで
きる。
【００７４】図７は、この発明の第６の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００７５】この第６の実施形態による誘電体キャパシ
タの製造方法においては、第５の実施形態におけると同
様の工程に従って、Ｓｉ基板２１上に、下部電極として
のＩｒＯ2 膜２２とＩｒ膜２３、ＰＺＴの前駆体膜とし
てのアモルファス膜２４および上部電極としてのＩｒ膜
２５を順次成膜した後、図７Ａに示すように、Ｉｒ膜２
５およびアモルファス膜２４を、例えばＲＩＥ法によ
り、例えば２μｍ×２μｍのサイズの誘電体キャパシタ
の形状にパターニングする。次に、このように誘電体キ
ャパシタの形状にパターニングされたＩｒ膜２５および
アモルファス膜２４の側壁を覆うように、全面に、例え
ばＭＯＣＶＤ法により、保護膜としてのＹ2 Ｏ3 膜２９
を成膜する。このＹ2 Ｏ3 膜２９の膜厚は例えば３０ｎ
ｍに選ばれる。
【００７６】次に、このように側壁がＹ2 Ｏ3 膜２９で
覆われた状態で、誘電体キャパシタの形状にパターニン
グされたアモルファス膜２４を、例えば常圧の酸素雰囲
気中において例えば７５０℃で１時間熱処理することに
より、アモルファス膜２４中のアモルファス相をペロブ
スカイト型結晶構造の結晶相に相変化させ、このアモル
ファス膜２４を結晶化する。これによって、図７Ｂに示
すように、Ｉｒ膜２３およびＩｒ膜２５の間にＰＺＴ膜
２６を得る。このＰＺＴ膜２６は、組成式Ｐｂ1.0 （Ｚ
ｒx Ｔｉ1-x ）1.0 Ｏ3 （ただし、０．１≦ｘ≦０．
６）で表されるペロブスカイト型結晶構造の強誘電体か
らなる。
【００７７】次に、図７Ｃに示すように、Ｉｒ膜２５お
よびＰＺＴ膜２６の側壁にＹ2 Ｏ3膜２９を残すよう
に、Ｙ2 Ｏ3 膜２９、Ｉｒ膜２３およびＩｒＯ2 膜２２
をエッチングにより所定形状にパターニングする。
【００７８】次に、図７Ｄに示すように、全面に層間絶
縁膜２７を成膜する。次に、層間絶縁膜２７およびＹ2
Ｏ3 膜２９のうち、Ｉｒ膜２５の上の所定部分をエッチ
ング除去してコンタクトホール２７ａを形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして引き出し電極２８を形成する。
【００７９】以上の工程により、誘電体膜としてＰＺＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【００８０】以上のようにして製造された誘電体キャパ
シタのＳｉ基板２１と引き出し電極１８との間に電圧を
印加してリーク電流を測定したところ、その値は印加電
界が３００ｋＶ／ｃｍのとき１×１０-8Ａ／ｃｍ2 であ
った。これはＰＺＴ膜を用いた誘電体キャパシタとして
は良好な値である。これに対して、Ｙ2 Ｏ3 膜２９を形
成せずにアモルファス膜２４を熱処理することによりＰ
ＺＴ膜２６を得た誘電体キャパシタのリーク電流は、印
加電界が３００ｋＶ／ｃｍのとき５×１０-7Ａ／ｃｍ2
であった。以上の結果から、この発明による誘電体キャ
パシタの製造方法を適用することにより、ＰＺＴ膜を用
いた誘電体キャパシタのリーク電流特性が著しく改善さ
れることがわかる。
【００８１】この第６の実施形態によれば、誘電体膜と
してＰＺＴ膜を用いた誘電体キャパシタを製造する場合
において、第３の実施形態と同様の効果を得ることがで
きる。
【００８２】次に、この発明による誘電体キャパシタの
製造方法を、誘電体膜としてＰＮＺＴ膜を用いた誘電体
キャパシタの製造に適用した、この発明の第７および第
８の実施形態について説明する。なお、第７および第８
の実施形態の全図において、同一または対応する部分に
は、同一の符号を付す。
【００８３】図８は、この発明の第７の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００８４】この第７実施形態による誘電体キャパシタ
の製造方法においては、図８Ａに示すように、導電性の
Ｓｉ基板３１上に、例えばスパッタリング法により通常
の条件で、下部電極としてのＩｒＯ2 膜３２およびＩｒ
膜３３を順次成膜する。ここで、ＩｒＯ2 膜３２の膜厚
は例えば１００ｎｍに選ばれ、Ｉｒ膜３３の膜厚は例え
ば２００ｎｍに選ばれる。
【００８５】次に、Ｉｒ膜３３上に、ゾル−ゲルスピン
コート法により、最終的に得るＰＮＺＴ膜の構成元素で
あるＰｂ、Ｚｒ、Ｔｉ、ＮｂおよびＯからなる、ＰＮＺ
Ｔの前駆体膜としてのアモルファス膜３４を成膜する。
このアモルファス膜３４の膜厚は例えば１５０ｎｍに選
ばれ、原子組成比の範囲は、例えば、０．１≦Ｚｒ／Ｐ
ｂ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦
Ｎｂ／Ｐｂ≦０．３に選ばれる。
【００８６】次に、このアモルファス膜３４上に、例え
ばスパッタリング法により通常の条件で上部電極として
のＩｒ膜３５を成膜する。このＩｒ膜３５の膜厚は例え
ば１００ｎｍに選ばれる。
【００８７】次に、図８Ｂに示すように、Ｉｒ膜３５、
アモルファス膜３４、Ｉｒ膜３３およびＩｒＯ2 膜３２
を、例えばＲＩＥ法により、例えば２μｍ×２μｍのサ
イズの誘電体キャパシタの形状にパターニングする。
【００８８】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のアモルファス膜３４を、
例えば常圧の酸素雰囲気中において、例えば６５０℃で
３０分間熱処理することにより、アモルファス膜３４中
のアモルファス相をペロブスカイト型結晶構造の結晶相
に相変化させて、このアモルファス膜３４を結晶化す
る。これによって、図８Ｃに示すように、Ｉｒ膜３３お
よびＩｒ膜３５の間にＰＮＺＴ膜３６を得る。このＰＮ
ＺＴ膜３６は、組成式Ｐｂ1.0-y Ｎｂy （ＺｒxＴｉ
1-x ）1.0 Ｏ3 （ただし、０．１≦ｘ≦０．６、０．０
３≦ｙ≦０．３０）で表されるペロブスカイト型結晶構
造の強誘電体からなる。
【００８９】次に、図８Ｄに示すように、全面に層間絶
縁膜３７を形成する。次に、この層間絶縁膜３７のうち
Ｉｒ膜３４の上の所定部分をエッチング除去してコンタ
クトホール３７ａを形成する。次に、全面に例えばスパ
ッタリング法によりＡｌ合金膜を成膜した後、このＡｌ
合金膜をエッチングにより所定形状にパターニングして
引き出し電極３８を形成する。
【００９０】以上の工程により、誘電体膜としてＰＮＺ
Ｔ膜を用いた目的とする誘電体キャパシタが製造され
る。
【００９１】以上のようにして製造された誘電体キャパ
シタのＳｉ基板３１と引き出し電極３８との間に電圧を
印加してＰ−Ｖヒステリシスを測定したところ、残留分
極値２Ｐr として、２Ｐr ＝１０〜５０μＣ／ｃｍ2 の
値が得られた。この２Ｐr はＰＮＺＴ膜を用いた誘電体
キャパシタとしては良好な値であり、これがＳｉ基板３
１を通した測定で得られた。これに対して、従来技術と
同様に、アモルファス膜３４を熱処理することにより結
晶化してＰＮＺＴ膜３６を得た後、このＰＮＺＴ膜３６
上にＩｒ膜３５を成膜し、この後、Ｉｒ膜３５、ＰＮＺ
Ｔ膜３６、Ｉｒ膜３３およびＩｒＯ2 膜３２をエッチン
グにより誘電体キャパシタの形状にパターニングするこ
とにより製造された、２μｍ×２μｍのサイズの誘電体
キャパシタの残留分極値２Ｐr は１０μＣ／ｃｍ2 以下
であった。以上のことから、この発明による誘電体キャ
パシタの製造方法を適用することにより、ＰＮＺＴ膜を
用いた誘電体キャパシタにおいて、残留分極値２Ｐr が
著しく改善されることがわかる。
【００９２】この第７の実施形態によれば、誘電体膜と
してＰＮＺＴ膜を用いた誘電体キャパシタを製造する場
合において、第１の実施形態と同様の効果を得ることが
できる。
【００９３】図９は、この発明の第８の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００９４】この第８の実施形態による誘電体キャパシ
タの製造方法においては、図９Ａに示すように、第７の
実施形態におけると同様の工程に従って、Ｓｉ基板３１
上に、下部電極としてのＩｒＯ2 膜３２とＩｒ膜３３、
ＰＮＺＴの前駆体膜としてのアモルファス膜３４および
上部電極としてのＩｒ膜３５を順次成膜した後、Ｉｒ膜
３５およびアモルファス膜３４を、例えばＲＩＥ法によ
り、例えば２μｍ×２μｍのサイズの誘電体キャパシタ
の形状にパターニングする。次に、このように誘電体キ
ャパシタの形状にパターニングされたＩｒ膜３５および
アモルファス膜３４の側壁を覆うように、全面に、例え
ばＭＯＣＶＤ法により、保護膜としてのＹ2 Ｏ3 膜３９
を成膜する。このＹ2 Ｏ3 膜３９の膜厚は例えば３０ｎ
ｍに選ばれる。
【００９５】次に、このように誘電体キャパシタの形状
にパターニングされたアモルファス膜３４を、その側壁
がＹ2 Ｏ3 膜３９で覆われた状態で、例えば常圧の酸素
雰囲気中において、例えば６５０℃で３０分間熱処理す
ることにより、アモルファス膜３４中のアモルファス相
をペロブスカイト型結晶構造の結晶相に相変化させ、こ
のアモルファス膜３４を結晶化する。これによって、図
９Ｂに示すように、Ｉｒ膜３３およびＩｒ膜３５の間に
ＰＮＺＴ膜３６を得る。このＰＮＺＴ膜３６は、組成式
Ｐｂ1.0-y Ｎｂy （Ｚｒx Ｔｉ1-x ）1.0 Ｏ3 （ただ
し、０．１≦ｘ≦０．６、０．０３≦ｙ≦０．３０）で
表されるペロブスカイト型結晶構造の強誘電体からな
る。
【００９６】次に、図９Ｃに示すように、Ｉｒ膜３５お
よびＰＮＺＴ膜３６の側壁にＹ2 Ｏ3 膜３９を残すよう
に、Ｙ2 Ｏ3 膜３９、Ｉｒ膜３３およびＩｒＯ2 膜３２
をエッチングにより所定形状にパターニングする。
【００９７】次に、図９Ｄに示すように、全面に層間絶
縁膜３７を成膜する。次に、層間絶縁膜３７およびＹ2
Ｏ3 膜３９のうち、Ｉｒ膜３５の上の所定部分をエッチ
ング除去してコンタクトホール３７ａを形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして引き出し電極３８を形成する。
【００９８】以上の工程により、誘電体膜としてＰＮＺ
Ｔ膜を用いた目的とする誘電体キャパシタが製造され
る。
【００９９】以上のようにして製造された誘電体キャパ
シタのＳｉ基板３１と引き出し電極３８との間に電圧を
印加してリーク電流を測定したところ、その値は印加電
界が３００ｋＶのとき１×１０-8Ａ／ｃｍ2 であった。
この値はＰＮＺＴ膜を用いた誘電体キャパシタとしては
良好な値である。これに対して、Ｙ2 Ｏ3 膜３９を形成
せずにアモルファス膜３４を熱処理することによりＰＮ
ＺＴ膜３６を得た誘電体キャパシタのリーク電流は、印
加電界が３００ｋＶ／ｃｍのとき１×１０-6Ａ／ｃｍ2
であった。以上の結果から、この発明による誘電体キャ
パシタの製造方法を適用することにより、ＰＮＺＴ膜を
用いた誘電体キャパシタのリーク電流特性が著しく改善
されることがわかる。
【０１００】この第８の実施形態によれば、誘電体膜と
してＰＮＺＴ膜を用いた誘電体キャパシタを製造する場
合において、第３の実施形態と同様の効果を得ることが
できる。
【０１０１】次に、この発明による誘電体キャパシタの
製造方法を、誘電体膜としてＢＳＴ膜を用いた誘電体キ
ャパシタの製造に適用した、この発明の第９および第１
０の実施形態について説明する。なお、第９および第１
０の実施形態の全図において、同一または対応する部分
には、同一の符号を付す。
【０１０２】図１０は、この発明の第９の実施形態によ
る誘電体キャパシタの製造方法を説明するための断面図
である。
【０１０３】この第９実施形態による誘電体キャパシタ
の製造方法においては、図１０Ａに示すように、導電性
のＳｉ基板４１上に、例えばスパッタリング法により通
常の条件で、下部電極としてのＴｉ膜４２、ＴｉＮ膜４
３およびＲｕＯ2 膜４４を順次成膜する。ここで、Ｔｉ
膜４２の膜厚は例えば３０ｎｍに選ばれ、ＴｉＮ膜４３
の膜厚は例えば５０ｎｍに選ばれ、ＲｕＯ2 膜４４の膜
厚は１００ｎｍに選ばれる。
【０１０４】次に、ＲｕＯ2 膜４４上に、例えばＭＯＣ
ＶＤ法により、最終的に得るＢＳＴ膜の構成元素である
Ｂａ、Ｓｒ、ＴｉおよびＯからなる、ＢＳＴの前駆体膜
としてのアモルファス膜４５を成膜する。具体的には、
ＲｕＯ2 膜４４まで成膜したＳｉ基板４１を図示省略し
たＭＯＣＶＤ装置の反応室（成膜室）のサセプタ上に設
置して３００〜５００℃の基板温度に加熱し、保持す
る。そして、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰＭ）2 およ
びＴｉ（ｉ−ＯＣ3 Ｈ7 ）2 （ＤＰＭ）2 の各有機金属
原料を所定の組成比に混合したものを気化させる。そし
て、これにより得られるガスをアルゴンキャリアガスと
混合してそれらの総流量が１０００ＳＣＣＭになるよう
に設定して反応室の直前で流量１０００ＳＣＣＭの酸素
ガスと混合した後、この混合ガスを原料ガスとして反応
室に導入し０．１〜５０Ｔｏｒｒの圧力で成膜を行う。
これによって、ＢＳＴの前駆体膜としてのアモルファス
膜４５が成膜される。このアモルファス膜４５の膜厚は
例えば５０ｎｍに選ばれ、原子組成比の範囲は、例え
ば、０≦Ｓｒ／Ｔｉ≦１．０、０≦Ｂａ／Ｔｉ≦１．０
に選ばれる。
【０１０５】次に、このアモルファス膜４５上に、例え
ばＣＶＤ法により通常の条件で上部電極としてのＲｕ膜
４６を成膜する。このＲｕ膜４６の膜厚は例えば５０ｎ
ｍに選ばれる。
【０１０６】次に、図１０Ｂに示すように、Ｔｉ膜４
２、ＴｉＮ膜４３、ＲｕＯ2 膜４４、アモルファス膜４
５およびＲｕ膜４６を、例えばＲＩＥ法により、例えば
１μｍ×１μｍのサイズの誘電体キャパシタの形状にパ
ターニングする。
【０１０７】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のアモルファス膜４５を、
例えば常圧の酸素雰囲気中において、例えばＲＴＡ法に
より例えば７００℃で３０秒間熱処理した後、常圧の酸
素雰囲気中において、例えば６００℃で３０分間熱処理
することにより、アモルファス膜４５中のアモルファス
相をペロブスカイト型結晶構造の結晶相に相変化させ
て、このアモルファス膜４５を結晶化する。これによっ
て、図１０Ｃに示すように、ＲｕＯ2 膜４４およびＲｕ
膜４６の間にＢＳＴ膜４７を得る。このＢＳＴ膜４７
は、組成式（ＢａxSr1-x ）1.0 Ｔｉ1.0 Ｏ3 （ただ
し、０≦ｘ≦１．０）で表されるペロブスカイト型結晶
構造の高誘電体からなる。
【０１０８】次に、図１０Ｄに示すように、全面に層間
絶縁膜４８を形成する。次に、この層間絶縁膜４８のう
ちＲｕ膜４６の上の所定部分をエッチング除去してコン
タクトホール４８ａを形成する。次に、全面に例えばス
パッタリング法によりＡｌ合金膜を成膜した後、このＡ
ｌ合金膜をエッチングにより所定形状にパターニングし
て引き出し電極４９を形成する。
【０１０９】以上の工程により、誘電体膜としてＢＳＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【０１１０】以上のようにして製造された誘電体キャパ
シタにおけるＢＳＴ膜４７の誘電率εを測定したとこ
ろ、ε＝８０〜１８０の値が得られた。このεはＢＳＴ
膜としては良好な値である。これに対して、従来技術と
同様に、アモルファス膜４５を熱処理することにより結
晶化してＢＳＴ膜４７を得た後、このＢＳＴ膜４７上に
Ｒｕ膜４６を成膜し、この後、Ｒｕ膜４６、ＢＳＴ膜４
７、ＲｕＯ2 膜４４、ＴｉＮ膜４３およびＴｉ膜４２を
エッチングにより誘電体キャパシタの形状にパターニン
グすることにより製造された、１μｍ×１μｍのサイズ
の誘電体キャパシタにおけるＢＳＴ膜４７の誘電率εは
５０以下であった。以上のことから、この発明による誘
電体キャパシタの製造方法を適用することにより、ＢＳ
Ｔ膜を用いた誘電体キャパシタにおいて、ＢＳＴ膜の誘
電率εが著しく改善されることがわかる。
【０１１１】この第９の実施形態によれば、誘電体膜と
してＢＳＴ膜を用いた誘電体キャパシタを製造する場合
において、第１の実施形態と同様の利点を得ることがで
きる。
【０１１２】図１１は、この発明の第１０の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１１３】この第１０の実施形態による誘電体キャパ
シタの製造方法においては、図１１Ａに示すように、第
９の実施形態におけると同様の工程に従って、Ｓｉ基板
４１上に、下部電極としてのＴｉ膜４２とＴｉＮ膜４３
とＲｕＯ2 膜４４、ＢＳＴの前駆体膜としてのアモルフ
ァス膜４５および上部電極としてのＲｕ膜４６を順次成
膜した後、Ｒｕ膜４６およびアモルファス膜４５を、例
えばＲＩＥ法により、例えば１μｍ×１μｍのサイズの
誘電体キャパシタの形状にパターニングする。なお、こ
の場合、アモルファス膜４５の膜厚は例えば１００ｎｍ
に選ばれ、Ｒｕ膜４６の膜厚は例えば１００ｎｍに選ば
れる。次に、このように誘電体キャパシタの形状にパタ
ーニングされたＲｕ膜４６およびアモルファス膜４５の
側壁を覆うように、全面に、例えばＭＯＣＶＤ法によ
り、保護膜としてのＹ2 Ｏ3 膜５０を成膜する。このＹ
2 Ｏ3 膜５０の膜厚は例えば３０ｎｍに選ばれる。
【０１１４】次に、このように誘電体キャパシタの形状
にパターニングされたアモルファス膜４５を、その側壁
がＹ2 Ｏ3 膜５０で覆われた状態で、例えば常圧の酸素
雰囲気中において、例えばＲＴＡ法により例えば７００
℃で３０秒間熱処理した後、常圧の酸素雰囲気中におい
て、例えば６００℃で３０分間熱処理することにより、
アモルファス膜４５中のアモルファス相をペロブスカイ
ト型結晶構造の結晶相に相変化させ、このアモルファス
膜４５を結晶化する。これによって、図１１Ｂに示すよ
うに、ＲｕＯ2 膜４４およびＲｕ膜４６の間にＢＳＴ膜
４７を得る。このＢＳＴ膜４７は、組成式（Ｂａx Ｓｒ
1-x ）1.0 Ｔｉ1.0 Ｏ3 （ただし、０≦ｘ≦１．０）で
表されるペロブスカイト型結晶構造の高誘電体からな
る。
【０１１５】次に、図１１Ｃに示すように、Ｒｕ膜４６
およびＢＳＴ膜４５の側壁にＹ2 Ｏ3 膜５０を残すよう
に、Ｙ2 Ｏ3 膜５０、ＲｕＯ2 膜４４、ＴｉＮ膜４３お
よびＴｉ膜４２をエッチングにより所定形状にパターニ
ングする。
【０１１６】次に、図１１Ｄに示すように、全面に層間
絶縁膜４８を成膜する。次に、層間絶縁膜４８およびＹ
2 Ｏ3 膜５０のうち、Ｒｕ膜４６の上の所定部分をエッ
チング除去してコンタクトホール４８ａを形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして引き出し電極４９を形成する。
【０１１７】以上の工程により、誘電体膜としてＢＳＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【０１１８】以上のようにして製造された誘電体キャパ
シタのＳｉ基板４１と引き出し電極４９との間に電圧を
印加してリーク電流を測定したところ、その値は印加電
界が３００ｋＶ／ｃｍのとき５×１０-9Ａ／ｃｍ2 であ
った。この値はＢＳＴ膜を用いた誘電体キャパシタとし
ては良好な値である。これに対して、Ｙ2 Ｏ3 膜５０を
形成せずにアモルファス膜４５を熱処理することにより
ＢＳＴ膜４７を得た誘電体キャパシタのリーク電流は、
印加電界が３００ｋＶ／ｃｍのとき１×１０-7Ａ／ｃｍ
2 であった。以上の結果から、この発明による誘電体キ
ャパシタの製造方法を適用することにより、ＢＳＴ膜を
用いた誘電体キャパシタのリーク電流特性が著しく改善
されることがわかる。
【０１１９】この第１０の実施形態によれば、誘電体膜
としてＢＳＴ膜を用いた誘電体キャパシタを製造する場
合において、第３の実施形態と同様の効果を得ることが
できる。
【０１２０】次に、この発明による誘電体キャパシタの
製造方法を、誘電体膜としてＳＢＴＴ膜を用いた誘電体
キャパシタの製造に適用した、この発明の第１１〜第１
７の実施形態について説明する。なお、第１１〜第１７
の実施形態の全図において、同一または対応する部分に
は、同一の符号を付す。
【０１２１】図１２は、この発明の第１１の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１２２】この第１１実施形態による誘電体キャパシ
タの製造方法においては、図１２Ａに示すように、導電
性のＳｉ基板５１上に例えば熱酸化法により膜厚３００
ｎｍのＳｉＯ2 膜５２を形成した後、この上に、例えば
スパッタリング法により通常の条件で、下部電極として
のＴｉ膜５３およびＰｔ膜５４を順次成膜する。ここ
で、Ｔｉ膜５３の膜厚は例えば３０ｎｍに選ばれ、Ｐｔ
膜５４の膜厚は例えば２００ｎｍに選ばれる。
【０１２３】次に、Ｐｔ膜５４上に、例えばＭＯＣＶＤ
法により、最終的に得るＳＢＴＴ膜の構成元素であるＢ
ｉ、Ｓｒ、Ｔａ、ＴｉおよびＯからなる、ＳＢＴＴの前
駆体膜としてのフルオライト膜５５を成膜する。具体的
には、Ｐｔ膜５４まで成膜したＳｉ基板５１を図示省略
したＭＯＣＶＤ装置の反応室（成膜室）のサセプタ上に
設置して４００〜６５０℃の基板温度に加熱し、保持す
る。そして、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｓｒ（ＴＨＤ）
2 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）5 、Ｔｉ（ｉ−ＯＣ
3 Ｈ7 ）4 の各有機金属原料を、それぞれ、流量２００
ＳＣＣＭ、２２０ＳＣＣＭ、５０ＳＣＣＭ、３０ＳＣＣ
Ｍのアルゴンキャリアガスと混合して、さらに、反応室
の直前で流量５００ＳＣＣＭの酸素ガスと混合した後、
この混合ガスを原料ガスとして反応室に導入し１〜１０
Ｔｏｒｒの反応ガス圧力で成膜を行う。これによって、
ＳＢＴＴの前駆体膜としてのフルオライト膜５５が成膜
される。このフルオライト膜５５の膜厚は例えば２００
ｎｍに選ばれる。また、このフルオライト膜５５の原子
組成比の範囲は、例えば、０．６≦２Ｓｒ／Ｔａ≦１．
２、１．７≦２Ｂｉ／Ｔａ≦２．５、０＜２Ｔｉ／Ｔａ
≦１．０、好適には例えば、０．７≦２Ｓｒ／Ｔａ≦
１．０、２．０≦２Ｂｉ／Ｔａ≦２．４、０．０１≦２
Ｔｉ／Ｔａ≦１．０に選ばれ、２Ｔｉ／Ｔａに関して
は、より好適には例えば、０．１≦２Ｔｉ／Ｔａ≦１．
０に選ばれる。
【０１２４】次に、このフルオライト膜５５上に、例え
ばスパッタリング法により通常の条件で上部電極として
のＰｔ膜５６を成膜する。このＰｔ膜５６の膜厚は例え
ば１００ｎｍに選ばれる。
【０１２５】次に、図１２Ｂに示すように、Ｐｔ膜５
６、フルオライト膜５５、Ｐｔ膜５４およびＴｉ膜５３
を、例えばＲＩＥ法により、例えば２μｍ×２μｍのサ
イズの誘電体キャパシタの形状にパターニングする。
【０１２６】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のフルオライト膜５５を、
例えば常圧の酸素雰囲気中において例えば７５０℃で１
時間熱処理することにより、フルオライト膜５５中のフ
ルオライト相をペロブスカイト型結晶構造の結晶相に相
変化させて、このフルオライト膜５５を結晶化する。こ
れによって、図１２Ｃに示すように、Ｐｔ膜５４および
Ｐｔ膜５６の間にＳＢＴＴ膜５７を得る。このＳＢＴＴ
膜５７は、組成式Ｓｒx Ｂｉy Ｔａ2.0 ＴｉzＯw （た
だし、０．６≦ｘ≦１．２、１．７≦ｙ≦２．５、０＜
ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．０、好適には、
０．７≦ｘ≦１．０、２．０≦ｙ≦２．４、０．０１≦
ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．０、より好適に
は、０．７≦ｘ≦１．０、２．０≦ｙ≦２．４、０．１
≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．０）で表され
るＢｉ系層状構造ペロブスカイト型結晶構造の強誘電体
からなる。
【０１２７】次に、図１２Ｄに示すように、全面に層間
絶縁膜５８を形成する。次に、この層間絶縁膜５８のう
ちＰｔ膜５６の上の所定部分をエッチング除去してコン
タクトホール５８ａを形成する。次に、全面に例えばス
パッタリング法によりＡｌ合金膜を成膜した後、このＡ
ｌ合金膜をエッチングにより所定形状にパターニングし
て引き出し電極５９を形成する。
【０１２８】以上の工程により、誘電体膜としてＳＢＴ
Ｔ膜を用いた目的とする誘電体キャパシタが製造され
る。
【０１２９】以上のようにして製造された誘電体キャパ
シタのＳｉ基板５１と引き出し電極５９との間に電圧を
印加してＰ−Ｖヒステリシスを測定したところ、残留分
極値２Ｐr として２Ｐr ＝１０〜２０μＣ／ｃｍ2 の値
が得られ、抗電界２ＥC として２ＥC ＝１００〜１５０
ｋＶ／ｃｍの値が得られた。これらの２Ｐr および２Ｅ
C はＳＢＴＴ膜を用いた誘電体キャパシタとしては良好
な値であり、これがＳｉ基板５１を通した測定で得られ
た。これに対して、従来技術と同様に、フルオライト膜
５５を熱処理することにより結晶化してＳＢＴＴ膜５７
を得た後、このＳＢＴＴ膜５７上にＰｔ膜５６を成膜
し、この後、Ｐｔ膜５６、ＳＢＴＴ膜５７、Ｐｔ膜５４
およびＴｉ膜５３をエッチングにより誘電体キャパシタ
の形状にパターニングすることにより製造された、２μ
ｍ×２μｍのサイズの誘電体キャパシタの残留分極値２
Ｐr は１０μＣ／ｃｍ2 以下であり、抗電界２ＥC は１
５０ｋＶ／ｃｍ以上であった。以上のことから、この発
明による誘電体キャパシタの製造方法を適用することに
より、ＳＢＴＴ膜を用いた誘電体キャパシタにおいて、
残留分極値２Ｐr および抗電界２ＥC が著しく改善され
ることがわかる。
【０１３０】また、この誘電体キャパシタにおいては、
誘電体膜として構成元素にＴｉを含むＳＢＴＴ膜を用い
ているのが特徴的である。図１３は、図１２Ｄに示すと
同様の構造の誘電体キャパシタの残留分極値２Ｐr およ
び抗電界２ＥC のＴｉ添加量依存性を示す。ただし、こ
の場合、ＳＢＴＴ膜（厳密にはその前駆体膜）はゾル−
ゲルスピンコート法により作製した。図１５において横
軸はＴｉの組成比（原料溶液中のモル比で表示）を示
し、縦軸は残留分極値２Ｐr （μＣ／ｃｍ2 ）および抗
電界２ＥC （ｋＶ／ｃｍ）を示す。この測定に用いた試
料の作製時には、ＳＢＴＴ膜の前駆体膜の成膜後、上部
電極の形成前に、常圧酸素雰囲気中で７５０℃または８
００℃で１時間熱処理し、さらに、上部電極形成および
パターニング後に酸素雰囲気中で７５０℃または８００
℃で１０分間熱処理することによりＳＢＴＴ膜を得るよ
うにしている。ＳＢＴＴ膜としては、組成式Ｓｒ0.8 Ｂ
ｉ2.4 Ｔａ2.0 Ｔｉz Ｏw （ただし、ｗ＝９±ｄ、０≦
ｄ≦１．０）で表されるものを用い，試料毎にＴｉの組
成比ｚを変化させた。また、ＳｉＯ2 膜５２の膜厚は３
００ｎｍ、Ｔｉ膜５３の膜厚は３０ｎｍ、Ｐｔ膜５４の
膜厚は２００ｎｍ、ＳＢＴＴ膜５７の膜厚は１５０ｎ
ｍ、Ｐｔ膜５６の膜厚は２００ｎｍとした。図１３よ
り、残留分極値２Ｐr および抗電界２ＥC は、ＳＢＴＴ
膜中のＴｉの添加量に殆ど影響を受けないことがわか
る。言い換えれば、ＳＢＴＴ膜を用いた誘電体キャパシ
タにおいては、Ｔｉの組成比ｚが０＜ｚ≦１．０の範囲
では、ＳＢＴ膜（ｚ＝０の場合）を用いた誘電体キャパ
シタに比べて遜色のない、良好な残留分極値２Ｐr およ
び抗電界２ＥC の値が得られることがわかる。
【０１３１】図１４は、図１２Ｄに示すと同様の構造の
誘電体キャパシタにおいて、ＳＢＴＴ膜中のＴｉの添加
量を変化させたときのリーク電流密度の測定結果を示
す。図１４において横軸は印加電圧（Ｖ）を示し、縦軸
はリーク電流密度（Ａ／ｃｍ2）を示す。図１４より、
誘電体膜としてＴｉ無添加（ｚ＝０）のＳＢＴ膜を用い
た試料よりも、Ｔｉを添加したＳＢＴＴ膜を用いた試料
の方が、特に高電界時のリーク電流密度が低減されるこ
とがわかる。すなわち、Ｔｉの添加によって誘電体キャ
パシタのリーク電流特性が改善されることがわかる。
【０１３２】図１５は、図１２Ｄに示すと同様の構造の
誘電体キャパシタにおける残留分極値の温度特性のＴｉ
添加量依存性を示す。図１５において横軸は測定温度
（℃）を示し、縦軸はＰr 減少率（２５℃におけるＰr
に対する各温度におけるＰr の比）を示す。図１５よ
り、誘電体膜としてＴｉ無添加（ｚ＝０）のＳＢＴ膜を
用いた試料よりも、Ｔｉを添加したＳＢＴＴ膜を用いた
試料の方が高温時のＰr 減少率が小さくなり、Ｔｉの添
加によって誘電体キャパシタの残留分極値の温度特性が
改善されることがわかる。
【０１３３】また、別途行った実験によれば、この誘電
体キャパシタの特性はＳＢＴＴ膜５７の膜厚に依存する
ことが確認されている。したがって、この誘電体キャパ
シタにおいては、ＳＢＴＴ膜５７の膜厚は通常２０ｎｍ
以上２００ｎｍ以下に選ばれるが、より良好な特性を得
る観点からは、ＳＢＴＴ膜５７の膜厚は２０ｎｍ以上１
００ｎｍ以下とすることが好ましいと言える。また、素
子の微細化がさらに進展し、半導体装置の動作電圧が益
々低減されることを視野に入れると、ＳＢＴＴ膜５７の
膜厚は３０ｎｍ以上８０ｎｍ以下とすることがより好ま
しいと言える。
【０１３４】以上のように、この第１１の実施形態によ
れば、誘電体膜としてＳＢＴＴ膜を用いた誘電体キャパ
シタを製造する場合において、第１の実施形態と同様な
利点を得ることができる。すなわち、誘電体膜としてＳ
ＢＴＴ膜を用いた誘電体キャパシタを製造する際に、Ｔ
ｉ膜５３とＰｔ膜５４とからなる下部電極、ＳＢＴＴの
前駆体膜としてのフルオライト膜５５および上部電極と
してのＰｔ膜５６を順次形成し、これらをエッチングに
より誘電体キャパシタの形状にパターニングし、この
後、誘電体キャパシタの形状にパターニングされたフル
オライト膜５５を熱処理することにより、このフルオラ
イト膜５５中のフルオライト相をペロブスカイト型結晶
構造の結晶相に相変化させ誘電体膜としてのＳＢＴＴ膜
５７を得るようにしていることにより、最終的に得られ
るＳＢＴＴ膜５７中の結晶粒は、エッチングによってダ
メージを受けることがなく、エッチング加工による残留
分極値２Ｐr および抗電界２ＥC の劣化を効果的に防止
することができ、従来技術と比較して、残留分極値２Ｐ
r および抗電界２ＥC が著しく改善されるという利点を
有する。これによって、誘電体キャパシタの面積を１０
μｍ2 以下（この例では、２μｍ×２μｍ）に縮小した
場合であっても、特性の良好な誘電体キャパシタを実現
することができる。
【０１３５】また、この第１１の実施形態によれば、誘
電体膜として構成元素にＴｉを含むＳＢＴＴ膜を用いて
いることにより、リーク電流特性および残留分極値の温
度特性が改善されるという利点をも得ることができる。
【０１３６】図１６は、この発明の第１２の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１３７】この第１２実施形態による誘電体キャパシ
タの製造方法においては、図１６Ａに示すように、第１
１の実施形態におけると同様の工程に従って、Ｓｉ基板
５１上にＳｉＯ2 膜５２を形成し、この上に下部電極と
してのＴｉ膜５３とＰｔ膜５４とを順次成膜する。
【０１３８】次に、Ｐｔ膜５４上に、例えばＭＯＣＶＤ
法により、最終的に得るＳＢＴＴ膜の構成元素であるＢ
ｉ、Ｓｒ、Ｔａ、ＴｉおよびＯからなる、ＳＢＴＴの前
駆体膜（厳密には、フルオライト膜５５の前駆体膜）と
してのアモルファス膜６０を成膜する。具体的には、Ｐ
ｔ膜５４まで成膜したＳｉ基板５１を図示省略したＭＯ
ＣＶＤ装置の反応室（成膜室）のサセプタ上に設置して
３００〜５００℃の基板温度に加熱し、保持する。そし
て、Ｂｉ（Ｃ6 Ｈ5 ）3 、Ｓｒ（ＴＨＤ）2 、Ｔａ（ｉ
−ＯＣ3 Ｈ7 ）4 ＴＨＤ、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4 の
各有機金属原料を所定の濃度でＴＨＦ（テトラヒドロフ
ラン）溶媒中に溶解した液体ソースを所定の組成比に混
合した混合溶液を、２００℃に保持された気化器内で気
化させる。そして、これにより得られるガスを流量５０
０ＳＣＣＭのアルゴンキャリアガスと混合して、反応室
の直前で流量５００ＳＣＣＭの酸素ガスと混合した後、
この混合ガスを原料ガスとして反応室に導入し１〜１０
Ｔｏｒｒの反応ガス圧力で成膜を行う。これによって、
ＳＢＴＴの前駆体膜としてのアモルファス膜６０が成膜
される。このアモルファス膜６０の膜厚は例えば１００
ｎｍに選ばれる。また、このアモルファス膜６０の原子
組成比の範囲は、例えば、０．６≦２Ｓｒ／Ｔａ≦１．
２、１．７≦２Ｂｉ／Ｔａ≦２．５、０＜２Ｔｉ／Ｔａ
≦１．０、好適には例えば、０．７≦２Ｓｒ／Ｔａ≦
１．０、２．０≦２Ｂｉ／Ｔａ≦２．４、０．０１≦２
Ｔｉ／Ｔａ≦１．０に選ばれ、２Ｔｉ／Ｔａに関して
は、より好適には例えば、０．１≦２Ｔｉ／Ｔａ≦１．
０に選ばれる。
【０１３９】次に、図１６Ｂに示すように、このアモル
ファス膜６０を、例えば常圧の酸素雰囲気中において例
えば６００℃で１時間熱処理することにより、このアモ
ルファス膜６０中のアモルファス相をフルオライト相に
相変化させ、Ｐｔ膜５４上にＳｒ、Ｂｉ、Ｔａ、Ｔｉお
よびＯからなる、ＳＢＴＴの前駆体膜としてのフルオラ
イト膜５５を得る。このフルオライト膜５５の原子組成
比の範囲は、例えば、０．６≦２Ｓｒ／Ｔａ≦１．２、
１．７≦２Ｂｉ／Ｔａ≦２．５、０＜２Ｔｉ／Ｔａ≦
１．０、好適には例えば、０．７≦２Ｓｒ／Ｔａ≦１．
０、２．０≦２Ｂｉ／Ｔａ≦２．４、０．０１≦２Ｔｉ
／Ｔａ≦１．０であり、２Ｔｉ／Ｔａに関しては、より
好適には例えば、０．１≦２Ｔｉ／Ｔａ≦１．０であ
る。
【０１４０】次に、図１６Ｃに示すように、このフルオ
ライト膜５５上に、例えばスパッタリング法により通常
の条件で上部電極としてのＰｔ膜５６を成膜する。この
Ｐｔ膜５６の膜厚は、例えば１００ｎｍに選ばれる。次
に、Ｐｔ膜５６、フルオライト膜５５、Ｐｔ膜５４およ
びＴｉ膜５３を、例えばＲＩＥ法により、例えば２μｍ
×２μｍのサイズの誘電体キャパシタの形状にパターニ
ングする。
【０１４１】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のフルオライト膜５５を、
例えば常圧の酸素雰囲気中において例えば７５０℃で１
０分間熱処理することにより、フルオライト膜５５中の
フルオライト相をペロブスカイト型結晶構造の結晶相に
相変化させて、このフルオライト膜５５を結晶化する。
これによって、図１６Ｄに示すように、Ｐｔ膜５４およ
びＰｔ膜５６の間にＳＢＴＴ膜５７を得る。このＳＢＴ
Ｔ膜５７は、組成式Ｓｒx Ｂｉy Ｔａ2.0 Ｔｉz Ｏ
w （ただし、０．６≦ｘ≦１．２、１．７≦ｙ≦２．
５、０＜ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．０、好
適には、０．７≦ｘ≦１．０、２．０≦ｙ≦２．４、
０．０１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．０、
より好適には、０．７≦ｘ≦１．０、２．０≦ｙ≦２．
４、０．０１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．
０）で表されるＢｉ系層状構造ペロブスカイト型結晶構
造の強誘電体からなる。
【０１４２】次に、第１１の実施形態におけると同様の
工程に従って、図１６Ｅに示すように、層間絶縁膜５
８、コンタクトホール５８ａ、引き出し電極５９を形成
することにより、誘電体膜としてＳＢＴＴ膜を用いた目
的とする誘電体キャパシタが製造される。
【０１４３】以上のようにして製造された誘電体キャパ
シタについて、第１１の実施形態におけると同様にＰ−
Ｖヒステリシスを測定したところ、残留分極値２Ｐr と
して２Ｐr ＝１０〜２２μＣ／ｃｍ2 の値が得られ、抗
電界２ＥC として２ＥC ＝１００〜１５０ｋＶ／ｃｍの
値が得られた。これらの２Ｐr および２ＥC はＳＢＴＴ
膜を用いた誘電体キャパシタとしては良好な値であり、
これがＳｉ基板５１を通した測定で得られた。これに対
して、従来技術と同様に、フルオライト膜５５を熱処理
することにより結晶化してＳＢＴＴ膜５７を得た後、こ
のＳＢＴＴ膜５７上にＰｔ膜５６を成膜し、この後、Ｐ
ｔ膜５６、ＳＢＴＴ膜５７、Ｐｔ膜５４およびＴｉ膜５
３をエッチングにより誘電体キャパシタの形状にパター
ニングすることにより製造された、２μｍ×２μｍのサ
イズの誘電体キャパシタの残留分極値２Ｐr は１０μＣ
／ｃｍ2 以下であり、抗電界２ＥC は１５０ｋＶ／ｃｍ
以上であった。以上のことから、この発明による誘電体
キャパシタの製造方法を適用することにより、ＳＢＴＴ
膜を用いた誘電体キャパシタにおいて、残留分極値２Ｐ
r および抗電界２ＥC が著しく改善されることがわか
る。
【０１４４】以上のように、この第１２の実施形態によ
れば、第１１の実施形態と同様な利点を得ることができ
る。
【０１４５】図１７は、この発明の第１３の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１４６】この第１３実施形態による誘電体キャパシ
タの製造方法においては、図１７Ａに示すように、導電
性のＳｉ基板５１上に、例えばスパッタリング法により
通常の条件で、下部電極としてのＩｒＯ2 膜６１および
Ｉｒ膜６２を順次成膜する。ここで、ＩｒＯ2 膜６１の
膜厚は例えば１００ｎｍに選ばれ、Ｉｒ膜６２の膜厚は
例えば１００ｎｍに選ばれる。
【０１４７】次に、図１７Ｂに示すように、Ｉｒ膜６１
上に、例えばＭＯＣＶＤ法により、最終的に得るＳＢＴ
Ｔ膜の構成元素であるＢｉ、Ｓｒ、Ｔａ、ＴｉおよびＯ
からなる、ＳＢＴＴの前駆体膜としてのフルオライト膜
５５を成膜する。具体的には、Ｉｒ膜６２まで成膜した
Ｓｉ基板５１を図示省略したＭＯＣＶＤ装置の反応室
（成膜室）のサセプタ上に設置して４００〜６５０℃の
基板温度に加熱し、保持する。そして、Ｂｉ（ｏ−Ｃ7
Ｈ7 ）3 、Ｓｒ（ＴＨＤ）2 、Ｔａ（ｉ−ＯＣ3Ｈ7 ）
5 、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4 の各有機金属原料を、そ
れぞれ、流量２００ＳＣＣＭ、２３０ＳＣＣＭ、５０Ｓ
ＣＣＭ、２０ＳＣＣＭのアルゴンキャリアガスと混合し
て、さらに、反応室の直前で流量５００ＳＣＣＭの酸素
ガスと混合した後、この混合ガスを原料ガスとして反応
室に導入し１〜１０Ｔｏｒｒの圧力で成膜を行う。これ
によって、ＳＢＴＴの前駆体膜としてのフルオライト膜
５５が成膜される。このフルオライト膜５５の膜厚は例
えば１００ｎｍに選ばれる。また、このフルオライト膜
５５の原子組成比の範囲は、例えば、０．６≦２Ｓｒ／
Ｔａ≦１．２、１．７≦２Ｂｉ／Ｔａ≦２．５、０＜２
Ｔｉ／Ｔａ≦１．０、好適には例えば、０．７≦２Ｓｒ
／Ｔａ≦１．０、２．０≦２Ｂｉ／Ｔａ≦２．４、０．
０１≦２Ｔｉ／Ｔａ≦１．０に選ばれ、２Ｔｉ／Ｔａに
関しては、より好適には例えば、０．１≦２Ｔｉ／Ｔａ
≦１．０に選ばれる。
【０１４８】次に、このフルオライト膜５５上に、例え
ばスパッタリング法により通常の条件で上部電極として
のＩｒ膜６３を成膜する。このＩｒ膜６３の膜厚は例え
ば１００ｎｍに選ばれる。
【０１４９】次に、図１７Ｂに示すように、Ｉｒ膜６
３、フルオライト膜５５、Ｉｒ膜６２およびＩｒＯ2 膜
６１を、例えばＲＩＥ法により、例えば２μｍ×２μｍ
のサイズの誘電体キャパシタの形状にパターニングす
る。
【０１５０】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のフルオライト膜５５を、
例えば常圧の酸素雰囲気中において例えば７００℃で３
０分間熱処理することにより、フルオライト膜５５中の
フルオライト相をペロブスカイト型結晶構造の結晶相に
相変化させて、このフルオライト膜５５を結晶化する。
これによって、図１７Ｃに示すように、Ｉｒ膜６２およ
びＩｒ膜６３の間にＳＢＴＴ膜５７を得る。このＳＢＴ
Ｔ膜５７は、組成式Ｓｒx Ｂｉy Ｔａ2.0 Ｔｉz Ｏ
w （ただし、０．６≦ｘ≦１．２、１．７≦ｙ≦２．
５、０＜ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．０、好
適には、０．７≦ｘ≦１．０、２．０≦ｙ≦２．４、
０．０１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．０、
より好適には、０．７≦ｘ≦１．０、２．０≦ｙ≦２．
４、０．０１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．
０）で表されるＢｉ系層状構造ペロブスカイト型結晶構
造の強誘電体からなる。
【０１５１】次に、第１１の実施形態におけると同様の
工程に従って、図１７Ｄに示すように、層間絶縁膜５
８、コンタクトホール５８ａ、引き出し電極５９を形成
することにより、誘電体膜としてＳＢＴＴ膜を用いた目
的とする誘電体キャパシタが製造される。
【０１５２】以上のようにして製造された誘電体キャパ
シタについて、第１１の実施形態におけると同様にＰ−
Ｖヒステリシスを測定したところ、残留分極値２Ｐr と
して２Ｐr ＝１０〜２０μＣ／ｃｍ2 の値が得られ、抗
電界２ＥC として２ＥC ＝１００〜１５０ｋＶ／ｃｍの
値が得られた。これらの２Ｐr および２ＥC はＳＢＴＴ
膜を用いた誘電体キャパシタとしては良好な値であり、
これがＳｉ基板５１を通した測定で得られた。これに対
して、従来技術と同様に、フルオライト膜５５を熱処理
することにより結晶化してＳＢＴＴ膜５７を得た後、こ
のＳＢＴＴ膜５７上にＩｒ膜６３を成膜し、この後、Ｉ
ｒ膜６３、ＳＢＴＴ膜５７、Ｉｒ膜６２およびＩｒＯ2
膜６１をエッチングにより誘電体キャパシタの形状にパ
ターニングすることにより製造された、２μｍ×２μｍ
のサイズの誘電体キャパシタの残留分極値２Ｐr は１０
μＣ／ｃｍ2 以下であり、抗電界２ＥC は１５０ｋＶ／
ｃｍ以上であった。以上のことから、この発明による誘
電体キャパシタの製造方法を適用することにより、ＳＢ
ＴＴ膜を用いた誘電体キャパシタにおいて、残留分極値
２Ｐr および抗電界２ＥC が著しく改善されることがわ
かる。
【０１５３】以上のように、この第１３の実施形態によ
れば、第１１の実施形態と同様な利点を得ることができ
る。
【０１５４】図１８は、この発明の第１４の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１５５】この第１４の実施形態による誘電体キャパ
シタの製造方法においては、第１３の実施形態における
と同様の工程に従って、図１８Ａに示すように、Ｓｉ基
板５１上に、下部電極としてのＩｒＯ2 膜６１とＩｒ膜
６２とを順次成膜する。次に、Ｉｒ膜６２上に、例えば
ＭＯＣＶＤ法により、最終的に得るＳＢＴＴ膜の構成元
素であるＢｉ、Ｓｒ、Ｔａ、ＴｉおよびＯからなる、Ｓ
ＢＴＴの前駆体膜としてのアモルファス膜６０を成膜す
る。具体的には、Ｉｒ膜６２まで成膜したＳｉ基板５１
を図示省略したＭＯＣＶＤ装置の反応室（成膜室）のサ
セプタ上に設置して３００〜５００℃の基板温度に加熱
し、保持する。そして、Ｂｉ（Ｃ6 Ｈ5）3 、Ｓｒ（Ｔ
ＨＤ）2 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨＤ、Ｔｉ（ｉ
−ＯＣ3Ｈ7 ）4 の各有機金属原料を所定の濃度でＴＨ
Ｆ溶媒中に溶解した液体ソースを所定の組成比に混合し
た混合溶液を、２００℃に保持された気化器内で気化さ
せる。そして、これにより得られるガスを流量５００Ｓ
ＣＣＭのアルゴンキャリアガスと混合して、反応室の直
前で流量５００ＳＣＣＭの酸素ガスと混合した後、この
混合ガスを原料ガスとして反応室に導入し１〜１０Ｔｏ
ｒｒの反応ガス圧力で成膜を行う。これによって、ＳＢ
ＴＴの前駆体膜としてのアモルファス膜６０が成膜され
る。このアモルファス膜６０の膜厚は例えば１００ｎｍ
に選ばれる。また、このアモルファス膜６０の原子組成
比の範囲は、例えば、０．６≦２Ｓｒ／Ｔａ≦１．２、
１．７≦２Ｂｉ／Ｔａ≦２．５、０＜２Ｔｉ／Ｔａ≦
１．０、好適には例えば、０．７≦２Ｓｒ／Ｔａ≦１．
０、２．０≦２Ｂｉ／Ｔａ≦２．４、０．０１≦２Ｔｉ
／Ｔａ≦１．０に選ばれ、２Ｔｉ／Ｔａに関しては、よ
り好適には例えば、０．１≦２Ｔｉ／Ｔａ≦１．０に選
ばれる。
【０１５６】次に、図１８Ｂに示すように、このアモル
ファス膜６０を、例えば常圧の酸素雰囲気中において例
えば６００℃で１時間熱処理することにより、このアモ
ルファス膜６０中のアモルファス相をフルオライト相に
変化させ、Ｐｔ膜５４上にＳｒ、Ｂｉ、Ｔａ、Ｔｉおよ
びＯからなる、ＳＢＴＴの前駆体膜としてのフルオライ
ト膜５５を得る。このフルオライト膜５５の原子組成比
の範囲は、例えば、０．６≦２Ｓｒ／Ｔａ≦１．２、
１．７≦２Ｂｉ／Ｔａ≦２．５、０＜２Ｔｉ／Ｔａ≦
１．０、好適には例えば、０．７≦２Ｓｒ／Ｔａ≦１．
０、２．０≦２Ｂｉ／Ｔａ≦２．４、０．０１≦２Ｔｉ
／Ｔａ≦１．０であり、２Ｔｉ／Ｔａに関しては、より
好適には例えば、０．１≦２Ｔｉ／Ｔａ≦１．０であ
る。
【０１５７】次に、図１８Ｃに示すように、このフルオ
ライト膜５５上に、例えばスパッタリング法により通常
の条件で上部電極として膜厚１００ｎｍのＩｒ膜６３を
成膜した後、Ｉｒ膜６３、フルオライト膜５５、Ｉｒ膜
６２およびＩｒＯ2 膜６１を、例えばＲＩＥ法により、
例えば２μｍ×２μｍのサイズの誘電体キャパシタの形
状にパターニングする。
【０１５８】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のフルオライト膜５５を、
例えば常圧の酸素雰囲気中において例えば７５０℃で１
０分間熱処理することにより、フルオライト膜５５中の
フルオライト相をペロブスカイト型結晶構造の結晶相に
相変化させて、このフルオライト膜５５を結晶化する。
これによって、図１８Ｄに示すように、Ｉｒ膜６２およ
びＩｒ膜６３の間にＳＢＴＴ膜５７を得る。このＳＢＴ
Ｔ膜５７は、組成式Ｂｉx Ｓｒy Ｔａ2.0 Ｔｉz Ｏ
w （ただし、１．７≦ｘ≦２．５、０．６≦ｙ≦１．
２、０．０１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．
０、好適には、２．０≦ｘ≦２．４、０．７≦ｙ≦１．
０、０．０１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦１．
０、より好適には、２．０≦ｘ≦２．４、０．７≦ｙ≦
１．０、０．１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦
１．０）で表されるＢｉ系層状構造ペロブスカイト型結
晶構造の強誘電体からなる。
【０１５９】次に、第１１の実施形態におけると同様の
工程に従って、図１８Ｅに示すように、層間絶縁膜５
８、コンタクトホール５８ａ、引き出し電極５９を形成
することにより、誘電体膜としてＳＢＴＴ膜を用いた目
的とする誘電体キャパシタが製造される。
【０１６０】以上のようにして製造された誘電体キャパ
シタについて、第１１の実施形態におけると同様にＰ−
Ｖヒステリシスを測定したところ、残留分極値２Ｐr と
して２Ｐr ＝１０〜２２μＣ／ｃｍ2 の値が得られ、抗
電界２ＥC として２ＥC ＝１００〜１５０ｋＶ／ｃｍの
値が得られた。これらの２Ｐr および２ＥC はＳＢＴＴ
膜を用いた誘電体キャパシタとしては良好な値であり、
これがＳｉ基板５１を通した測定で得られた。これに対
して、従来技術と同様に、フルオライト膜５５を熱処理
することにより結晶化してＳＢＴＴ膜５７を得た後、こ
のＳＢＴＴ膜５７上にＩｒ膜６３を成膜し、この後、Ｉ
ｒ膜６３、ＳＢＴＴ膜５７、Ｉｒ膜６２およびＩｒＯ2
膜６１をエッチングにより誘電体キャパシタの形状にパ
ターニングすることにより製造された、２μｍ×２μｍ
のサイズの誘電体キャパシタの残留分極値２Ｐr は１０
μＣ／ｃｍ2 以下であり、抗電界２ＥC は１５０ｋＶ／
ｃｍ以上であった。以上のことから、この発明による誘
電体キャパシタの製造方法を適用することにより、ＳＢ
ＴＴ膜を用いた誘電体キャパシタにおいて、残留分極値
２Ｐr および抗電界２ＥC が著しく改善されることがわ
かる。
【０１６１】以上のように、この第１４の実施形態によ
れば、第１１の実施形態と同様な利点を得ることができ
る。
【０１６２】図１９は、この発明の第１５の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１６３】この第１５実施形態による誘電体キャパシ
タの製造方法においては、図１９Ａに示すように、導電
性のＳｉ基板５１上に、例えばスパッタリング法により
通常の条件で、下部電極としてのＩｒＯ2 膜６１とＩｒ
0.7 Ｒｕ0.3 膜６４とを順次成膜する。ここで、ＩｒＯ
2 膜６１の膜厚は例えば１００ｎｍに選ばれ、Ｉｒ0.7
Ｒｕ0.3 膜６４の膜厚は例えば１００ｎｍに選ばれる。
【０１６４】次に、Ｉｒ0.7 Ｒｕ0.3 膜６４上に、例え
ばＭＯＣＶＤ法により、最終的に得るＳＢＴＴ膜の構成
元素であるＢｉ、Ｓｒ、Ｔａ、ＴｉおよびＯからなる、
ＳＢＴＴの前駆体膜としてのアモルファス膜６０を成膜
する。具体的には、Ｉｒ0.7Ｒｕ0.3 膜６４まで成膜し
たＳｉ基板５１を図示省略したＭＯＣＶＤ装置の反応室
（成膜室）のサセプタ上に設置して３００〜５００℃の
基板温度に加熱し、保持する。そして、Ｂｉ（Ｃ
6 Ｈ5 ）3 、Ｓｒ（ＴＨＤ）2 、Ｔａ（ｉ−ＯＣ
3 Ｈ7 ）4 ＴＨＤ、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4 の各有機
金属原料を所定の濃度でＴＨＦ溶媒中に溶解した液体ソ
ースを所定の組成比に混合した混合溶液を、２００℃に
保持された気化器内で気化させる。そして、これにより
得られるガスを流量５００ＳＣＣＭのアルゴンキャリア
ガスと混合して、反応室の直前で流量５００ＳＣＣＭの
酸素ガスと混合した後、この混合ガスを原料ガスとし
て、例えば出力１００Ｗの高周波（ＲＦ）プラズマを放
電させた反応室に導入し、０．５〜１０Ｔｏｒｒの反応
ガス圧力で成膜を行う。これによって、ＳＢＴＴの前駆
体膜としてのアモルファス膜６０が成膜される。このア
モルファス膜６０の膜厚は例えば１００ｎｍに選ばれ
る。また、このアモルファス膜６０の原子組成比の範囲
は、例えば、０．６≦２Ｓｒ／Ｔａ≦１．２、１．７≦
２Ｂｉ／Ｔａ≦２．５、０＜２Ｔｉ／Ｔａ≦１．０、好
適には例えば、０．７≦２Ｓｒ／Ｔａ≦１．０、２．０
≦２Ｂｉ／Ｔａ≦２．４、０．０１≦２Ｔｉ／Ｔａ≦
１．０に選ばれ、２Ｔｉ／Ｔａに関しては、より好適に
は例えば、０．１≦２Ｔｉ／Ｔａ≦１．０に選ばれる。
【０１６５】次に、図１９Ｂに示すように、このアモル
ファス膜６０を、例えば常圧の酸素雰囲気中において例
えば６００℃で１時間熱処理することにより、このアモ
ルファス膜６０中のアモルファス相をフルオライト相に
変化させ、Ｉｒ0.7 Ｒｕ0.3膜６４上にＳｒ、Ｂｉ、Ｔ
ａ、ＴｉおよびＯからなる、ＳＢＴＴの前駆体膜として
のフルオライト膜５５を得る。このフルオライト膜５５
の原子組成比の範囲は、例えば、０．６≦２Ｓｒ／Ｔａ
≦１．２、１．７≦２Ｂｉ／Ｔａ≦２．５、０＜２Ｔｉ
／Ｔａ≦１．０、好適には例えば、０．７≦２Ｓｒ／Ｔ
ａ≦１．０、２．０≦２Ｂｉ／Ｔａ≦２．４、０．０１
≦２Ｔｉ／Ｔａ≦１．０であり、２Ｔｉ／Ｔａに関して
は、より好適には例えば、０．１≦２Ｔｉ／Ｔａ≦１．
０である。
【０１６６】次に、図１９Ｃに示すように、このフルオ
ライト膜５５上に、例えばスパッタリング法により通常
の条件で上部電極として膜厚１００ｎｍのＩｒ0.7 Ｒｕ
0.3膜６５を成膜した後、Ｉｒ0.7 Ｒｕ0.3 膜６５、フ
ルオライト膜５５、Ｉｒ0.7Ｒｕ0.3 膜６４およびＩｒ
Ｏ2 膜６１を、例えばＲＩＥ法により、例えば２μｍ×
２μｍのサイズの誘電体キャパシタの形状にパターニン
グする。
【０１６７】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のフルオライト膜５５を、
例えば窒素雰囲気中において例えば７００℃で３０分間
熱処理することにより、フルオライト膜５５中のフルオ
ライト相をペロブスカイト型結晶構造の結晶相に相変化
させて、このフルオライト膜５５を結晶化する。これに
よって、図１９Ｄに示すように、Ｉｒ0.7 Ｒｕ0.3 膜６
４およびＩｒ0.7 Ｒｕ0.3 膜６５の間にＳＢＴＴ膜５７
を得る。このＳＢＴＴ膜５７は、組成式ＳｒxＢｉy Ｔ
ａ2.0 Ｔｉz Ｏw （ただし、１．７≦ｘ≦２．５、０．
６≦ｙ≦１．２、０．０１≦ｚ≦１．０、ｗ＝９±ｄ、
０≦ｄ≦１．０、好適には、２．０≦ｘ≦２．４、０．
７≦ｙ≦１．０、０．０１≦ｚ≦１．０、ｗ＝９±ｄ、
０≦ｄ≦１．０、より好適には、２．０≦ｘ≦２．４、
０．７≦ｙ≦１．０、０．１≦ｚ≦１．０、ｗ＝９±
ｄ、０≦ｄ≦１．０）で表されるＢｉ系層状構造ペロブ
スカイト型結晶構造の強誘電体からなる。
【０１６８】次に、第１１の実施形態におけると同様の
工程に従って、図１９Ｅに示すように、層間絶縁膜５
８、コンタクトホール５８ａ、引き出し電極５９を形成
することにより、誘電体膜としてＳＢＴＴ膜を用いた目
的とする誘電体キャパシタが製造される。
【０１６９】以上のようにして製造された誘電体キャパ
シタについて、第１１の実施形態におけると同様にＰ−
Ｖヒステリシスを測定したところ、残留分極値２Ｐr と
して２Ｐr ＝５〜１８μＣ／ｃｍ2 の値が得られ、抗電
界２ＥC として２ＥC ＝１００〜２００ｋＶ／ｃｍの値
が得られた。これらの２Ｐr および２ＥC は上述のＭＯ
ＣＶＤ法により作製されたＳＢＴＴ膜を用いた誘電体キ
ャパシタとしては良好な値であり、これがＳｉ基板５１
を通した測定で得られた。これに対して、従来技術と同
様に、フルオライト膜５５を熱処理することにより結晶
化してＳＢＴＴ膜５７を得た後、このＳＢＴＴ膜５７上
にＩｒ0.7 Ｒｕ0.3 膜６５を成膜し、この後、Ｉｒ0.7
Ｒｕ0.3 膜６５、ＳＢＴＴ膜５７、Ｉｒ0.7 Ｒｕ0.3 膜
６４およびＩｒＯ2 膜６１をエッチングにより誘電体キ
ャパシタの形状にパターニングすることにより製造され
た、２μｍ×２μｍのサイズの誘電体キャパシタの残留
分極値２Ｐr は５μＣ／ｃｍ2 以下であり、抗電界２Ｅ
C は２００ｋＶ／ｃｍ以上であった。以上のことから、
この発明による誘電体キャパシタの製造方法を適用する
ことにより、ＳＢＴＴ膜を用いた誘電体キャパシタにお
いて、残留分極値２Ｐr および抗電界２ＥC が著しく改
善されることがわかる。
【０１７０】図２０は、この発明の第１６の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１７１】この第１６の実施形態による誘電体キャパ
シタの製造方法においては、図２０Ａに示すように、第
１３の実施形態におけると同様の工程に従って、Ｓｉ基
板５１上に、下部電極としての膜厚１００ｎｍのＩｒＯ
2 膜６１と膜厚２０ｎｍのＩｒ膜６２とを順次成膜す
る。
【０１７２】次に、Ｉｒ膜６２上に、例えばＭＯＣＶＤ
法により、最終的に得るＳＢＴＴ膜の構成元素であるＢ
ｉ、Ｓｒ、Ｔａ、Ｔｉ、ＮｂおよびＯからなる、ＳＢＴ
Ｔの前駆体膜としてのアモルファス膜６６を成膜する。
具体的には、Ｉｒ膜６２まで成膜したＳｉ基板５１を図
示省略したＭＯＣＶＤ装置の反応室（成膜室）のサセプ
タ上に設置して３００〜５００℃の基板温度に加熱し、
保持する。そして、Ｂｉ（Ｃ6 Ｈ5 ）3 、Ｓｒ（ＴＨ
Ｄ）2 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨＤ、Ｎｂ（ｉ−
ＯＣ3 Ｈ7 ）4 ＴＨＤ、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4 の各
有機金属原料を所定の濃度でＴＨＦ溶媒中に溶解した液
体ソースを所定の組成比に混合した混合溶液を、２００
℃に保持された気化器内で気化させる。そして、これに
より得られるガスを流量５００ＳＣＣＭのアルゴンキャ
リアガスと混合して、反応室の直前で流量５００ＳＣＣ
Ｍの酸素ガスと混合した後、この混合ガスを原料ガスと
して反応室に導入し１〜１０Ｔｏｒｒの反応ガス圧力で
成膜を行う。これによって、ＳＢＴＴの前駆体膜として
のアモルファス膜６６が成膜される。このアモルファス
膜６６の膜厚は例えば１００ｎｍに選ばれる。また、こ
のアモルファス膜６６の原子組成比の範囲は、例えば、
０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．７≦２
Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／（Ｔａ＋
Ｎｂ）≦１．０、好適には例えば、０．７≦２Ｓｒ／
（Ｔａ＋Ｎｂ）≦１．０、２．０≦２Ｂｉ／（Ｔａ＋Ｎ
ｂ）≦２．４、０．０１≦２Ｔｉ／（Ｔａ＋Ｎｂ）≦
１．０に選ばれ、２Ｔｉ／（Ｔａ＋Ｎｂ）に関しては、
より好適には例えば、０．１≦２Ｔｉ／Ｔａ≦１．０に
選ばれる。
【０１７３】次に、図２０Ｂに示すように、このアモル
ファス膜６６を、例えば常圧の酸素雰囲気中において例
えば６００℃で１時間熱処理することにより、このアモ
ルファス膜中のアモルファス相をフルオライト相に変化
させ、Ｉｒ膜６２上にＳｒ、Ｂｉ、Ｔａ、Ｎｂ、Ｔｉお
よびＯからなる、ＳＢＴＴの前駆体膜としてのフルオラ
イト膜６７を得る。このフルオライト膜６７の原子組成
比の範囲は、例えば、０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）
≦１．２、１．７≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、
０＜２Ｔｉ／（Ｔａ＋Ｎｂ）≦１．０、好適には例え
ば、０．７≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．０、２．０
≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．４、０．０１≦２Ｔｉ
／（Ｔａ＋Ｎｂ）≦１．０であり、２Ｔｉ／（Ｔａ＋Ｎ
ｂ）に関しては、より好適には例えば、０．１≦２Ｔｉ
／Ｔａ≦１．０である。
【０１７４】次に、図２０Ｃに示すように、このフルオ
ライト膜６７上に、例えばスパッタリング法により通常
の条件で上部電極として膜厚１００ｎｍのＩｒ膜６３を
成膜した後、Ｉｒ膜６３、フルオライト膜６７、Ｉｒ膜
６２およびＩｒＯ2 膜６１を、例えばＲＩＥ法により、
例えば２μｍ×２μｍのサイズの誘電体キャパシタの形
状にパターニングする。
【０１７５】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のフルオライト膜６７を、
例えば常圧の酸素雰囲気中において例えば７５０℃で１
０分間熱処理することにより、フルオライト膜６７中の
フルオライト相をペロブスカイト型結晶構造の結晶相に
相変化させて、このフルオライト膜６７を結晶化する。
これによって、図２０Ｄに示すように、Ｉｒ膜６２およ
びＩｒ膜６３の間にＳＢＴＴ膜６８を得る。このＳＢＴ
Ｔ膜６８は、組成式Ｓｒx Ｂｉy （Ｔａ，Ｎｂ）2.0 Ｔ
ｉz Ｏw （ただし、１．７≦ｘ≦２．５、０．６≦ｙ≦
１．２、０．０１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦
１．０、好適には、２．０≦ｘ≦２．４、０．７≦ｙ≦
１．０、０．０１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ≦
１．０、より好適には、２．０≦ｘ≦２．４、０．７≦
ｙ≦１．０、０．１≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ
≦１．０）で表されるＢｉ系層状構造ペロブスカイト型
結晶構造の強誘電体からなる。
【０１７６】次に、第１１の実施形態におけると同様の
工程に従って、図２０Ｅに示すように、層間絶縁膜５
８、コンタクトホール５８ａ、引き出し電極５９を形成
することにより、誘電体膜としてＳＢＴＴ膜を用いた目
的とする誘電体キャパシタが製造される。
【０１７７】以上のようにして製造された誘電体キャパ
シタについて、第１１の実施形態におけると同様にＰ−
Ｖヒステリシスを測定したところ、残留分極値２Ｐr と
して２Ｐr ＝１０〜２５μＣ／ｃｍ2 の値が得られ、抗
電界２ＥC として２ＥC ＝１００〜２５０ｋＶ／ｃｍの
値が得られた。これらの２Ｐr および２ＥC はＢｉ、Ｓ
ｒ、Ｔａ、Ｎｂ、ＴｉおよびＯからなるＳＢＴＴ膜を用
いた誘電体キャパシタとしては良好な値であり、これが
Ｓｉ基板５１を通した測定で得られた。これに対して、
従来技術と同様に、フルオライト膜６７を熱処理するこ
とにより結晶化してＳＢＴＴ膜６８を得た後、このＳＢ
ＴＴ膜６８上にＩｒ膜６３を成膜し、この後、Ｉｒ膜６
３、ＳＢＴＴ膜６８、Ｉｒ膜６２およびＩｒＯ2 膜６１
をエッチングにより誘電体キャパシタの形状にパターニ
ングすることにより製造された、２μｍ×２μｍのサイ
ズの誘電体キャパシタの残留分極値２Ｐr は１０μＣ／
ｃｍ2 以下であり、抗電界２ＥC は２５０ｋＶ／ｃｍ以
上であった。以上のことから、この発明による誘電体キ
ャパシタの製造方法を適用することにより、ＳＢＴＴ膜
を用いた誘電体キャパシタにおいて、残留分極値２Ｐr
および抗電界２ＥCが著しく改善されることがわかる。
【０１７８】以上のように、この第１６の実施形態によ
れば、第１１の実施形態と同様な利点を得ることができ
る。
【０１７９】図２１は、この発明の第１７の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１８０】この第１７の実施形態による誘電体キャパ
シタの製造方法においては、図２１Ａに示すように、例
えば、第１１の実施形態におけると同様の工程に従っ
て、Ｓｉ基板５１上にＳｉＯ2 膜５２を形成した後、こ
の上に、下部電極としてのＴｉ膜５３とＰｔ膜５４、Ｓ
ＢＴＴの前駆体膜としてのフルオライト膜５５、および
上部電極としてのＰｔ膜５６を順次成膜し、Ｐｔ膜５６
およびフルオライト膜５５を、例えばＲＩＥ法により、
例えば２μｍ×２μｍのサイズの誘電体キャパシタの形
状にパターニングする。次に、このように誘電体キャパ
シタの形状にパターニングされたＰｔ膜５６およびフル
オライト膜５５の側壁を覆うように、全面に、例えばＭ
ＯＣＶＤ法により、保護膜としてのＹ2 Ｏ3 膜６９を成
膜する。このＹ2 Ｏ3 膜６９の膜厚は例えば３０ｎｍに
選ばれる。
【０１８１】次に、このように誘電体キャパシタの形状
にパターニングされたフルオライト膜５５を、その側壁
がＹ2 Ｏ3 膜６９で覆われた状態で、例えば常圧の酸素
雰囲気中において例えば７５０℃で１時間熱処理するこ
とにより、フルオライト膜５５のフルオライト相をペロ
ブスカイト型結晶構造の結晶相に相変化させ、このフル
オライト膜５５を結晶化する。これによって、図２１Ｂ
に示すように、Ｐｔ膜５４およびＰｔ膜５６の間にＳＢ
ＴＴ膜５７を得る。このＳＢＴＴ膜５７は、組成式Ｓｒ
x Ｂｉy Ｔａ2.0 Ｔｉz Ｏw （ただし、１．７≦ｘ≦
２．５、０．６≦ｙ≦１．２、０．０１≦ｚ≦１．０、
ｗ＝９±ｄ、０≦ｄ≦１．０、好適には、２．０≦ｘ≦
２．４、０．７≦ｙ≦１．０、０．０１≦ｚ≦１．０、
ｗ＝９±ｄ、０≦ｄ≦１．０、より好適には、２．０≦
ｘ≦２．４、０．７≦ｙ≦１．０、０．１≦ｚ≦１．
０、ｗ＝９±ｄ、０≦ｄ≦１．０）で表されるＢｉ系層
状構造ペロブスカイト型結晶構造の強誘電体からなる。
【０１８２】次に、図２１Ｃに示すように、Ｐｔ膜５６
およびＳＢＴＴ膜５７の側壁にＹ2Ｏ3 膜６９を残すよ
うに、Ｙ2 Ｏ3 膜６９、Ｐｔ膜５４およびＴｉ膜５３を
エッチングにより所定形状にパターニングする。
【０１８３】次に、図２１Ｄに示すように、全面に層間
絶縁膜５８を成膜する。次に、層間絶縁膜５８およびＹ
2 Ｏ3 膜６９のうち、Ｐｔ膜５６の上の所定部分をエッ
チング除去してコンタクトホール５８ａを形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして引き出し電極５９を形成する。
【０１８４】以上の工程により、誘電体膜としてＳＢＴ
Ｔ膜を用いた目的とする誘電体キャパシタが製造され
る。
【０１８５】以上のようにして製造された誘電体キャパ
シタのＳｉ基板５１と引き出し電極５９との間に電圧を
印加してリーク電流を測定したところ、その値は印加電
界が３００ｋＶ／ｃｍのとき１×１０-8Ａ／ｃｍ2 であ
った。これはＳＢＴＴ膜を用いた誘電体キャパシタとし
ては良好な値である。これに対して、Ｙ2 Ｏ3 膜６９を
形成せずにフルオライト膜５５を熱処理することにより
ＳＢＴＴ膜５７を得た誘電体キャパシタのリーク電流
は、印加電界が３００ｋＶ／ｃｍのとき１×１０-6Ａ／
ｃｍ2 であった。以上の結果から、この発明による誘電
体キャパシタの製造方法を適用することにより、ＳＢＴ
Ｔ膜を用いた誘電体キャパシタのリーク電流特性が著し
く改善されることがわかる。
【０１８６】以上のように、この第１７の実施形態によ
れば、ＳＢＴＴ膜を用いた誘電体キャパシタを製造する
場合において、第３の実施形態と同様な利点を得ること
ができる。すなわち、誘電体膜としてＳＢＴＴ膜を用い
た誘電体キャパシタを製造する際に、Ｔｉ膜５３とＰｔ
膜５４とからなる下部電極、ＳＢＴＴの前駆体膜として
のフルオライト膜５５および上部電極としてのＰｔ膜５
６を順次形成し、Ｐｔ膜５６およびフルオライト膜５５
をエッチングにより誘電体キャパシタの形状にパターニ
ングした後、Ｐｔ膜５６およびフルオライト膜５５の側
壁を覆うように保護膜としてのＹ2 Ｏ3 膜６９を形成し
ていることにより、Ｔｉ膜５３とＰｔ膜５４とからなる
下部電極のエッチングの際や、その後に行われる熱処理
の際に、誘電体キャパシタの側壁に特定の金属が析出し
たり、導電性の酸化物が生成されることを防止すること
ができるので、誘電体キャパシタのリーク電流特性の劣
化を効果的に防止することができ、従来と比較して、リ
ーク電流特性が著しく改善されるという利点を有する。
【０１８７】また、この第１７の実施形態によれば、Ｓ
ＢＴＴの前駆体膜としてのフルオライト膜５５を誘電体
キャパシタの形状にパターニングした後、このフルオラ
イト膜５５を熱処理して結晶化することによりＳＢＴＴ
膜５７を得るようにしていることにより、第１１の実施
形態と同様に、残留分極値２Ｐr および抗電界２ＥCが
改善されるという利点をも得ることができる。
【０１８８】次に、この発明による半導体記憶装置の製
造方法を、誘電体膜としてＳＢＴ膜を用いた誘電体キャ
パシタを有する強誘電体不揮発性メモリの製造に適用し
た、この発明の第１８および第１９の実施形態について
説明する。なお、第１８および第１９の実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【０１８９】図２２〜図２５は、この発明の第１８の実
施形態による強誘電体不揮発性メモリの製造方法を説明
するための断面図である。この強誘電体不揮発性メモリ
は、メモリセルを構成する誘電体キャパシタとしてスタ
ック型誘電体キャパシタを用いたものである。
【０１９０】この第１８の実施形態による強誘電体不揮
発性メモリの製造方法においては、まず、図２２に示す
ように、例えば、ｐ型Ｓｉ基板１０１の表面に、例えば
ＬＯＣＯＳ法により二酸化シリコン（ＳｉＯ2 ）膜のよ
うなフィールド絶縁膜１０２を選択的に形成して素子間
分離を行う。このとき、素子間分離領域におけるｐ型Ｓ
ｉ基板１０１中に予めイオン注入法などにより導入して
おいたホウ素（Ｂ）などのｐ型不純物が拡散して、フィ
ールド絶縁膜１０２の下側にｐ+ 型のチャネルストッパ
（図示せず）が形成される。この後、フィールド絶縁膜
１０２で囲まれた活性領域の表面に、例えば熱酸化法に
より所定の厚さのＳｉＯ2 膜からなるゲート絶縁膜１０
３を形成する。
【０１９１】次に、例えば化学気相成長（ＣＶＤ）法に
より、全面に多結晶Ｓｉ膜を形成する。次に、抵抗値を
低減するために、この多結晶Ｓｉ膜に例えばリン（Ｐ）
のようなｎ型不純物を高濃度にドープする。次に、この
多結晶Ｓｉ膜をパターニングすることにより、ゲート絶
縁膜１０３上に多結晶Ｓｉからなるゲート電極１０４を
形成する。
【０１９２】次に、このゲート電極１０４をマスクとし
て、フィールド絶縁膜１０２で囲まれた活性領域中にイ
オン注入法により、例えばＰのようなｎ型不純物をドー
プする。これによって、この活性領域中に、ゲート電極
１０４に対して自己整合的にｎ- 型領域が形成される。
【０１９３】次に、例えばＣＶＤ法により所定の厚さの
ＳｉＯ2 膜を全面に形成した後、反応性イオンエッチン
グ（ＲＩＥ）法により、このＳｉＯ2 膜をｐ型Ｓｉ基板
１０１の表面に対して垂直方向にエッチバックする。こ
れによって、ゲート電極１０４の側壁にＳｉＯ2 からな
るサイドウォールスペーサ１０５が形成される。
【０１９４】次に、このサイドウォールスペーサ１０５
およびゲート電極１０４をマスクとして、フィールド絶
縁膜１０２で囲まれた活性領域中にイオン注入法によ
り、例えばヒ素（Ａｓ）のようなｎ型不純物をドープす
る。この後、必要に応じて、注入不純物の電気的活性化
のためのアニールを行う。これによって、サイドウォー
ルスペーサ１０５に対して自己整合的にｎ+ 型のソース
領域１０６およびドレイン領域１０７が形成される。こ
れらのソース領域１０６およびドレイン領域１０７は、
サイドウォールスペーサ１０５の下側の部分にｎ- 型の
低不純物濃度部１０６ａ、１０７ａを有する。ここで、
これらの低不純物濃度部１０６ａ、１０７ａは、それぞ
れ、ゲート電極１０４に対して自己整合的に形成された
ｎ- 型領域からなる。ここまでの工程で、ｎチャネルＭ
ＯＳトランジスタＱが形成される。
【０１９５】次に、例えば、ＣＶＤ法により所定の厚さ
のホウ素リンシリケートガラス（ＢＰＳＧ）膜のような
層間絶縁膜１０８を全面に形成した後、所定で熱処理を
行うことにより層間絶縁膜１０８をリフローさせ、表面
の平坦化を行う。次に、例えばリソグラフィー法および
ＲＩＥ法により、ソース領域１０６上の所定部分におけ
る層間絶縁膜１０８に、コンタクトホール１０９を形成
する。次に、例えば、ＣＶＤ法により多結晶Ｓｉ膜を全
面に形成した後、例えばＲＩＥ法により、この多結晶Ｓ
ｉ膜をｐ型Ｓｉ基板１０１の表面に対して垂直方向に、
層間絶縁膜１０８の表面が露出するまでエッチバックす
る。これにより、コンタクトホール１０９内を埋めるよ
うに多結晶Ｓｉプラグ１１０が形成される。
【０１９６】次に、第１の実施形態におけると同様の工
程に従って、図２３に示すように、層間絶縁膜１０８上
に下部電極としてのＩｒＯ2 膜１１１およびＩｒ膜１１
２、ＳＢＴの前駆体膜としてのアモルファス膜１１３な
らびに上部電極としてのＰｔ膜１１４を順次成膜する。
次に、Ｐｔ膜１１４およびアモルファス膜１１３を、例
えばＲＩＥ法により、例えば２μｍ×２μｍのサイズの
誘電体キャパシタＣの形状にパターニングする。次に、
Ｉｒ膜１１２およびＩｒＯ2 膜１１１を、多結晶Ｓｉプ
ラグ１１０およびその近傍の層間絶縁膜１０８の上に延
在するように、所定形状にパターニングする。
【０１９７】次に、このようにして誘電体キャパシタＣ
の形状にパターニングされたアモルファス膜１１３を、
例えば常圧の酸素雰囲気中において例えば７５０℃で１
時間熱処理することにより、アモルファス膜１１３中の
アモルファス相をＢｉ系層状構造ペロブスカイト型結晶
構造の結晶相に相変化させ、アモルファス膜１１３を結
晶化する。これによって、図２４に示すように、Ｉｒ膜
１１２およびＰｔ膜１１４の間にＳＢＴ膜１１５を得
る。このＳＢＴ膜１１５は、組成式Ｂｉx Ｓｒy（Ｔ
ａ，Ｎｂ）2.0 Ｏz （ただし、２．０≦ｘ≦２．６、
０．６≦ｙ≦１．２、ｚ＝９±ｄ、０≦ｄ≦１．０）で
表されるＢｉ系層状構造ペロブスカイト型結晶構造の強
誘電体からなる。
【０１９８】次に、図２５に示すように、全面に層間絶
縁膜１１６を成膜する。次に、層間絶縁膜１１６および
層間絶縁膜１０８のうち、ドレイン領域１０７上の所定
部分をエッチング除去してコンタクトホール１１７を形
成する。次に、全面に例えばスパッタリング法によりＡ
ｌ合金膜を成膜した後、このＡｌ合金膜をエッチングに
より所定形状にパターニングして配線電極１１８を形成
する。
【０１９９】以上の工程により、目的とする強誘電体不
揮発性メモリが製造される。
【０２００】この第１８の実施形態によれば、誘電体膜
としてＳＢＴ膜を用いた誘電体キャパシタの形成する際
に、第１の実施形態による誘電体キャパシタの製造方法
を用いていることにより、誘電体キャパシタＣの残留分
極値２Ｐr を著しく改善することができるので、誘電体
キャパシタＣの面積が１０μｍ2 以下となった場合にお
いても、特性の良好な誘電体キャパシタを実現すること
ができる。これによって、高集積の強誘電体不揮発性メ
モリの実現が可能となる。
【０２０１】図２６〜図２９は、この発明の第１９の実
施形態による強誘電体不揮発性メモリの製造方法を説明
するための断面図である。この強誘電体不揮発性メモリ
は、メモリセルを構成する誘電体キャパシタとしてスタ
ック型誘電体キャパシタを用いたものである。
【０２０２】この第１９の実施形態による半導体記憶装
置の製造方法においては、第１８の実施形態におけると
同様の工程に従って、多結晶Ｓｉプラグ１１０まで形成
した後、図２６に示すように、第３の実施形態における
と同様の工程に従って、層間絶縁膜１０８上に下部電極
としてのＩｒＯ2 膜１１１およびＩｒ膜１１２、ＳＢＴ
の前駆体膜としてのアモルファス膜１１３ならびに上部
電極としてのＲｕ膜１１９を順次成膜し、Ｒｕ膜１１９
およびアモルファス膜１１３を、例えばＲＩＥ法によ
り、例えば２μｍ×２μｍのサイズの誘電体キャパシタ
Ｃの形状にパターニングする。次に、Ｒｕ膜１１９およ
びアモルファス膜１１３の側壁を覆うように、全面に、
例えばＭＯＣＶＤ法により、保護膜としてのＴａ2 Ｏ5
膜１２０を成膜する。このＴａ2 Ｏ5 膜１２０の膜厚は
例えば３０ｎｍに選ばれる。
【０２０３】次に、このように誘電体キャパシタＣの形
状にパターニングされたアモルファス膜１１３を、その
側壁がＴａ2 Ｏ5 膜１２０で覆われた状態で、例えば常
圧の酸素雰囲気中において例えば７５０℃で１時間熱処
理することにより、アモルファス膜１１３中のアモルフ
ァス相をペロブスカイト型結晶構造の結晶相に相変化さ
せ、このアモルファス膜１１３を結晶化する。これによ
って、図２７に示すように、Ｉｒ膜１１２およびＲｕ膜
１１９の間にＳＢＴ膜１１５を得る。このＳＢＴ膜１１
５は、組成式Ｂｉx Ｓｒy （Ｔａ，Ｎｂ）2.0 Ｏz （た
だし、２．０≦ｘ≦２．６、０．６≦ｙ≦１．２、ｚ＝
９±ｄ、０≦ｄ≦１．０）で表されるＢｉ系層状構造ペ
ロブスカイト型結晶構造の強誘電体からなる。
【０２０４】次に、図２８に示すように、Ｔａ2 Ｏ5 膜
１２０、Ｉｒ膜１１２およびＩｒＯ2 膜１１１をエッチ
ングにより所定形状にパターニングする。このとき、Ｔ
ａ2Ｏ5 膜１２０がＲｕ膜１１９およびＳＢＴ膜１１５
の側壁に残され、かつ、Ｉｒ膜１１２およびＩｒＯ2 膜
１１１が、多結晶Ｓｉプラグ１１０およびその近傍の層
間絶縁膜１０８の上に延在するようにパターニングす
る。
【０２０５】次に、図２９に示すように、全面に層間絶
縁膜１１６を成膜する。次に、層間絶縁膜１１６および
層間絶縁膜１０８のうち、ドレイン領域１０７上の所定
部分をエッチング除去してコンタクトホール１１７を形
成する。次に、全面に例えばスパッタリング法によりＡ
ｌ合金膜を成膜した後、このＡｌ合金膜をエッチングに
より所定形状にパターニングして配線電極１１８を形成
する。
【０２０６】以上の工程により、目的とする強誘電体不
揮発性メモリが製造される。
【０２０７】この第１９の実施形態によれば、誘電体膜
としてＳＢＴ膜を用いた誘電体キャパシタの形成する際
に、第３の実施形態による誘電体キャパシタの製造方法
を用いていることにより、誘電体キャパシタＣの残留分
極値２Ｐr およびリーク電流特性を著しく改善すること
ができるので、誘電体キャパシタＣの面積が１０μｍ2
以下となった場合においても、特性の良好な誘電体キャ
パシタを実現することができるとともに、信頼性の向上
を図ることができる。これによって、高集積の強誘電体
不揮発性メモリの実現が可能となる。
【０２０８】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
【０２０９】例えば、上述の第１〜第１９の実施形態に
おいて挙げた、材料、数値、構造、原料、プロセスなど
はあくまでも例に過ぎず、必要に応じて、これらと異な
る材料、数値、構造、原料、プロセスなどを用いてもよ
い。具体的には、例えば、上述の実施形態において、誘
電体キャパシタの下部電極を構成する導電膜および上部
電極を構成する導電膜としては、例示したものと異なる
ものをものを用いてもよい。
【０２１０】また、第２および第４の実施形態におい
て、ＳＢＴの前駆体膜としてのフルオライト膜９は、Ｓ
ＢＴの前駆体膜としてのアモルファス膜を、例えば、常
圧の酸素雰囲気中において、例えば６００℃で３０分間
熱処理することによって形成してもよい。
【０２１１】また、第３、第４および第１９の実施形態
においては、保護膜としてのＴａ2Ｏ5 膜１２、１２０
に代えて、それぞれ、例えばＨｆＯ2 膜などを用いても
よく、第６、第８および第１０の実施形態においては、
保護膜としてのＹ2 Ｏ3 膜２９、３９、５０に代えて、
それぞれ、例えばＣｅＯ2 膜などを用いてもよく、第１
７の実施形態においては、保護膜としてのＹ2 Ｏ3 膜６
９に代えて、例えばＣｅＯ2 膜などを用いてもよい。
【０２１２】また、第１２、第１４〜第１６の実施形態
においては、ＳＢＴＴの前駆体膜としてのアモルファス
膜６０，６６の成膜をＭＯＣＶＤ法により行っている
が、このアモルファス膜６０，６６の成膜は、例えば、
ゾル−ゲルスピンコート法により行ってもよい。アモル
ファス膜６０の成膜をゾル−ゲルスピンコート法により
行う場合は、まず、原料溶液を基板上にスピンコートし
た後、溶媒を乾燥、蒸発させる。次に、例えば３５０〜
６００℃でベーキングした後、例えば酸素雰囲気中で、
例えば６００〜７００℃で３〜３０分間熱処理すること
により、アモルファス膜６０を相変化させてフルオライ
ト膜５５を得る。次に、フルオライト膜５５上に上部電
極を形成し、上部電極、フルオライト膜および下部電極
を所定のキャパシタ形状にパターニングした後、再び、
例えば酸素雰囲気中で、例えば６５０〜８００℃で熱処
理することにより、フルオライト膜５５を結晶化するこ
とによってＳＢＴＴ膜５７を得る。
【０２１３】また、第１７の実施形態においては、第１
１の実施形態と同様な工程に従ってキャパシタ構造を形
成するようにしているが、これは、第１２〜第１６の実
施形態のいずれかと同様な工程に従ってキャパシタ構造
を形成するようにしてもよい。
【０２１４】また、第１８の実施形態においては、誘電
体膜としてＳＢＴ膜を用いた誘電体キャパシタＣの形成
に、第１の実施形態による誘電体キャパシタの製造方法
を用いているが、これは、第２の実施形態による誘電体
キャパシタの製造方法を用いることも可能である。ま
た、誘電体キャパシタＣの誘電体膜としてＰＺＴ膜、Ｐ
ＮＺＴ膜またはＳＢＴＴ膜を用いることも可能である。
誘電体キャパシタＣの誘電体膜としてＰＺＴ膜を用いる
場合は、この誘電体キャパシタＣの形成に、第５の実施
形態による誘電体キャパシタの製造方法を用いることが
でき、ＰＮＺＴ膜を用いる場合は、この誘電体キャパシ
タＣの形成に、第７の実施形態による誘電体キャパシタ
の製造方法を用いることができ、ＳＢＴＴ膜を用いる場
合は、この誘電体キャパシタＣの形成に、第１１〜第１
６の実施形態による誘電体キャパシタの製造方法を用い
ることができる。また、この第１８の実施形態による強
誘電体不揮発性メモリの製造方法は、誘電体キャパシタ
Ｃの誘電体膜としてＢＳＴ膜を用いることにより、ＤＲ
ＡＭの製造に適用することも可能である。この場合、誘
電体キャパシタＣの形成には、第９の実施形態による誘
電体キャパシタの製造方法を用いることができる。
【０２１５】また、同様に、第１９の実施形態において
は、誘電体膜としてＳＢＴ膜を用いた誘電体キャパシタ
Ｃの形成に、第３の実施形態による誘電体キャパシタの
製造方法を用いているが、これは、第４の実施形態によ
る誘電体キャパシタの製造方法を用いることも可能であ
る。また、誘電体キャパシタＣの誘電体膜としてＰＺＴ
膜、ＰＮＺＴ膜またはＳＢＴＴ膜を用いることも可能で
ある。誘電体キャパシタＣの誘電体膜としてＰＺＴ膜を
用いる場合は、この誘電体キャパシタＣの形成に、第６
の実施形態による誘電体キャパシタの製造方法を用いる
ことができ、ＰＮＺＴ膜を用いる場合は、この誘電体キ
ャパシタＣの形成に、第８の実施形態による誘電体キャ
パシタの製造方法を用いることができ、ＳＢＴＴ膜を用
いる場合は、この誘電体キャパシタＣの形成に、第１７
の実施形態による誘電体キャパシタの製造方法を用いる
ことができる。また、この第１９の実施形態による強誘
電体不揮発性メモリの製造方法は、誘電体キャパシタＣ
の誘電体膜としてＢＳＴ膜を用いることにより、ＤＲＡ
Ｍの製造に適用することも可能である。この場合、誘電
体キャパシタＣの形成には、第１０の実施形態による誘
電体キャパシタの製造方法を用いることができる。
【０２１６】また、この発明は、単体の誘電体キャパシ
タの製造、誘電体キャパシタを有する強誘電体不揮発性
メモリまたはＤＲＡＭのような半導体記憶装置の製造以
外に、誘電体キャパシタを有する半導体装置または電子
装置の製造に適用することが可能である。
【０２１７】
【発明の効果】以上説明したように、この発明の第１お
よび第３の発明によれば、下部電極、誘電体の構成元素
からなるアモルファス相またはフルオライト相を主成分
とする前駆体膜および上部電極を順次形成し、少なくと
も上部電極および前駆体膜を誘電体キャパシタの形状に
パターニングした後、誘電体キャパシタの形状にパター
ニングされた前駆体膜を熱処理することにより誘電体膜
を得るようにしていることにより、誘電体キャパシタの
特性を著しく改善することができる。これによって、誘
電体キャパシタの面積が縮小した場合であっても、特性
の良好な誘電体キャパシタを実現することができる。
【０２１８】この発明の第２の発明および第４の発明に
よれば、下部電極、誘電体の構成元素からなるアモルフ
ァス相またはフルオライト相を主成分とする前駆体膜お
よび上部電極を順次形成し、上部電極および前駆体膜を
エッチングにより誘電体キャパシタの形状にパターニン
グした後、これらの上部電極および前駆体膜の側壁を覆
うように保護膜を形成していることにより、誘電体キャ
パシタのリーク電流特性を著しく改善することができ
る。また、第１、第３の発明の場合と同様に、誘電体キ
ャパシタの形状にパターニングされた前駆体膜を熱処理
することにより誘電体膜を得るようにしていることによ
り、誘電体キャパシタの特性を著しく改善することもで
きる。これによって、誘電体キャパシタの面積が縮小し
た場合であっても、特性の良好な誘電体キャパシタを実
現することができるとともに、信頼性の向上を図ること
ができる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図２】 ＳＢＴ膜を用いた誘電体キャパシタにおける
残留分極値および抗電界のＳＢＴ膜の膜厚依存性を示す
略線図である。
【図３】 この発明の第２の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図４】 この発明の第３の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図５】 この発明の第４の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図６】 この発明の第５の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図７】 この発明の第６の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図８】 この発明の第７の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図９】 この発明の第８の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図１０】 この発明の第９の実施形態による誘電体キ
ャパシタの製造方法を説明するための断面図である。
【図１１】 この発明の第１０の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図１２】 この発明の第１１の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図１３】 ＳＢＴＴ膜を用いた誘電体キャパシタにお
ける残留分極値および抗電界のＴｉ添加量依存性を示す
略線図である。
【図１４】 ＳＢＴＴ膜を用いた誘電体キャパシタにお
けるリーク電流密度のＴｉ添加量依存性を示す略線図で
ある。
【図１５】 ＳＢＴＴ膜を用いた誘電体キャパシタにお
ける残留分極値の温度特性のＴｉ添加量依存性を示す略
線図である。
【図１６】 この発明の第１２の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図１７】 この発明の第１３の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図１８】 この発明の第１４の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図１９】 この発明の第１５の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図２０】 この発明の第１６の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図２１】 この発明の第１７の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図２２】 この発明の第１８の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図２３】 この発明の第１８の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図２４】 この発明の第１８の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図２５】 この発明の第１８の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図２６】 この発明の第１９の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図２７】 この発明の第１９の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図２８】 この発明の第１９の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図２９】 この発明の第１９の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【符号の説明】
１，１０１・・・Ｓｉ基板、２，１１１・・・ＩｒＯ2
膜、３，１１２・・・Ｉｒ膜、４，１１３・・・アモル
ファス膜、５，１１４・・・Ｐｔ膜、６，１１５・・・
ＳＢＴ膜、９・・・フルオライト膜、１１，１１９・・
・Ｒｕ膜、１２，１２０・・・Ｔａ2 Ｏ5 膜、Ｑ・・・
ｎチャネルＭＯＳトランジスタ、Ｃ・・・誘電体キャパ
シタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/10 ４５１ Ｈ０１Ｌ 29/78 ３７１ 21/8247 29/788 29/792 (72)発明者 磯辺 千春 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 網 隆明 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4K030 AA11 AA14 BA01 BA04 BA17 BA18 BA35 BA42 BB05 CA04 DA09 FA10 HA02 JA10 LA01 LA15 LA19 5F001 AA17 AD17 AD62 AG21 AG27 AG28 AG30 5F038 AC05 AC09 AC15 AC17 AC18 DF05 EZ14 EZ15 EZ17 EZ20 5F083 AD10 AD21 AD43 FR02 GA27 GA30 JA02 JA06 JA14 JA15 JA17 JA32 JA36 JA38 JA39 JA40 JA43 JA56 MA06 MA17 PR03 PR21 PR22 PR23 PR29 PR33 PR34

Claims (90)

    【特許請求の範囲】
  1. 【請求項１】 ペロブスカイト型結晶構造の誘電体から
    なる誘電体膜を用いた誘電体キャパシタの製造方法にお
    いて、 下部電極を形成する工程と、 上記下部電極上に、上記誘電体の構成元素からなるアモ
    ルファス相またはフルオライト相を主成分とする前駆体
    膜を形成する工程と、 上記前駆体膜上に上部電極を形成する工程と、 少なくとも上記上部電極および上記前駆体膜をエッチン
    グにより上記誘電体キャパシタの形状にパターニングす
    る工程と、 上記誘電体キャパシタの形状にパターニングされた上記
    前駆体膜を熱処理することにより、上記アモルファス相
    またはフルオライト相をペロブスカイト型結晶構造の結
    晶相に相変化させて上記誘電体膜を得る工程とを有する
    ことを特徴とする誘電体キャパシタの製造方法。
  2. 【請求項２】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎｂ
    およびＯからなるアモルファス相またはフルオライト相
    を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）であることを特徴とす
    る請求項１記載の誘電体キャパシタの製造方法。
  3. 【請求項３】 上記前駆体膜は上記下部電極上にＢｉ、
    Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルファス相を主
    成分とする膜（ただし、その原子組成比の範囲は２．０
    ≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２Ｓｒ／
    （Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱処理により
    上記アモルファス相をフルオライト相に相変化させるこ
    とにより形成されることを特徴とする請求項１記載の誘
    電体キャパシタの製造方法。
  4. 【請求項４】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂ、ＴｉおよびＯからなるアモルファス相またはフルオ
    ライト相を主成分とする膜（ただし、その原子組成比の
    範囲は０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．
    ７≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／
    （Ｔａ＋Ｎｂ）≦１．０）であることを特徴とする請求
    項１記載の誘電体キャパシタの製造方法。
  5. 【請求項５】 上記前駆体膜は、化学気相成長法により
    上記フルオライト相を主成分とする膜を成膜することに
    より形成されることを特徴とする請求項４記載の誘電体
    キャパシタの製造方法。
  6. 【請求項６】 上記フルオライト相を主成分とする膜を
    ４００℃以上６５０℃以下の成膜温度で成膜するように
    したことを特徴とする請求項５記載の誘電体キャパシタ
    の製造方法。
  7. 【請求項７】 上記化学気相成長の際に、Ｂｉ（Ｃ6 Ｈ
    5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ
    2 Ｈ5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔ
    Ｃ4 Ｈ9 ）3 およびＢｉ（ｏ−ｔＣ5 Ｈ11）3 からなる
    第１の群より選ばれた少なくとも１種類の有機金属原料
    と、Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2 テトラグリム
    およびＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の
    群より選ばれた少なくとも１種類の有機金属原料と、Ｔ
    ｉ（ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴ
    ｉ（ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群
    より選ばれた少なくとも１種類の有機金属原料と、Ｔａ
    （ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
    Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
    Ｈ7 ）4 ＴＨＤからなる第４の群より選ばれた少なくと
    も１種類の有機金属原料とを所定の組成に混合した混合
    ガスをさらに酸化性ガスと混合した混合ガスを反応ガス
    として用いることを特徴とする請求項５記載の誘電体キ
    ャパシタの製造方法。
  8. 【請求項８】 上記前駆体膜は上記下部電極上にＢｉ、
    Ｓｒ、Ｔａ、Ｎｂ、ＴｉおよびＯからなるアモルファス
    相を主成分とする膜（ただし、その原子組成比の範囲は
    ０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．７≦２
    Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／（Ｔａ＋
    Ｎｂ）≦１．０）を形成した後、熱処理により上記アモ
    ルファス相をフルオライト相に相変化させることにより
    形成されることを特徴とする請求項１記載の誘電体キャ
    パシタの製造方法。
  9. 【請求項９】 上記前駆体膜は、化学気相成長法により
    上記アモルファス相を主成分とする膜を成膜した後、酸
    化性ガス雰囲気中で熱処理することにより形成されるこ
    とを特徴とする請求項８記載の誘電体キャパシタの製造
    方法。
  10. 【請求項１０】 上記アモルファス相を主成分とする膜
    を３００℃以上５００℃以下の成膜温度で成膜するよう
    にしたことを特徴とする請求項９記載の誘電体キャパシ
    タの製造方法。
  11. 【請求項１１】 上記熱処理を６００℃以上８５０℃以
    下の温度で行うようにしたことを特徴とする請求項９記
    載の誘電体キャパシタの製造方法。
  12. 【請求項１２】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2テトラグリムおよ
    びＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔｉ
    （ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴｉ
    （ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔａ
    （ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
    Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
    Ｈ7 ）4 ＴＨＤからなる第４の群より選ばれた少なくと
    も１種類の有機金属原料とを所定の組成に混合した混合
    ガスを反応ガスとして用いることを特徴とする請求項９
    記載の誘電体キャパシタの製造方法。
  13. 【請求項１３】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    ＳｒＴａ2 （ＯＣ2 Ｈ5 ）12およびＳｒＮｂ2 （ＯＣ2
    Ｈ5 ）12からなる第２の群より選ばれた少なくとも１種
    類の有機金属原料と、Ｔｉ（ｉ−ｏＣ3 Ｈ7 ）4 、Ｔｉ
    Ｏ（ＴＨＤ）2 およびＴｉ（ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ
    7 ）2 からなる第３の群より選ばれた少なくとも１種類
    の有機金属原料とを所定の組成に混合した混合ガスを反
    応ガスとして用いることを特徴とする請求項９記載の誘
    電体キャパシタの製造方法。
  14. 【請求項１４】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．
    ６、０．４≦Ｔｉ／Ｐｂ≦０．９）であることを特徴と
    する請求項１記載の誘電体キャパシタの製造方法。
  15. 【請求項１５】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉ、Ｎ
    ｂおよびＯからなるアモルファス相を主成分とする膜
    （ただし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ
    ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎ
    ｂ／Ｐｂ≦０．３０）であることを特徴とする請求項１
    記載の誘電体キャパシタの製造方法。
  16. 【請求項１６】 上記前駆体膜はＢａ、Ｓｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦１．０、
    ０≦Ｂａ／Ｔｉ≦１．０）であることを特徴とする請求
    項１記載の誘電体キャパシタの製造方法。
  17. 【請求項１７】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、酸化性ガス雰囲気中で熱
    処理するようにしたことを特徴とする請求項１記載の誘
    電体キャパシタの製造方法。
  18. 【請求項１８】 上記酸化性ガス雰囲気中での熱処理を
    ５００℃以上９００℃以下の温度で行うようにしたこと
    を特徴とする請求項１７記載の誘電体キャパシタの製造
    方法。
  19. 【請求項１９】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で５０
    ０℃以上９００℃以下の温度で熱処理した後、酸化性ガ
    ス雰囲気中で５００℃以上９００℃以下の温度で熱処理
    するようにしたことを特徴とする請求項１記載の誘電体
    キャパシタの製造方法。
  20. 【請求項２０】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で５０
    ０℃以上９００℃以下の温度で熱処理した後、オゾンを
    ０．５％以上含む酸化性ガス雰囲気中で３００℃以上６
    ００℃以下の温度で熱処理するようにしたことを特徴と
    する請求項１記載の誘電体キャパシタの製造方法。
  21. 【請求項２１】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、１００Ｔｏｒｒ以下の減
    圧雰囲気中で５００℃以上８００℃以下の温度で熱処理
    した後、オゾンを０．５％以上含む酸化性ガス雰囲気中
    で３００℃以上６００℃以下の温度で熱処理するように
    したことを特徴とする請求項１記載の誘電体キャパシタ
    の製造方法。
  22. 【請求項２２】 上記誘電体膜の厚さが２０ｎｍ以上２
    ００ｎｍ以下であることを特徴とする請求項１記載の誘
    電体キャパシタの製造方法。
  23. 【請求項２３】 ペロブスカイト型結晶構造の誘電体か
    らなる誘電体膜を用いた誘電体キャパシタの製造方法に
    おいて、 下部電極を形成する工程と、 上記下部電極上に、上記誘電体の構成元素からなるアモ
    ルファス相またはフルオライト相を主成分とする前駆体
    膜を形成する工程と、 上記前駆体膜上に上部電極を形成する工程と、 上記上部電極および上記前駆体膜をエッチングにより上
    記誘電体キャパシタの形状にパターニングする工程と、 上記誘電体キャパシタの形状にパターニングされた上記
    上部電極および上記前駆体膜の側壁を覆うように保護膜
    を形成する工程と、 上記誘電体キャパシタの形状にパターニングされ、か
    つ、その側壁が上記保護膜で覆われた上記前駆体膜を熱
    処理することにより、上記アモルファス相またはフルオ
    ライト相をペロブスカイト型結晶構造の結晶相に相変化
    させて上記誘電体膜を得る工程とを有することを特徴と
    する誘電体キャパシタの製造方法。
  24. 【請求項２４】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂおよびＯからなるアモルファス相またはフルオライト
    相を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）であることを特徴とす
    る請求項２３記載の誘電体キャパシタの製造方法。
  25. 【請求項２５】 上記前駆体膜は、上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルファス相
    を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱処理
    により上記アモルファス相をフルオライト相に相変化さ
    せることにより形成されることを特徴とする請求項２３
    記載の誘電体キャパシタの製造方法。
  26. 【請求項２６】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂ、ＴｉおよびＯからなるアモルファス相またはフルオ
    ライト相を主成分とする膜（ただし、その原子組成比の
    範囲は０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．
    ７≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／
    （Ｔａ＋Ｎｂ）≦１．０）であることを特徴とする請求
    項２３記載の誘電体キャパシタの製造方法。
  27. 【請求項２７】 上記前駆体膜は、化学気相成長法によ
    り上記フルオライ相を主成分とする膜を成膜することに
    より形成されることを特徴とする請求項２６記載の誘電
    体キャパシタの製造方法。
  28. 【請求項２８】 上記フルオライト相を主成分とする膜
    を４００℃以上６５０℃以下の成膜温度で成膜するよう
    にしたことを特徴とする請求項２７記載の誘電体キャパ
    シタの製造方法。
  29. 【請求項２９】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2テトラグリムおよ
    びＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔｉ
    （ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴｉ
    （ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔａ
    （ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
    Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
    Ｈ7 ）4 ＴＨＤからなる第４の群より選ばれた少なくと
    も１種類の有機金属原料とを所定の組成に混合した混合
    ガスをさらに酸化性ガスと混合した混合ガスを反応ガス
    として用いることを特徴とする請求項２７記載の誘電体
    キャパシタの製造方法。
  30. 【請求項３０】 上記前駆体膜は上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、Ｎｂ、ＴｉおよびＯからなるアモルフ
    ァス相を主成分とする膜（ただし、その原子組成比の範
    囲は０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．７
    ≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／（Ｔ
    ａ＋Ｎｂ）≦１．０）を形成した後、熱処理により上記
    アモルファス相をフルオライト相に相変化させることに
    より形成されることを特徴とする請求項２３記載の誘電
    体キャパシタの製造方法。
  31. 【請求項３１】 上記前駆体膜は、化学気相成長法によ
    り上記アモルファス相を主成分とする膜を成膜した後、
    酸化性ガス雰囲気中で熱処理することにより形成される
    ことを特徴とする請求項３０記載の誘電体キャパシタの
    製造方法。
  32. 【請求項３２】 上記アモルファス相を主成分とする膜
    を３００℃以上５００℃以下の成膜温度で成膜するよう
    にしたことを特徴とする請求項３１記載の誘電体キャパ
    シタの製造方法。
  33. 【請求項３３】 上記熱処理を６００℃以上８５０℃以
    下の温度で行うようにしたことを特徴とする請求項３１
    記載の誘電体キャパシタの製造方法。
  34. 【請求項３４】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2テトラグリムおよ
    びＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔｉ
    （ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴｉ
    （ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔａ
    （ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
    Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
    Ｈ7 ）4 ＴＨＤからなる第４の群より選ばれた少なくと
    も１種類の有機金属原料とを所定の組成に混合した混合
    ガスを反応ガスとして用いることを特徴とする請求項３
    １記載の誘電体キャパシタの製造方法。
  35. 【請求項３５】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    ＳｒＴａ2 （ＯＣ2 Ｈ5 ）12およびＳｒＮｂ2 （ＯＣ2
    Ｈ5 ）12からなる第２の群より選ばれた少なくとも１種
    類の有機金属原料と、Ｔｉ（ｉ−ｏＣ3 Ｈ7 ）4 、Ｔｉ
    Ｏ（ＴＨＤ）2 およびＴｉ（ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ
    7 ）2 からなる第３の群より選ばれた少なくとも１種類
    の有機金属原料とを所定の組成に混合した混合ガスを反
    応ガスとして用いることを特徴とする請求項３１記載の
    誘電体キャパシタの製造方法。
  36. 【請求項３６】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．
    ６、０．４≦Ｔｉ／Ｐｂ≦０．９）であることを特徴と
    する請求項２３記載の誘電体キャパシタの製造方法。
  37. 【請求項３７】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉ、Ｎ
    ｂおよびＯからなるアモルファス相を主成分とする膜
    （ただし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ
    ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎ
    ｂ／Ｐｂ≦０．３０）であることを特徴とする請求項２
    ３記載の誘電体キャパシタの製造方法。
  38. 【請求項３８】 上記前駆体膜はＢａ、Ｓｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦１．０、
    ０≦Ｂａ／Ｔｉ≦１．０）であることを特徴とする請求
    項２３記載の誘電体キャパシタの製造方法。
  39. 【請求項３９】 上記保護膜はＳｒＴａ2 Ｏ6 、Ｔａ2
    Ｏ5 、Ｎｂ2 Ｏ5 、ＺｒＯ2 、ＣｅＯ2 、Ｙ2 Ｏ3 また
    はＨｆＯ2 からなることを特徴とする請求項２３記載の
    誘電体キャパシタの製造方法。
  40. 【請求項４０】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、酸化性ガス雰囲気中で熱
    処理するようにしたことを特徴とする請求項２３記載の
    誘電体キャパシタの製造方法。
  41. 【請求項４１】 上記酸化性ガス雰囲気中での熱処理を
    ５００℃以上９００℃以下の温度で行うようにしたこと
    を特徴とする請求項４０記載の誘電体キャパシタの製造
    方法。
  42. 【請求項４２】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で５０
    ０℃以上９００℃以下の温度で熱処理した後、酸化性ガ
    ス雰囲気中で５００℃以上９００℃以下の温度で熱処理
    するようにしたことを特徴とする請求項２３記載の誘電
    体キャパシタの製造方法。
  43. 【請求項４３】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で５０
    ０℃以上９００℃以下の温度で熱処理した後、オゾンを
    ０．５％以上含む酸化性ガス雰囲気中で３００℃以上６
    ００℃以下の温度で熱処理するようにしたことを特徴と
    する請求項２３記載の誘電体キャパシタの製造方法。
  44. 【請求項４４】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、１００Ｔｏｒｒ以下の減
    圧雰囲気中で５００℃以上８００℃以下の温度で熱処理
    した後、オゾンを０．５％以上含む酸化性ガス雰囲気中
    で３００℃以上６００℃以下の温度で熱処理するように
    したことを特徴とする請求項２３記載の誘電体キャパシ
    タの製造方法。
  45. 【請求項４５】 上記誘電体膜の厚さが２０ｎｍ以上２
    ００ｎｍ以下であることを特徴とする請求項２３記載の
    誘電体キャパシタの製造方法。
  46. 【請求項４６】 ペロブスカイト型結晶構造の誘電体か
    らなる誘電体膜を用いた誘電体キャパシタを有する半導
    体記憶装置の製造方法において、 上記誘電体キャパシタの下部電極を形成する工程と、 上記下部電極上に、上記誘電体の構成元素からなるアモ
    ルファス相またはフルオライト相を主成分とする前駆体
    膜を形成する工程と、 上記前駆体膜上に上記誘電体キャパシタの上部電極を形
    成する工程と、 少なくとも上記上部電極および上記前駆体膜をエッチン
    グにより上記誘電体キャパシタの形状にパターニングす
    る工程と、 上記誘電体キャパシタの形状にパターニングされた上記
    前駆体膜を熱処理することにより、上記アモルファス相
    またはフルオライト相をペロブスカイト型結晶構造の結
    晶相に相変化させて上記誘電体膜を得る工程とを有する
    ことを特徴とする半導体記憶装置の製造方法。
  47. 【請求項４７】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂおよびＯからなるアモルファス相またはフルオライト
    相を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）であることを特徴とす
    る請求項４６記載の半導体記憶装置の製造方法。
  48. 【請求項４８】 上記前駆体膜は、上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルファス相
    を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱処理
    により上記アモルファス相をフルオライト相に相変化さ
    せることにより形成されることを特徴とする請求項４６
    記載の半導体記憶装置の製造方法。
  49. 【請求項４９】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂ、ＴｉおよびＯからなるアモルファス相またはフルオ
    ライト相を主成分とする膜（ただし、その原子組成比の
    範囲は０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．
    ７≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／
    （Ｔａ＋Ｎｂ）≦１．０）であることを特徴とする請求
    項４６記載の半導体記憶装置の製造方法。
  50. 【請求項５０】 上記前駆体膜は、化学気相成長法によ
    り上記フルオライト相を主成分とする膜を成膜すること
    により形成されることを特徴とする請求項４９記載の半
    導体記憶装置の製造方法。
  51. 【請求項５１】 上記フルオライト相を主成分とする膜
    を４００℃以上６５０℃以下の成膜温度で成膜するよう
    にしたことを特徴とする請求項５０記載の半導体記憶装
    置の製造方法。
  52. 【請求項５２】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2テトラグリムおよ
    びＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔｉ
    （ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴｉ
    （ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔａ
    （ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
    Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
    Ｈ7 ）4 ＴＨＤからなる第４の群より選ばれた少なくと
    も１種類の有機金属原料とを所定の組成に混合した混合
    ガスをさらに酸化性ガスと混合した混合ガスを反応ガス
    として用いることを特徴とする請求項５０記載の半導体
    記憶装置の製造方法。
  53. 【請求項５３】 上記前駆体膜は上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、Ｎｂ、ＴｉおよびＯからなるアモルフ
    ァス相を主成分とする膜（ただし、その原子組成比の範
    囲は０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．７
    ≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／（Ｔ
    ａ＋Ｎｂ）≦１．０）を形成した後、熱処理により上記
    アモルファス相をフルオライト相に相変化させることに
    より形成されることを特徴とする請求項４６記載の半導
    体記憶装置の製造方法。
  54. 【請求項５４】 上記前駆体膜は、化学気相成長法によ
    り上記アモルファス相を主成分とする膜を成膜した後、
    酸化性ガス雰囲気中で熱処理することにより形成される
    ことを特徴とする請求項５３記載の半導体記憶装置の製
    造方法。
  55. 【請求項５５】 上記アモルファス相を主成分とする膜
    を３００℃以上５００℃以下の成膜温度で成膜するよう
    にしたことを特徴とする請求項５４記載の半導体記憶装
    置の製造方法。
  56. 【請求項５６】 上記熱処理を６００℃以上８５０℃以
    下の温度で行うようにしたことを特徴とする請求項５４
    記載の半導体記憶装置の製造方法。
  57. 【請求項５７】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2テトラグリムおよ
    びＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔｉ
    （ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴｉ
    （ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔａ
    （ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
    Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
    Ｈ7 ）4 ＴＨＤからなる第４の群より選ばれた少なくと
    も１種類の有機金属原料とを所定の組成に混合した混合
    ガスを反応ガスとして用いることを特徴とする請求項５
    ４記載の半導体記憶装置の製造方法。
  58. 【請求項５８】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    ＳｒＴａ2 （ＯＣ2 Ｈ5 ）12およびＳｒＮｂ2 （ＯＣ2
    Ｈ5 ）12からなる第２の群より選ばれた少なくとも１種
    類の有機金属原料と、Ｔｉ（ｉ−ｏＣ3 Ｈ7 ）4 、Ｔｉ
    Ｏ（ＴＨＤ）2 およびＴｉ（ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ
    7 ）2 からなる第３の群より選ばれた少なくとも１種類
    の有機金属原料とを所定の組成に混合した混合ガスを反
    応ガスとして用いることを特徴とする請求項５４記載の
    半導体記憶装置の製造方法。
  59. 【請求項５９】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．
    ６、０．４≦Ｔｉ／Ｐｂ≦０．９）であることを特徴と
    する請求項４６記載の半導体記憶装置の製造方法。
  60. 【請求項６０】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉ、Ｎ
    ｂおよびＯからなるアモルファス相を主成分とする膜
    （ただし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ
    ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎ
    ｂ／Ｐｂ≦０．３０）であることを特徴とする請求項４
    ６記載の半導体記憶装置の製造方法。
  61. 【請求項６１】 上記前駆体膜はＢａ、Ｓｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦１．０、
    ０≦Ｂａ／Ｔｉ≦１．０）であることを特徴とする請求
    項４６記載の半導体記憶装置の製造方法。
  62. 【請求項６２】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、酸化性ガス雰囲気中で熱
    処理するようにしたことを特徴とする請求項４６記載の
    半導体記憶装置の製造方法。
  63. 【請求項６３】 上記酸化性ガス雰囲気中での熱処理を
    ５００℃以上９００℃以下の温度で行うようにしたこと
    を特徴とする請求項６２記載の半導体記憶装置の製造方
    法。
  64. 【請求項６４】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で５０
    ０℃以上９００℃以下の温度で熱処理した後、酸化性ガ
    ス雰囲気中で５００℃以上９００℃以下の温度で熱処理
    するようにしたことを特徴とする請求項４６記載の半導
    体記憶装置の製造方法。
  65. 【請求項６５】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で５０
    ０℃以上９００℃以下の温度で熱処理した後、オゾンを
    ０．５％以上含む酸化性ガス雰囲気中で３００℃以上６
    ００℃以下の温度で熱処理するようにしたことを特徴と
    する請求項４６記載の半導体記憶装置の製造方法。
  66. 【請求項６６】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、１００Ｔｏｒｒ以下の減
    圧雰囲気中で５００℃以上８００℃以下の温度で熱処理
    した後、オゾンを０．５％以上含む酸化性ガス雰囲気中
    で３００℃以上６００℃以下の温度で熱処理するように
    したことを特徴とする請求項４６記載の半導体記憶装置
    の製造方法。
  67. 【請求項６７】 上記誘電体膜の厚さが２０ｎｍ以上２
    ００ｎｍ以下であることを特徴とする請求項４６記載の
    半導体記憶装置の製造方法。
  68. 【請求項６８】 ペロブスカイト型結晶構造の誘電体か
    らなる誘電体膜を用いた誘電体キャパシタを有する半導
    体記憶装置の製造方法において、 上記誘電体キャパシタの下部電極を形成する工程と、 上記下部電極上に、上記誘電体の構成元素からなるアモ
    ルファス相またはフルオライト相を主成分とする前駆体
    膜を形成する工程と、 上記前駆体膜上に上記誘電体キャパシタの上部電極を形
    成する工程と、 上記上部電極および上記前駆体膜をエッチングにより上
    記誘電体キャパシタの形状にパターニングする工程と、 上記誘電体キャパシタの形状にパターニングされた上記
    上部電極および上記前駆体膜の側壁を覆うように保護膜
    を形成する工程と、 上記誘電体キャパシタの形状にパターニングされ、か
    つ、その側壁が上記保護膜で覆われた上記前駆体膜を熱
    処理することにより、上記アモルファス相またはフルオ
    ライト相をペロブスカイト型結晶構造の結晶相に相変化
    させて上記誘電体膜を得る工程とを有することを特徴と
    する半導体記憶装置の製造方法。
  69. 【請求項６９】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂおよびＯからなるアモルファス相またはフルオライト
    相を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）であることを特徴とす
    る請求項６８記載の半導体記憶装置の製造方法。
  70. 【請求項７０】 上記前駆体膜は、上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルファス相
    を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱処理
    により上記アモルファス相をフルオライト相に相変化さ
    せることにより形成されることを特徴とする請求項６８
    記載の半導体記憶装置の製造方法。
  71. 【請求項７１】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂ、ＴｉおよびＯからなるアモルファス相またはフルオ
    ライト相を主成分とする膜（ただし、その原子組成比の
    範囲は０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．
    ７≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／
    （Ｔａ＋Ｎｂ）≦１．０）であることを特徴とする請求
    項６８記載の半導体記憶装置の製造方法。
  72. 【請求項７２】 上記前駆体膜は、化学気相成長法によ
    り上記フルオライト相を主成分とする膜を成膜すること
    により形成されることを特徴とする請求項７１記載の半
    導体記憶装置の製造方法。
  73. 【請求項７３】 上記フルオライト相を主成分とする膜
    を４００℃以上６５０℃以下の成膜温度で成膜するよう
    にしたことを特徴とする請求項７２記載の半導体記憶装
    置の製造方法。
  74. 【請求項７４】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2テトラグリムおよ
    びＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔｉ
    （ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴｉ
    （ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔａ
    （ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
    Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
    Ｈ7 ）4 ＴＨＤからなる第４の群より選ばれた少なくと
    も１種類の有機金属原料とを所定の組成に混合した混合
    ガスをさらに酸化性ガスと混合した混合ガスを反応ガス
    として用いることを特徴とする請求項７２記載の半導体
    記憶装置の製造方法。
  75. 【請求項７５】 上記前駆体膜は上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、Ｎｂ、ＴｉおよびＯからなるアモルフ
    ァス相を主成分とする膜（ただし、その原子組成比の範
    囲は０．６≦２Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２、１．７
    ≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．５、０＜２Ｔｉ／（Ｔ
    ａ＋Ｎｂ）≦１．０）を形成した後、熱処理により上記
    アモルファス相をフルオライト相に相変化させることに
    より形成されることを特徴とする請求項６８記載の半導
    体記憶装置の製造方法。
  76. 【請求項７６】 上記前駆体膜は、化学気相成長法によ
    り上記アモルファス相を主成分とする膜を成膜した後、
    酸化性ガス雰囲気中で熱処理することにより形成される
    ことを特徴とする請求項７５記載の半導体記憶装置の製
    造方法。
  77. 【請求項７７】 上記アモルファス相を主成分とする膜
    を３００℃以上５００℃以下の成膜温度で成膜するよう
    にしたことを特徴とする請求項７６記載の半導体記憶装
    置の製造方法。
  78. 【請求項７８】 上記熱処理を６００℃以上８５０℃以
    下の温度で行うようにしたことを特徴とする請求項７６
    記載の半導体記憶装置の製造方法。
  79. 【請求項７９】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（Ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    Ｓｒ（ＴＨＤ）2 、Ｓｒ（ＴＨＤ）2テトラグリムおよ
    びＳｒ（Ｍｅ5 Ｃ5 ）2 ・２ＴＨＦからなる第２の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔｉ
    （ｉ−ＯＣ3 Ｈ7 ）4 、ＴｉＯ（ＴＨＤ）2 およびＴｉ
    （ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ7 ）2 からなる第３の群よ
    り選ばれた少なくとも１種類の有機金属原料と、Ｔａ
    （ｉ−ＯＣ3 Ｈ7 ）5 、Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＴＨ
    Ｄ、Ｎｂ（ｉ−ＯＣ3 Ｈ7 ）5 およびＮｂ（ｉ−ＯＣ3
    Ｈ7 ）4 ＴＨＤからなる第４の群より選ばれた少なくと
    も１種類の有機金属原料とを所定の組成に混合した混合
    ガスを反応ガスとして用いることを特徴とする請求項７
    ６記載の半導体記憶装置の製造方法。
  80. 【請求項８０】 上記化学気相成長の際に、Ｂｉ（Ｃ6
    Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 、Ｂｉ（Ｏ−Ｃ2 Ｈ
    5 ）3 、Ｂｉ（Ｏ−ｉＣ3 Ｈ7 ）3 、Ｂｉ（Ｏ−ｔＣ4
    Ｈ9 ）3 およびＢｉ（ｏ−ｔＣ5 Ｈ11）3 からなる第１
    の群より選ばれた少なくとも１種類の有機金属原料と、
    ＳｒＴａ2 （ＯＣ2 Ｈ5 ）12およびＳｒＮｂ2 （ＯＣ2
    Ｈ5 ）12からなる第２の群より選ばれた少なくとも１種
    類の有機金属原料と、Ｔｉ（ｉ−ｏＣ3 Ｈ7 ）4 、Ｔｉ
    Ｏ（ＴＨＤ）2 およびＴｉ（ＴＨＤ）2 （ｉ−ＯＣ3 Ｈ
    7 ）2 からなる第３の群より選ばれた少なくとも１種類
    の有機金属原料とを所定の組成に混合した混合ガスを反
    応ガスとして用いることを特徴とする請求項７６記載の
    半導体記憶装置の製造方法。
  81. 【請求項８１】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．
    ６、０．４≦Ｔｉ／Ｐｂ≦０．９）であることを特徴と
    する請求項６８記載の半導体記憶装置の製造方法。
  82. 【請求項８２】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉ、Ｎ
    ｂおよびＯからなるアモルファス相を主成分とする膜
    （ただし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ
    ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎ
    ｂ／Ｐｂ≦０．３０）であることを特徴とする請求項６
    ８記載の半導体記憶装置の製造方法。
  83. 【請求項８３】 上記前駆体膜はＢａ、Ｓｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦１．０、
    ０≦Ｂａ／Ｔｉ≦１．０）であることを特徴とする請求
    項６８記載の半導体記憶装置の製造方法。
  84. 【請求項８４】 上記保護膜はＳｒＴａ2 Ｏ6 、Ｔａ2
    Ｏ5 、Ｎｂ2 Ｏ5 、ＺｒＯ2 、ＣｅＯ2 、Ｙ2 Ｏ3 また
    はＨｆＯ2 からなることを特徴とする請求項６８記載の
    半導体記憶装置の製造方法。
  85. 【請求項８５】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、酸化性ガス雰囲気中で熱
    処理するようにしたことを特徴とする請求項６８記載の
    半導体記憶装置の製造方法。
  86. 【請求項８６】 上記酸化性ガス雰囲気中での熱処理を
    ５００℃以上９００℃以下の温度で行うようにしたこと
    を特徴とする請求項８５記載の半導体記憶装置の製造方
    法。
  87. 【請求項８７】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で５０
    ０℃以上９００℃以下の温度で熱処理した後、酸化性ガ
    ス雰囲気中で５００℃以上９００℃以下の温度で熱処理
    するようにしたことを特徴とする請求項６８記載の半導
    体記憶装置の製造方法。
  88. 【請求項８８】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で５０
    ０℃以上９００℃以下の温度で熱処理した後、オゾンを
    ０．５％以上含む酸化性ガス雰囲気中で３００℃以上６
    ００℃以下の温度で熱処理するようにしたことを特徴と
    する請求項６８記載の半導体記憶装置の製造方法。
  89. 【請求項８９】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、１００Ｔｏｒｒ以下の減
    圧雰囲気中で５００℃以上８００℃以下の温度で熱処理
    した後、オゾンを０．５％以上含む酸化性ガス雰囲気中
    で３００℃以上６００℃以下の温度で熱処理するように
    したことを特徴とする請求項６８記載の半導体記憶装置
    の製造方法。
  90. 【請求項９０】 上記誘電体膜の厚さが２０ｎｍ以上２
    ００ｎｍ以下であることを特徴とする請求項６８記載の
    半導体記憶装置の製造方法。
JP11034815A 1999-02-12 1999-02-12 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 Pending JP2000236075A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11034815A JP2000236075A (ja) 1999-02-12 1999-02-12 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US09/262,329 US6544857B1 (en) 1999-02-12 1999-03-04 Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US10/264,448 US6995069B2 (en) 1999-02-12 2002-10-03 Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11034815A JP2000236075A (ja) 1999-02-12 1999-02-12 誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000236075A true JP2000236075A (ja) 2000-08-29

Family

ID=12424717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11034815A Pending JP2000236075A (ja) 1999-02-12 1999-02-12 誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Country Status (2)

Country Link
US (2) US6544857B1 (ja)
JP (1) JP2000236075A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255941B2 (en) 2002-10-24 2007-08-14 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
JP2009266967A (ja) * 2008-04-23 2009-11-12 Tohoku Univ 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
JP2013145745A (ja) * 1999-02-19 2013-07-25 Advanced Technology Materials Inc 液体前駆体溶液の混合液及び前駆体蒸気組成物

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
JP3921401B2 (ja) * 2002-03-15 2007-05-30 松下電器産業株式会社 容量素子の製造方法
US6573587B1 (en) * 2002-05-28 2003-06-03 Oki Electric Industry Co., Ltd. Metal oxide capacitor with hydrogen diffusion blocking covering
US6897501B2 (en) * 2003-02-28 2005-05-24 Infineon Technologies Aktiengesellschaft Avoiding shorting in capacitors
JP4282450B2 (ja) * 2003-12-01 2009-06-24 エルピーダメモリ株式会社 半導体装置の製造方法
CN100385669C (zh) * 2004-04-23 2008-04-30 精工爱普生株式会社 强电介质膜层叠体、强电介质存储器、压电元件
JP4811556B2 (ja) * 2004-04-23 2011-11-09 セイコーエプソン株式会社 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP4370217B2 (ja) * 2004-07-29 2009-11-25 Ｔｄｋ株式会社 積層セラミックコンデンサ
KR100652378B1 (ko) * 2004-09-08 2006-12-01 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
JP4833650B2 (ja) * 2005-12-08 2011-12-07 パナソニック株式会社 半導体装置及びその製造方法
CN102136478B (zh) * 2007-06-14 2012-06-20 富士通半导体股份有限公司 半导体装置的制造方法以及半导体装置
CN101681883B (zh) * 2007-06-14 2011-07-06 富士通半导体股份有限公司 半导体装置的制造方法以及半导体装置
EP2166562B1 (en) * 2008-09-22 2019-03-20 IMEC vzw Method for forming a capacitor having a strontium titanium oxide dielectric layer by means of ALD
US20110020547A1 (en) * 2009-07-21 2011-01-27 Julien Gatineau High dielectric constant films deposited at high temperature by atomic layer deposition
US20130071986A1 (en) * 2011-09-16 2013-03-21 Elpida Memory, Inc. Partial etch of dram electrode
JP6751866B2 (ja) * 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US508953A (en) * 1893-11-21 lavigne
US548475A (en) * 1895-10-22 Alois stretcher
US5097470A (en) * 1990-02-13 1992-03-17 Total Control Products, Inc. Diagnostic system for programmable controller with serial data link
US5820664A (en) * 1990-07-06 1998-10-13 Advanced Technology Materials, Inc. Precursor compositions for chemical vapor deposition, and ligand exchange resistant metal-organic precursor solutions comprising same
JP3412051B2 (ja) * 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
US5548475A (en) * 1993-11-15 1996-08-20 Sharp Kabushiki Kaisha Dielectric thin film device
US5793600A (en) * 1994-05-16 1998-08-11 Texas Instruments Incorporated Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
US6331325B1 (en) * 1994-09-30 2001-12-18 Texas Instruments Incorporated Barium strontium titanate (BST) thin films using boron
JP3135483B2 (ja) * 1995-06-22 2001-02-13 松下電子工業株式会社 半導体装置およびその製造方法
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JPH09331020A (ja) * 1996-06-07 1997-12-22 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
JP3472087B2 (ja) * 1997-06-30 2003-12-02 Ｔｄｋ株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US6255122B1 (en) * 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145745A (ja) * 1999-02-19 2013-07-25 Advanced Technology Materials Inc 液体前駆体溶液の混合液及び前駆体蒸気組成物
US7255941B2 (en) 2002-10-24 2007-08-14 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
US7371473B2 (en) 2002-10-24 2008-05-13 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
JP2009266967A (ja) * 2008-04-23 2009-11-12 Tohoku Univ 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法

Also Published As

Publication number Publication date
US6544857B1 (en) 2003-04-08
US20030036243A1 (en) 2003-02-20
US6995069B2 (en) 2006-02-07

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP2000236075A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JP3211809B2 (ja) 半導体記憶装置およびその製造方法
KR101101566B1 (ko) 반도체 장치 및 그 제조 방법
EP2903025B1 (en) Semiconductor device and manufacturing method for same
US7605007B2 (en) Semiconductor device and method of manufacturing the same
US20060214204A1 (en) Ferroelectric structures and devices including upper/lower electrodes of different metals and methods of forming the same
KR100455375B1 (ko) 열처리량을 조절하는 반도체 메모리 소자의 커패시터 제조 방법
US8664011B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US6525364B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP2001217408A (ja) 半導体装置およびその製造方法
JP2012151357A (ja) 半導体装置及びその製造方法
JPH11121704A (ja) 誘電体キャパシタおよびその製造方法
US6812510B2 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
JP2008078605A (ja) 電子デバイス及びその製造方法
JP2001127258A (ja) 半導体装置およびその製造方法
US6919593B2 (en) Semiconductor memory device and method of fabricating the same
JP2002076292A (ja) 金属酸化物誘電体膜
JP3543916B2 (ja) 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法
JPH11121696A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JP3830652B2 (ja) 半導体装置及びその製造方法
JP2003168684A (ja) 半導体素子の誘電膜形成方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111