JPH09331020A - 誘電体薄膜キャパシタ素子及びその製造方法 - Google Patents

誘電体薄膜キャパシタ素子及びその製造方法

Info

Publication number
JPH09331020A
JPH09331020A JP8145422A JP14542296A JPH09331020A JP H09331020 A JPH09331020 A JP H09331020A JP 8145422 A JP8145422 A JP 8145422A JP 14542296 A JP14542296 A JP 14542296A JP H09331020 A JPH09331020 A JP H09331020A
Authority
JP
Japan
Prior art keywords
thin film
dielectric thin
capacitor element
erbium
mol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8145422A
Other languages
English (en)
Inventor
Ryusuke Kita
隆介 喜多
Yoshiyuki Masuda
義行 増田
Yoshiyuki Matsu
良幸 松
Noboru Otani
昇 大谷
Morichika Yano
盛規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8145422A priority Critical patent/JPH09331020A/ja
Priority to DE69707356T priority patent/DE69707356T2/de
Priority to EP97303886A priority patent/EP0812021B1/en
Priority to US08/870,629 priority patent/US5907470A/en
Publication of JPH09331020A publication Critical patent/JPH09331020A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 本発明は、高温通電での通電時間に伴うリー
ク電流の増大を抑制することができ、絶縁性及び信頼性
に優れた誘電体薄膜キャパシタ素子及びその製造方法を
提供することを目的としている。 【解決手段】 基板1上に下部電極4と誘電体薄膜5と
上部電極層6とが順次形成されて構成される誘電体薄膜
キャパシタ素子において、誘電体薄膜5が少なくともチ
タン及びストロンチウムを構成元素としエルビウムを含
有する酸化物材料から成ることを特徴とする誘電体薄膜
キャパシタ素子。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC用キャパシ
タ、不揮発性メモリ素子等の電子部品に用いられる誘電
体薄膜キャパシタ素子及びその製造方法に関するもので
ある。
【0002】
【従来の技術】従来より、DRAMの信号蓄積用キャパ
シタ、MMIC(Microwave Monolithic Integrated Ci
rcuit)マイクロ波素子用キャパシタ等に代表されるI
C用の誘電体薄膜キャパシタの誘電体材料には、Ta2
5(五酸化タンタル)、SiO2(二酸化シリコン)、
及びSiN(窒化シリコン)が主に使用されてきた。し
かしながら、近年では、半導体技術の進歩による電子部
品の小型化や高集積化に伴い、キャパシタ面積の縮小化
のために誘電体膜の極薄膜化や3次元構造化が行われて
いる。このため、半導体素子の作製工程はますます複雑
化し、微細加工技術も限界に近づき、歩留まりや信頼性
等に問題を生じている。そこで、従来と比較して誘電率
が高い誘電体薄膜が必要となり、現在では、上記のSi
2やSiNと比較して誘電率が高い、SrTiO3(チ
タン酸ストロンチウム)や(Ba,Sr)TiO3(チ
タン酸バリウムストロンチウム)等からなる酸化物高誘
電体薄膜の研究が盛んに進められている。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
従来のSrTiO3や(Ba,Sr)TiO3等の酸化物
高誘電体薄膜を用いた誘電体薄膜キャパシタ素子では、
信頼性が大きな問題となっていた。即ち、通常の電子部
品の信頼性試験で行われるような、キャパシタをある一
定の温度に保持しある一定の電圧を印加する高温通電試
験において、十分に実用化が可能な特性が得られる高誘
電体薄膜キャパシタ素子は実現できていなかった。例え
ば、100℃一定に保持し10Vバイアス印加した場合
の高温通電試験においては、約10時間程度でリーク電
流が3桁から4桁増大してしまい、キャパシタとしての
必要な絶縁性が保てないキャパシタの抵抗劣化という問
題が生じていた。
【0004】このようなキャパシタの抵抗劣化の原因と
して、下記のような理由によるものと考えられる。Sr
TiO3や(Ba,Sr)TiO3等の酸化物高誘電体薄
膜において、薄膜成長中にはその中に酸素の格子欠陥
(酸素空孔)が発生する。この酸素空孔を含んだ誘電体
薄膜から成るキャパシタ素子においては、酸素空孔が+
2価に帯電しているので、高温通電試験での温度加熱と
電極への電圧印加により、酸素空孔が陰極側に移動して
行く。そして、陰極側に移動した酸素空孔は、陰極とS
rTiO3又は(Ba,Sr)TiO3とのポテンシャル
バリアのために陰極に移動できず、陰極/誘電体薄膜界
面でパイルアップ(pile up)する。このとき、電気的
補償のため陰極側から電子が注入される。また、一方陽
極側からは、新たに酸素空孔が導入されるが、この際電
子をキャリアとして発生させる。これらの現象により、
誘電体薄膜全体としては、誘電率が時間とともに高くな
り、リーク電流が上昇する。
【0005】これに対し、この酸素空孔を補償してキャ
パシタの劣化を防ぐため、成膜後に酸素雰囲気中で加熱
処理をする酸素アニール処理や、酸素プラズマ処理を施
すことが考えられる。しかしながら、これらの処理を行
っても、酸素が熱平衡的に安定に誘電体結晶格子に組み
込まれないため、誘電体薄膜の成膜後に酸素空孔を低減
することは困難なことである。
【0006】本発明は、上記のような課題を解決するた
めになされたものであって、高温通電での通電時間に伴
うリーク電流の増大を抑制することができ、絶縁性及び
信頼性に優れた誘電体薄膜キャパシタ素子及びその製造
方法を提供することを目的としている。
【0007】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に下部電極と誘電体薄膜と上部
電極層とが順次形成されて構成される誘電体薄膜キャパ
シタ素子において、誘電体薄膜が少なくともチタン及び
ストロンチウムを構成元素としエルビウムを含有する酸
化物材料から成ることとしている。
【0008】さらに、本発明では、上記の誘電体薄膜キ
ャパシタ素子において、誘電体薄膜のエルビウムの含有
率が0.01mol%以上0.2mol%以下であるこ
ととしている。
【0009】また、本発明では、上記の誘電体薄膜キャ
パシタ素子において、誘電体薄膜が含有量0.01mo
l%以上0.2mol%以下のエルビウムを含有するチ
タン酸ストロンチウムから成ることとしている。
【0010】また、本発明では、上記の誘電体薄膜キャ
パシタ素子において、誘電体薄膜が含有量0.01mo
l%以上0.3mol%以下のエルビウムを含有するチ
タン酸バリウムストロンチウムから成ることとしてい
る。
【0011】また、、本発明では、基板上に下部電極と
誘電体薄膜と上部電極層とが順次形成されて構成される
誘電体薄膜キャパシタ素子の製造方法において、少なく
ともチタン、ストロンチウム、及びエルビウムを含有す
る酸化物材料から成るスパッタターゲットを用いてスパ
ッタ法により前記誘電体薄膜を形成することとしてい
る。
【0012】さらに、本発明では、上記の誘電体薄膜キ
ャパシタ素子の製造方法において、スパッタターゲット
としてチタン酸ストロンチウム粉体と酸化エルビウム粉
体とが混合されて成り酸化エルビウムの混合モル比が
0.005%以上0.1%以下のスパッタターゲットを
用いて、誘電体薄膜としてエルビウムを含有するチタン
酸ストロンチウム薄膜を形成することとしている。
【0013】また、本発明では、上記の誘電体薄膜キャ
パシタ素子の製造方法において、スパッタターゲットと
してチタン酸バリウム粉体とチタン酸ストロンチウム粉
体と酸化エルビウム粉体とが混合されて成り酸化エルビ
ウムの混合モル比が0.005%以上0.15%以下の
スパッタターゲットを用いて、誘電体薄膜としてエルビ
ウムを含有するチタン酸バリウムストロンチウム薄膜を
形成することとしている。
【0014】本発明による作用は以下のように考えられ
る。上述したとおり、SrTiO3や(Ba,Sr)T
iO3等の酸化物高誘電体薄膜中に酸素空孔が存在する
場合、電子がキャリアとして導入され、薄膜中に含まれ
る酸素空孔が多いほど、その誘電体薄膜の比抵抗は低下
する。この酸素空孔は、酸素がSr又はBaと同時に結
晶の格子位置から抜けることにより発生し易いものであ
り、ショットキー型欠陥と呼ばれるものである。
【0015】SrTiO3薄膜又は(Ba,Sr)Ti
3薄膜の成長中にErが添加されると、ErがSrと
置換され、このときErが+3価であるのでSr格子位
置では+1価となり、電子のドナーとして働く。したが
って、例えば、SrTiO3薄膜の場合、Erがドープ
されたSrTiO3薄膜内部では、質量保存の法則と電
気的中性条件とから下記のような関係式が成立する。
【0016】n+2[VSr]=p+2[VO]+[Mh] ここで、nは電子濃度、pは正孔濃度、[VSr]はSr
の格子欠陥密度(−2価)、[VO]は酸素空孔濃度
(+2価)、[Mh]はドープされたErの濃度を示し
ている。この関係式から、[Mh]が存在していること
により[VO]の生成が少なくてもよくなるので、Er
がSr格子位置に置換されることにより、ショットキー
型欠陥による誘電体薄膜成長中の酸素空孔の発生を抑制
できることになる。ただし、Erの濃度が高くなり過ぎ
ると、キャリア濃度が増え過ぎるために、逆に抵抗率が
減少することになるので、酸素空孔の発生を抑制するの
に必要なErの濃度の上限が存在するものである。ま
た、Erは、原子価として安定に+3価をとり、Tiサ
イトに容易に置換されるので、SrTiO3や(Ba,
Sr)TiO3等の酸化物誘電体薄膜中でドナーとして
働くものである。
【0017】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照して説明する。図1は、本発明の一実
施形態により作製された誘電体薄膜キャパシタ素子の断
面構造を示す概略図である。図1に示すように、この誘
電体薄膜キャパシタ素子は、n型シリコン基板1上に、
シリコン熱酸化膜2、Ti接着層3、Pt下部電極層
4、チタン及びストロンチウムを構成元素としエルビウ
ムを含有する酸化物材料から成る誘電体薄膜5、Pt上
部電極層6が、それぞれ順次形成されているものであ
る。
【0018】なお、図1に示した構造は、あくまでも、
後述する本実施形態による誘電体薄膜キャパシタ素子の
基本的な電気特性を評価するためのものであり、本発明
による誘電体薄膜キャパシタ素子の構造がこれに限定さ
れるものでなく、実際には、DRAMやMMIC等のメ
モリ素子を初めとする様々なデバイスに適宜自由な設計
で用いられるものである。
【0019】次いで、第1の実施形態の誘電体薄膜キャ
パシタ素子の作製について説明する。まず、n型シリコ
ン基板1の表面に、絶縁層として、膜厚200nmのシ
リコン熱酸化膜2を熱酸化法により形成した。そして、
このシリコン熱酸化膜2上に膜厚30nmのTa接着層
3と、膜厚200nmのPt下部電極層4とを、DCス
パッタ法により順次形成した。
【0020】次に、このようにして形成したPt下部電
極層4上に、チタン及びストロンチウムを構成元素とし
エルビウムを含有する酸化物材料から成る誘電体薄膜5
をRFスパッタ法(高周波スパッタ法)を用いて形成し
た。本実施形態では、誘電体薄膜5として、エルビウム
の含有量を変化させたチタン酸ストロンチウム(SrT
iO3)薄膜(以下STO薄膜と記載する)を形成した
ものと、エルビウムの含有量を変化させたチタン酸バリ
ウムストロンチウム((Ba,Sr)TiO3)薄膜
(以下BST薄膜と記載する)を形成したものとのそれ
ぞれ複数のサンプルを作製した。
【0021】ここで、誘電体薄膜5の形成について説明
する。スパッタターゲットとしては、酸化エルビウム
(Er23)をSTO薄膜中又はBSTO薄膜中のエル
ビウム(Er)濃度が所望の濃度になるように、SrT
iO3粉体又はSrTiO3粉体及びBaTiO3粉体に
十分に混合し焼結させたものを用いた。すなわち、Er
の含有量がxmol%のSTO薄膜を形成する場合に
は、SrTiO3粉体とEr23粉体とのモル比が1:
x/200のモル比になるように混合し焼結させたもの
を用いた。また、Erの含有量がxmol%のSTO薄
膜を形成する場合、BaTiO3粉体とSrTiO3粉体
とEr23粉体とのモル比が0.7:0.3:x/20
0のモル比になるように混合し焼結させたものを用い
た。
【0022】そして、誘電体薄膜5の成膜に先立って、
スパッタターゲット表面を成膜しようとする薄膜(ST
O薄膜又はBST薄膜)の成膜条件と同条件で10分間
予備スパッタした後、STO薄膜又はBST薄膜の成膜
を行った。このときの、予備スパッタ及びSTO薄膜又
はBST薄膜の成膜条件は、表1に示すように、スパッ
タRFパワー4.25W/cm2、スパッタ圧力(成膜
室内ガス圧力)2Pa、スパッタガスがO2というもの
であり、この条件で膜厚300nmのSTO薄膜又はB
ST薄膜を形成した。また、基板温度は、STO薄膜成
膜時には325℃、BST薄膜成膜時には350℃とし
た。
【0023】なお、本実施形態においては、STO薄膜
についてはErの含有量を0,0.01,0.015,
0.02,0.05,0.10,0.15,0.2,
0.3mol%とした9種類のサンプルを作製し、BS
T薄膜についてはErの含有量を0,0.01,0.0
15,0.02,0.05,0.10,0.2,0.
3,O.4mol%とした9種類のサンプルを作製し
た。
【0024】
【表1】
【0025】その後、本実施形態による誘電体薄膜キャ
パシタ素子の電気特性を評価するために、上記のそれぞ
れのサンプルの誘電体薄膜5上に、膜厚100nmのP
t上部電極層6を、直径100μmの円形で電子ビーム
蒸着法により形成し、図1に示したような構造の誘電体
薄膜キャパシタ素子の作製を完了した。
【0026】なお、基板、絶縁層、接着層、及び電極層
のそれぞれの材料、膜厚、形成方法等については、本発
明が本実施形態に限定されるものではない。
【0027】上記のようにして作製した合計18種類の
誘電体薄膜キャパシタ素子のサンプルについて、それぞ
れのPt上部電極6とPt下部電極4との間に10Vの
直流電圧7を印加した状態で、温度を100℃に保持し
て(高温通電)、それぞれのサンプルのリーク電流の時
間変化を測定した。そして、それぞれのEr含有量(E
rドープ量)が異なるサンプルについて、高温通電開始
後にリーク電流が1桁増加するまでの時間(tch)を
測定した結果と、誘電率及び比抵抗を測定した結果とを
表2及び表3に示す。
【0028】
【表2】
【0029】
【表3】
【0030】また、表2の測定結果に基づき、Erドー
プSTO薄膜におけるtchのErドープ量依存性をグ
ラフ化したものを図2に、ErドープSTO薄膜におけ
る誘電率のErドープ量依存性をグラフ化したものを図
3に、ErドープSTO薄膜における比抵抗のErドー
プ量依存性をグラフ化したものを図4にそれぞれ示す。
表2及び図2から、Erのドープ量(含有量)が0即ち
Erを含有しないもののtchが5時間であるのと比較
すると、Erのドープ量(含有量)が0.01mol%
以上0.2mol%以下ではtchが400時間以上と
優れた特性が得られ、特にErのドープ量(含有量)が
0.015mol%以上0.10mol%以下ではtc
hが1000時間以上と非常に優れた特性が得られてい
る。
【0031】表2及び図3から、Erのドープ量(含有
量)が0即ちErを含有しないものの誘電率が120で
あるのと比較すると、Erのドープ量(含有量)が0.
01mol%以上0.2mol%以下では誘電率が11
0以上と十分な高誘電率を有する良好な特性が得られて
いる。表2及び図4から、Erのドープ量(含有量)が
0即ちErを含有しないものの比抵抗が5.2×1013
Ωcmであるのと比較すると、Erのドープ量(含有
量)が0.01mol%以上0.2mol%以下では比
抵抗が3.0×1014Ωcm以上と優れた特性が得ら
れ、特にErのドープ量(含有量)が0.01mol%
以上0.15mol%以下では比抵抗が5.0×1014
Ωcm以上と非常に優れた特性が得られている。
【0032】また、表3の測定結果に基づき、Erドー
プBST薄膜におけるtchのErドープ量依存性をグ
ラフ化したものを図5に、ErドープBST薄膜におけ
る誘電率のErドープ量依存性をグラフ化したものを図
6に、ErドープBST薄膜における比抵抗のErドー
プ量依存性をグラフ化したものを図7にそれぞれ示す。
表3及び図5から、Erのドープ量(含有量)が0即ち
Erを含有しないもののtchが6時間であるのと比較
すると、Erのドープ量(含有量)が0.01mol%
以上0.3mol%以下ではtchが600時間以上と
優れた特性が得られ、特にErのドープ量(含有量)が
0.02mol%以上0.2mol%以下ではtchが
1000時間以上と非常に優れた特性が得られている。
【0033】表3及び図6から、Erのドープ量(含有
量)が0即ちErを含有しないものの誘電率が130で
あるのと比較すると、Erのドープ量(含有量)が0.
01mol%以上0.3mol%以下では誘電率が11
0以上と十分な高誘電率を有する良好な特性が得られて
いる。表3及び図7から、Erのドープ量(含有量)が
0即ちErを含有しないものの比抵抗が4.1×1013
Ωcmであるのと比較すると、Erのドープ量(含有
量)が0.01mol%以上0.3mol%以下では比
抵抗が3.0×1014Ωcm以上と優れた特性が得ら
れ、特にErのドープ量(含有量)が0.01mol%
以上0.2mol%以下では比抵抗が5.0×1014Ω
cm以上と非常に優れた特性が得られている。
【0034】以上のことから、STO薄膜については、
Erの含有量が0.01mol%以上0.2mol%以
下においてtchが長くなりキャパシタ劣化に対し顕著
な効果がみられた。そして、BST薄膜については、E
rの含有量が0.01mol%以上0.3mol%以下
においてtchが長くなりキャパシタ劣化に対し顕著な
効果がみられた。また、本発明によれば、酸素空孔が存
在し少なくともチタン及びストロンチウムを構成元素と
する誘電体薄膜に、Er含有させることにより、誘電
率、比抵抗を劣化させることなく、薄膜中の酸素空孔を
減少させることできるものと考えられ、信頼性に優れた
誘電体薄膜キャパシタ素子を得ることができる。
【0035】次に、上記実施形態においては、STO薄
膜及びBST薄膜のそれぞれにErを含有させたものに
ついて説明したが、ここで、比較例としてErと同じ+
3価のランタン(La)を含有させたSTO薄膜を上記
実施形態のEr含有STO薄膜と同様にして作製し、そ
れらの成膜回数に対するSTO薄膜中のEr又はLaの
含有量を調べた結果について説明する。なお、比較例の
作製において、上記実施形態と異なるのは、誘電体薄膜
成膜時のスパッタターゲットとして、酸化ランタン(L
23)をSTO薄膜中のランタン(La)濃度が所望
の濃度になるように、SrTiO3粉体に十分に混合し
焼結させたものを用いただけであり、すなわち、Laの
含有量がxmol%のSTO薄膜を形成する場合には、
SrTiO3粉体とLa23粉体とのモル比が1:x/
200のモル比になるように混合し焼結させたものを用
いたものである。
【0036】上記実施形態のSTO薄膜のErの含有量
が0.05mol%となるようにして同一スパッタター
ゲットを用いてスパッタ法による成膜を複数回行い成膜
されたSTO薄膜中のEr含有量と、本比較例のSTO
薄膜のLaの含有量が0.05mol%となるようにし
て同一スパッタターゲットを用いてスパッタ法による成
膜を複数回行い成膜されたSTO薄膜中のLa含有量と
をそれぞれ調べた結果を図8に示す。図8から、Er含
有STO薄膜では5回の成膜回数のいずれでもEr含有
量が0.05mol%と一定になっているのに対して、
La含有STO薄膜では成膜回数が増すに従いLa含有
量が低下し成膜回数5回ではLa含有量が0.01mo
l%になっている。このことから、Erを含有する誘電
体薄膜が、生産性に優れたスパッタ法を用いて再現性良
く形成することができ、特性が均一な誘電体薄膜キャパ
シタ素子を高い生産性で製造可能であることがわかる。
【0037】
【発明の効果】以上のように、本発明の誘電体薄膜キャ
パシタ素子及び誘電体薄膜キャパシタ素子の製造方法に
よれば、直流電圧印加で1000時間以上高温動作して
も絶縁性がほとんど劣化しない誘電体薄膜キャパシタ素
子を得ることができるので、信頼性に優れたIC用薄膜
キャパシタを実現することが可能となる。
【図面の簡単な説明】
【図1】本発明による誘電体薄膜キャパシタ素子の構造
を示す断面概略図である。
【図2】ErドープSTO薄膜におけるtchのErド
ープ量依存性を示す図である。
【図3】ErドープSTO薄膜における誘電率のErド
ープ量依存性を示す図である。
【図4】ErドープSTO薄膜における比抵抗のErド
ープ量依存性を示す図である。
【図5】ErドープBST薄膜におけるtchのErド
ープ量依存性を示す図である。
【図6】ErドープBST薄膜における誘電率のErド
ープ量依存性を示す図である。
【図7】ErドープBST薄膜における比抵抗のErド
ープ量依存性を示す図である。
【図8】STO薄膜中のLaあるいはEr量の成膜回数
依存性を示す図である。
【符号の説明】
1 n型シリコン基板 2 シリコン熱酸化膜 3 Ti接着層 4 Pt下部電極層 5 誘電体薄膜 6 Pt上部電極層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01G 4/33 H01G 4/06 102 H01L 27/10 451 H01L 27/10 651 27/108 29/78 371 21/8242 21/8247 29/788 29/792 (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 矢野 盛規 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板上に下部電極と誘電体薄膜と上部電
    極層とが順次形成されて構成される誘電体薄膜キャパシ
    タ素子において、 前記誘電体薄膜が少なくともチタン及びストロンチウム
    を構成元素としエルビウムを含有する酸化物材料から成
    ることを特徴とする誘電体薄膜キャパシタ素子。
  2. 【請求項2】 前記誘電体薄膜のエルビウムの含有率が
    0.01mol%以上0.2mol%以下であることを
    特徴とする請求項1に記載の誘電体薄膜キャパシタ素
    子。
  3. 【請求項3】 前記誘電体薄膜が含有量0.01mol
    %以上0.2mol%以下のエルビウムを含有するチタ
    ン酸ストロンチウムから成ることを特徴とする請求項2
    に記載の誘電体薄膜キャパシタ素子。
  4. 【請求項4】 前記誘電体薄膜が含有量0.01mol
    %以上0.3mol%以下のエルビウムを含有するチタ
    ン酸バリウムストロンチウムから成ることを特徴とする
    請求項1に記載の誘電体薄膜キャパシタ素子。
  5. 【請求項5】 基板上に下部電極と誘電体薄膜と上部電
    極層とが順次形成されて構成される誘電体薄膜キャパシ
    タ素子の製造方法において、 少なくともチタン、ストロンチウム、及びエルビウムを
    含有する酸化物材料から成るスパッタターゲットを用い
    てスパッタ法により前記誘電体薄膜を形成することを特
    徴とする誘電体薄膜キャパシタ素子の製造方法。
  6. 【請求項6】 前記スパッタターゲットとしてチタン酸
    ストロンチウム粉体と酸化エルビウム粉体とが混合され
    て成り酸化エルビウムの混合モル比が0.005%以上
    0.1%以下のスパッタターゲットを用いて、誘電体薄
    膜としてエルビウムを含有するチタン酸ストロンチウム
    薄膜を形成することを特徴とする請求項5に記載の誘電
    体薄膜キャパシタ素子の製造方法。
  7. 【請求項7】 前記スパッタターゲットとしてチタン酸
    バリウム粉体とチタン酸ストロンチウム粉体と酸化エル
    ビウム粉体とが混合されて成り酸化エルビウムの混合モ
    ル比が0.005%以上0.15%以下のスパッタター
    ゲットを用いて、誘電体薄膜としてエルビウムを含有す
    るチタン酸バリウムストロンチウム薄膜を形成すること
    を特徴とする請求項5に記載の誘電体薄膜キャパシタ素
    子の製造方法。
JP8145422A 1996-06-07 1996-06-07 誘電体薄膜キャパシタ素子及びその製造方法 Pending JPH09331020A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8145422A JPH09331020A (ja) 1996-06-07 1996-06-07 誘電体薄膜キャパシタ素子及びその製造方法
DE69707356T DE69707356T2 (de) 1996-06-07 1997-06-05 Kondensator mit dielektrischer Dünnschicht und Verfahren zur Herstellung
EP97303886A EP0812021B1 (en) 1996-06-07 1997-06-05 Dielectric thin film capacitor element and manufacturing method of the same
US08/870,629 US5907470A (en) 1996-06-07 1997-06-06 Dielectric thin film capacitor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8145422A JPH09331020A (ja) 1996-06-07 1996-06-07 誘電体薄膜キャパシタ素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09331020A true JPH09331020A (ja) 1997-12-22

Family

ID=15384891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8145422A Pending JPH09331020A (ja) 1996-06-07 1996-06-07 誘電体薄膜キャパシタ素子及びその製造方法

Country Status (4)

Country Link
US (1) US5907470A (ja)
EP (1) EP0812021B1 (ja)
JP (1) JPH09331020A (ja)
DE (1) DE69707356T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109637809A (zh) * 2018-12-21 2019-04-16 广州天极电子科技有限公司 一种陶瓷储能电容器及其制备方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3337622B2 (ja) * 1997-07-16 2002-10-21 松下電器産業株式会社 選択的エッチング液及びそのエッチング液を用いた半導体装置の製造方法
US6245203B1 (en) * 1997-10-01 2001-06-12 Japan Energy Corporation BaxSr1-xTiO3-y target materials for sputtering
JP3171170B2 (ja) * 1998-05-25 2001-05-28 日本電気株式会社 薄膜キャパシタおよびその製造方法
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
EP1153434A1 (en) * 1999-02-17 2001-11-14 International Business Machines Corporation Microelectronic device for storing information and method thereof
US6281142B1 (en) * 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
US6103567A (en) * 1999-08-10 2000-08-15 Vanguard International Semiconductor Corp. Method of fabricating dielectric layer
US6774077B2 (en) * 2001-01-24 2004-08-10 Paratek Microwave, Inc. Electronically tunable, low-loss ceramic materials including a tunable dielectric phase and multiple metal oxide phases
EP1312132A1 (en) * 2000-08-22 2003-05-21 Paratek Microwave, Inc. Combline filters with tunable dielectric capacitors
US7327582B2 (en) * 2000-09-21 2008-02-05 Ultrasource, Inc. Integrated thin film capacitor/inductor/interconnect system and method
US6890629B2 (en) 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US6761963B2 (en) 2000-09-21 2004-07-13 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US8609017B2 (en) * 2001-01-24 2013-12-17 Blackberry Limited Electronically tunable, low-loss ceramic materials including a tunable dielectric phase and multiple metal oxide phases
US7425877B2 (en) * 2001-09-21 2008-09-16 Ultrasource, Inc. Lange coupler system and method
US6998696B2 (en) 2001-09-21 2006-02-14 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
US6909592B2 (en) * 2003-01-30 2005-06-21 Dongbuanam Semiconductor Inc. Thin film capacitor and fabrication method thereof
TWI303109B (en) * 2003-07-16 2008-11-11 Showa Denko Kk N-type ohmic electrode for n-type group iii nitride semiconductor, semiconductor light-emitting device with the electrode, and method for forming n-type ohmic electrode
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
EP1587137A1 (en) * 2004-04-16 2005-10-19 International Business Machines Corporation Deposition process for non-volatile resistance switching memory
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US9013002B1 (en) * 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991015023A1 (en) * 1990-03-28 1991-10-03 Taiyo Yuden Kabusikigaisha Ceramic capacitor and production thereof
JPH0734327B2 (ja) * 1990-09-05 1995-04-12 株式会社村田製作所 非還元性誘電体磁器組成物
DE69327815T2 (de) * 1992-05-29 2000-08-17 Texas Instruments Inc Donatoren-dotierte Perovskite für Dünnfilm-Dielektrika
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
DE69404189T2 (de) * 1993-03-31 1998-01-08 Texas Instruments Inc Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante
JPH0773732A (ja) * 1993-06-23 1995-03-17 Sharp Corp 誘電体薄膜素子及びその製造方法
US5548475A (en) * 1993-11-15 1996-08-20 Sharp Kabushiki Kaisha Dielectric thin film device
US5635741A (en) * 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
US5453908A (en) * 1994-09-30 1995-09-26 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by holmium donor doping
JP3024537B2 (ja) * 1995-12-20 2000-03-21 株式会社村田製作所 積層セラミックコンデンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109637809A (zh) * 2018-12-21 2019-04-16 广州天极电子科技有限公司 一种陶瓷储能电容器及其制备方法
CN109637809B (zh) * 2018-12-21 2022-03-11 广州天极电子科技股份有限公司 一种陶瓷储能电容器及其制备方法

Also Published As

Publication number Publication date
EP0812021B1 (en) 2001-10-17
US5907470A (en) 1999-05-25
EP0812021A3 (en) 1997-12-29
DE69707356D1 (de) 2001-11-22
EP0812021A2 (en) 1997-12-10
DE69707356T2 (de) 2002-07-04

Similar Documents

Publication Publication Date Title
JPH09331020A (ja) 誘電体薄膜キャパシタ素子及びその製造方法
Hwang et al. Deposition of extremely thin (Ba, Sr) TiO3 thin films for ultra‐large‐scale integrated dynamic random access memory application
KR100274512B1 (ko) 집적회로커패시터 및 그 제조방법
KR100319571B1 (ko) 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
JPH11121703A (ja) Bi層状強誘電体薄膜の製造方法
Yoon et al. (Ba0, 5, Sr0. 5) TiO3 thin film preparation by rf magnetron sputtering and its electric properties
Prohinig et al. The interaction of oxygen with manganese and its effect on surface state properties in PTCR BaTiO3
Reshmi et al. High tunability of pulsed laser deposited Ba0. 7Sr0. 3TiO3 thin films on perovskite oxide electrode
Yi et al. Interface-layer-assisted reliable ferroelectricity in BiFeO3 thin films by chemical solution deposition
Prohinig et al. Modification of grain boundary potential barriers by annealing treatments of PTCR ceramics with identical microstructure and room-temperature resistivity
Nguyen et al. Impact of electrode materials on microstructure, leakage current and dielectric tunable properties of lead-free BSZT thin films
US20120044610A1 (en) Y-Doped Barium Strontium Titanate For Stoichiometric Thin Film Growth
JPH09331035A (ja) 誘電体薄膜キャパシタ素子及びその製造方法
Yi et al. Structural and dielectric properties of Ba0. 7Sr0. 3TiO3 thin films grown on thin Bi layer-coated Pt (111)/Ti/SiO2/Si substrates
Debnath et al. Fabrication and characterization of metal-ferroelectric-semiconductor non-volatile memory using BaTiO 3 film prepared through sol–gel process
Samantaray et al. RF magnetron sputtered high-k barium strontium titanate thin films on magnetoresistive La0. 7Ca0. 3MnO3 electrode
JPH0931645A (ja) 誘電体薄膜素子の製造方法
Duenas et al. Tantalum pentoxide obtained from TaNx and TaSi2 anodisation: an inexpensive and thermally stable high k dielectric
KR100335494B1 (ko) Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
Panda et al. Electrical properties of rf magnetron sputtered Ba x Sr 1− x TiO 3 films on multi-layered bottom electrodes for high-density memory application
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法
JP2001358303A (ja) 薄膜キャパシタおよびその製造方法
JPH09153598A (ja) 誘電体薄膜素子の製造方法及び誘電体薄膜素子
JPH10242393A (ja) 誘電体薄膜キャパシタ素子及びその製造方法
JPH10209386A (ja) 誘電体薄膜キャパシタ