JPH10209386A - 誘電体薄膜キャパシタ - Google Patents
誘電体薄膜キャパシタInfo
- Publication number
- JPH10209386A JPH10209386A JP9008140A JP814097A JPH10209386A JP H10209386 A JPH10209386 A JP H10209386A JP 9008140 A JP9008140 A JP 9008140A JP 814097 A JP814097 A JP 814097A JP H10209386 A JPH10209386 A JP H10209386A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric thin
- lower electrode
- dielectric
- tantalum nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 157
- 239000003990 capacitor Substances 0.000 title claims abstract description 60
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000010408 film Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052788 barium Inorganic materials 0.000 claims abstract description 13
- 229910052712 strontium Inorganic materials 0.000 claims abstract description 13
- 229910002367 SrTiO Inorganic materials 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052760 oxygen Inorganic materials 0.000 abstract description 24
- 239000001301 oxygen Substances 0.000 abstract description 24
- 238000012360 testing method Methods 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 239000003989 dielectric material Substances 0.000 abstract description 6
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 2
- 229910002370 SrTiO3 Inorganic materials 0.000 abstract 2
- 229910010252 TiO3 Inorganic materials 0.000 abstract 2
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 65
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 本発明は、高温通電での通電時間に伴うリー
ク電流の増大を抑制することができ、絶縁性及び信頼性
に優れた誘電体薄膜キャパシタ素子及びその製造方法を
提供することを目的としている。 【解決手段】 基板１上に下部電極と誘電体薄膜４と上
部電極とが順次配置されて構成される誘電体薄膜キャパ
シタにおいて、下部電極及び上部電極のぞれぞれが誘電
体薄膜４と接する部分に窒化タンタル層３，５を含んだ
構成とする。
ク電流の増大を抑制することができ、絶縁性及び信頼性
に優れた誘電体薄膜キャパシタ素子及びその製造方法を
提供することを目的としている。 【解決手段】 基板１上に下部電極と誘電体薄膜４と上
部電極とが順次配置されて構成される誘電体薄膜キャパ
シタにおいて、下部電極及び上部電極のぞれぞれが誘電
体薄膜４と接する部分に窒化タンタル層３，５を含んだ
構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ用キャパシ
タ、不揮発性メモリ素子等の電子部品に用いられる誘電
体薄膜キャパシタに関するものである。
タ、不揮発性メモリ素子等の電子部品に用いられる誘電
体薄膜キャパシタに関するものである。
【０００２】
【従来の技術】従来より、ＤＲＡＭの信号蓄積用キャパ
シタ、ＭＭＩＣ（Microwave Monolithic Integrated Ce
rcuit）マイクロ波素子用キャパシタ等に代表されるＩ
Ｃ用の誘電体薄膜キャパシタの誘電体材料には、Ｔａ2
Ｏ5（五酸化タンタル）、ＳｉＯ2（二酸化シリコン）、
及びＳｉＮ（窒化シリコン）が主に使用されてきた。し
かしながら、近年では、半導体技術の進歩による電子部
品の小型化や高集積化に伴い、キャパシタ面積の縮小化
のために誘電体膜の極薄膜化や３次元構造化が行われて
いる。このため、半導体素子の作製工程はますます複雑
化し、微細加工技術も限界に近づき、歩留まりや信頼性
等に問題を生じている。そこで、従来と比較して誘電率
が高い誘電体薄膜が必要となり、現在では、上記のＳｉ
Ｏ2やＳｉＮと比較して誘電率が高い、ＳｒＴｉＯ3（チ
タン酸ストロンチウム）や（Ｂａ，Ｓｒ）ＴｉＯ3（チ
タン酸バリウムストロンチウム）等からなる酸化物高誘
電体薄膜の研究が盛んに進められている。
シタ、ＭＭＩＣ（Microwave Monolithic Integrated Ce
rcuit）マイクロ波素子用キャパシタ等に代表されるＩ
Ｃ用の誘電体薄膜キャパシタの誘電体材料には、Ｔａ2
Ｏ5（五酸化タンタル）、ＳｉＯ2（二酸化シリコン）、
及びＳｉＮ（窒化シリコン）が主に使用されてきた。し
かしながら、近年では、半導体技術の進歩による電子部
品の小型化や高集積化に伴い、キャパシタ面積の縮小化
のために誘電体膜の極薄膜化や３次元構造化が行われて
いる。このため、半導体素子の作製工程はますます複雑
化し、微細加工技術も限界に近づき、歩留まりや信頼性
等に問題を生じている。そこで、従来と比較して誘電率
が高い誘電体薄膜が必要となり、現在では、上記のＳｉ
Ｏ2やＳｉＮと比較して誘電率が高い、ＳｒＴｉＯ3（チ
タン酸ストロンチウム）や（Ｂａ，Ｓｒ）ＴｉＯ3（チ
タン酸バリウムストロンチウム）等からなる酸化物高誘
電体薄膜の研究が盛んに進められている。
【０００３】これらＳｒＴｉＯ3薄膜や（Ｂａ，Ｓｒ）
ＴｉＯ3薄膜をキャパシタ用誘電体薄膜として用いる場
合、その上下に配置される上部電極及び下部基板の材料
としては、Ｐｔ（白金）が広く用いられている。これ
は、Ｐｔ上にＳｒＴｉＯ3薄膜や（Ｂａ，Ｓｒ）ＴｉＯ3
薄膜を形成しても、Ｐｔの表面が酸化されにくいからで
ある。
ＴｉＯ3薄膜をキャパシタ用誘電体薄膜として用いる場
合、その上下に配置される上部電極及び下部基板の材料
としては、Ｐｔ（白金）が広く用いられている。これ
は、Ｐｔ上にＳｒＴｉＯ3薄膜や（Ｂａ，Ｓｒ）ＴｉＯ3
薄膜を形成しても、Ｐｔの表面が酸化されにくいからで
ある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来のＳｒＴｉＯ3や（Ｂａ，Ｓｒ）ＴｉＯ3等の酸化物
高誘電体薄膜を用いた誘電体薄膜キャパシタでは、信頼
性が大きな問題となっていた。即ち、通常の電子部品の
信頼性試験で行われるような、キャパシタをある一定の
温度に保持しある一定の電圧を印加する高温通電試験に
おいて、十分に実用化が可能な特性が得られる高誘電体
薄膜キャパシタ素子は実現できていなかった。例えば、
１００℃一定に保持し１０Ｖバイアス印加した場合の高
温通電試験においては、約１０時間程度でリーク電流が
３桁から４桁増大してしまい、キャパシタとしての必要
な絶縁性が保てないキャパシタの抵抗劣化という問題が
生じていた。
従来のＳｒＴｉＯ3や（Ｂａ，Ｓｒ）ＴｉＯ3等の酸化物
高誘電体薄膜を用いた誘電体薄膜キャパシタでは、信頼
性が大きな問題となっていた。即ち、通常の電子部品の
信頼性試験で行われるような、キャパシタをある一定の
温度に保持しある一定の電圧を印加する高温通電試験に
おいて、十分に実用化が可能な特性が得られる高誘電体
薄膜キャパシタ素子は実現できていなかった。例えば、
１００℃一定に保持し１０Ｖバイアス印加した場合の高
温通電試験においては、約１０時間程度でリーク電流が
３桁から４桁増大してしまい、キャパシタとしての必要
な絶縁性が保てないキャパシタの抵抗劣化という問題が
生じていた。
【０００５】このようなキャパシタの抵抗劣化の原因と
して、下記のような理由によるものと考えられる。Ｓｒ
ＴｉＯ3や（Ｂａ，Ｓｒ）ＴｉＯ3等の酸化物高誘電体薄
膜において、薄膜成長中にはその中に酸素の格子欠陥
（酸素空孔）が発生する。例えば、通常のＲＦスパッタ
法を用い基板温度３００〜４００℃でＳｒＴｉＯ3薄膜
や（Ｂａ，Ｓｒ）ＴｉＯ3薄膜を形成した場合、その薄
膜中には酸素空孔が４〜１０ｍｏｌ％程度含まれる。
して、下記のような理由によるものと考えられる。Ｓｒ
ＴｉＯ3や（Ｂａ，Ｓｒ）ＴｉＯ3等の酸化物高誘電体薄
膜において、薄膜成長中にはその中に酸素の格子欠陥
（酸素空孔）が発生する。例えば、通常のＲＦスパッタ
法を用い基板温度３００〜４００℃でＳｒＴｉＯ3薄膜
や（Ｂａ，Ｓｒ）ＴｉＯ3薄膜を形成した場合、その薄
膜中には酸素空孔が４〜１０ｍｏｌ％程度含まれる。
【０００６】この酸素空孔を含んだ誘電体薄膜から成る
キャパシタにおいては、酸素空孔が＋２価に帯電してい
るので、高温通電試験での温度加熱と電極への電圧印加
により、酸素空孔が陰極側に移動して行く。そして、陰
極側に移動した酸素空孔は、陰極とＳｒＴｉＯ3又は
（Ｂａ，Ｓｒ）ＴｉＯ3とのポテンシャルバリアのため
に陰極に移動できず、陰極／誘電体薄膜界面でパイルア
ップ（pile up）する。このとき、電気的補償のため陰
極側から電子が注入される。また、一方陽極側からは、
新たに酸素空孔が導入されるが、この際電子をキャリア
として発生させる。これらの現象により、誘電体薄膜全
体としては、誘電率が時間とともに高くなり、リーク電
流が上昇する。このようなキャパシタの上部電極にＰｔ
を用いると、１００〜２００℃程度で、電圧印加による
酸素空孔の注入が容易に起こってしまう。
キャパシタにおいては、酸素空孔が＋２価に帯電してい
るので、高温通電試験での温度加熱と電極への電圧印加
により、酸素空孔が陰極側に移動して行く。そして、陰
極側に移動した酸素空孔は、陰極とＳｒＴｉＯ3又は
（Ｂａ，Ｓｒ）ＴｉＯ3とのポテンシャルバリアのため
に陰極に移動できず、陰極／誘電体薄膜界面でパイルア
ップ（pile up）する。このとき、電気的補償のため陰
極側から電子が注入される。また、一方陽極側からは、
新たに酸素空孔が導入されるが、この際電子をキャリア
として発生させる。これらの現象により、誘電体薄膜全
体としては、誘電率が時間とともに高くなり、リーク電
流が上昇する。このようなキャパシタの上部電極にＰｔ
を用いると、１００〜２００℃程度で、電圧印加による
酸素空孔の注入が容易に起こってしまう。
【０００７】そこで、この酸素空孔を補償してキャパシ
タの劣化を防ぐため、誘電体薄膜の成膜後に酸素雰囲気
中で加熱処理をする酸素アニール処理や、酸素プラズマ
処理を施すことが考えられる。しかしながら、これらの
処理を行っても、酸素が熱平衡的に安定に誘電体結晶格
子に組み込まれないため、誘電体薄膜の成膜後に酸素空
孔を低減することは困難なことである。
タの劣化を防ぐため、誘電体薄膜の成膜後に酸素雰囲気
中で加熱処理をする酸素アニール処理や、酸素プラズマ
処理を施すことが考えられる。しかしながら、これらの
処理を行っても、酸素が熱平衡的に安定に誘電体結晶格
子に組み込まれないため、誘電体薄膜の成膜後に酸素空
孔を低減することは困難なことである。
【０００８】本発明は、上記のような課題を解決するた
めになされたものであって、高温通電での通電時間に伴
うリーク電流の増大を抑制することができ、絶縁性及び
信頼性に優れた誘電体薄膜キャパシタを提供することを
目的としている。
めになされたものであって、高温通電での通電時間に伴
うリーク電流の増大を抑制することができ、絶縁性及び
信頼性に優れた誘電体薄膜キャパシタを提供することを
目的としている。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に下部電極と誘電体薄膜と上部
電極とが順次配置されて構成される誘電体薄膜キャパシ
タにおいて、下部電極及び上部電極のぞれぞれが誘電体
薄膜と接する部分に窒化タンタル層を含んだ構成として
いる。
め、本発明では、基板上に下部電極と誘電体薄膜と上部
電極とが順次配置されて構成される誘電体薄膜キャパシ
タにおいて、下部電極及び上部電極のぞれぞれが誘電体
薄膜と接する部分に窒化タンタル層を含んだ構成として
いる。
【００１０】さらに、本発明では、上記の誘電体薄膜キ
ャパシタにおいて、下部電極をは窒化タンタル層及びタ
ンタル層の積層膜から構成している。
ャパシタにおいて、下部電極をは窒化タンタル層及びタ
ンタル層の積層膜から構成している。
【００１１】また、本発明では、上記の誘電体薄膜キャ
パシタにおいて、下部電極を窒化タンタル層とタンタル
層と窒化タンタル層とが順次配置された積層膜から構成
している。
パシタにおいて、下部電極を窒化タンタル層とタンタル
層と窒化タンタル層とが順次配置された積層膜から構成
している。
【００１２】また、本発明では、上記の誘電体薄膜キャ
パシタにおいて、誘電体薄膜をＳｒＴｉＯ3から構成し
ている。
パシタにおいて、誘電体薄膜をＳｒＴｉＯ3から構成し
ている。
【００１３】また、本発明では、上記の誘電体薄膜キャ
パシタにおいて、誘電体薄膜を（Ｂａ，Ｓｒ）ＴｉＯ3
から構成している。
パシタにおいて、誘電体薄膜を（Ｂａ，Ｓｒ）ＴｉＯ3
から構成している。
【００１４】本発明による作用は以下のように考えられ
る。本発明で採用したＴａＮ（窒化タンタル）層が酸素
の拡散のバリアとして働くので、上述の発明が解決しよ
うとする課題の欄で説明したような陽極側からの酸素空
孔の注入は起こらない。したがって、高温通電試験によ
っても、ＳｒＴｉＯ3や（Ｂａ，Ｓｒ）ＴｉＯ3等の酸化
物高誘電体薄膜中に含まれる酸素空孔の移動のみが起こ
り、キャリアの増大は、この移動した酸素空孔の陰極界
面でのパイルアップに伴う陰極側からの電子注入のみと
なる。このようなＴａＮ（窒化タンタル）層の作用によ
り、上記のようなキャパシタの抵抗劣化等の問題を大幅
に抑制することが可能となる。
る。本発明で採用したＴａＮ（窒化タンタル）層が酸素
の拡散のバリアとして働くので、上述の発明が解決しよ
うとする課題の欄で説明したような陽極側からの酸素空
孔の注入は起こらない。したがって、高温通電試験によ
っても、ＳｒＴｉＯ3や（Ｂａ，Ｓｒ）ＴｉＯ3等の酸化
物高誘電体薄膜中に含まれる酸素空孔の移動のみが起こ
り、キャリアの増大は、この移動した酸素空孔の陰極界
面でのパイルアップに伴う陰極側からの電子注入のみと
なる。このようなＴａＮ（窒化タンタル）層の作用によ
り、上記のようなキャパシタの抵抗劣化等の問題を大幅
に抑制することが可能となる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１６】〔第１の実施形態〕図１は、本発明の第１
の実施形態の誘電体薄膜キャパシタの概略構造を示す断
面図である。図１に示すように、この誘電体薄膜キャパ
シタは、ｎ型シリコン基板１上に、シリコン熱酸化膜
２、窒化タンタル（ＴａＮ）下部電極層３、誘電体薄膜
４、ＴａＮ上部電極層５が、それぞれ順次形成されてい
るものである。
の実施形態の誘電体薄膜キャパシタの概略構造を示す断
面図である。図１に示すように、この誘電体薄膜キャパ
シタは、ｎ型シリコン基板１上に、シリコン熱酸化膜
２、窒化タンタル（ＴａＮ）下部電極層３、誘電体薄膜
４、ＴａＮ上部電極層５が、それぞれ順次形成されてい
るものである。
【００１７】なお、図１に示した構造は、あくまでも、
後述する本実施形態による誘電体薄膜キャパシタの基本
的な電気特性を評価するためのものであり、本発明によ
る誘電体薄膜キャパシタの構造がこれに限定されるもの
でなく、実際には、ＤＲＡＭやＭＭＩＣ等のメモリ素子
を初めとする様々なデバイスに適宜自由な設計で用いら
れるものである。
後述する本実施形態による誘電体薄膜キャパシタの基本
的な電気特性を評価するためのものであり、本発明によ
る誘電体薄膜キャパシタの構造がこれに限定されるもの
でなく、実際には、ＤＲＡＭやＭＭＩＣ等のメモリ素子
を初めとする様々なデバイスに適宜自由な設計で用いら
れるものである。
【００１８】次いで、第１の実施形態の誘電体薄膜キャ
パシタの作製について説明する。まず、ｎ型シリコン基
板１の表面に、絶縁層として、膜厚２００ｎｍのシリコ
ン熱酸化膜２を熱酸化法により形成した。そして、この
シリコン熱酸化膜２上に、ＲＦマグネトロンスパッタ法
を用いて、下部電極層３としてＴａＮ薄膜を形成した。
このときの成膜条件は、スパッタターゲットとしてＴａ
を用い、スパッタガスとしてＡｒとＮ2との混合ガス
（Ａｒ：Ｎ2＝５：１）を用い、スパッタガス圧０．６
Ｐａ、ＲＦパワー密度４．５Ｗ／ｃｍ2、基板温度２０
０℃の条件で、膜厚１００ｎｍのＴａＮ薄膜を成膜し
た。
パシタの作製について説明する。まず、ｎ型シリコン基
板１の表面に、絶縁層として、膜厚２００ｎｍのシリコ
ン熱酸化膜２を熱酸化法により形成した。そして、この
シリコン熱酸化膜２上に、ＲＦマグネトロンスパッタ法
を用いて、下部電極層３としてＴａＮ薄膜を形成した。
このときの成膜条件は、スパッタターゲットとしてＴａ
を用い、スパッタガスとしてＡｒとＮ2との混合ガス
（Ａｒ：Ｎ2＝５：１）を用い、スパッタガス圧０．６
Ｐａ、ＲＦパワー密度４．５Ｗ／ｃｍ2、基板温度２０
０℃の条件で、膜厚１００ｎｍのＴａＮ薄膜を成膜し
た。
【００１９】次に、このようにして形成したＴａＮ下部
電極層３上に、誘電体薄膜４をＲＦマグネトロンスパッ
タ法を用いて形成した。本実施形態では、誘電体薄膜４
としては、ＳｒＴｉＯ3薄膜（以下ＳＴＯ薄膜と記載す
る）を形成したものと（Ｂａ，Ｓｒ）ＴｉＯ3薄膜（以
下ＢＳＴ薄膜と記載する）を形成したものとの２種類の
サンプルを作製した。このときの成膜条件は、スパッタ
ガスとしてＯ2ガスを用い、スパッタガス圧２Ｐａ、Ｒ
Ｆパワー密度４．５Ｗ／ｃｍ2、基板温度３８０℃の条
件で、膜厚３００ｎｍの誘電体薄膜４を成膜した。ただ
し、ＳＴＯ薄膜成膜時にはスパッタターゲットとしてＳ
ｒＴｉＯ3粉体を焼結したものを用い、ＢＳＴ薄膜成膜
時にはスパッタターゲットとして（Ｂａ0.7Ｓｒ0.3）Ｔ
ｉＯ3粉体を焼結したものを用いた。
電極層３上に、誘電体薄膜４をＲＦマグネトロンスパッ
タ法を用いて形成した。本実施形態では、誘電体薄膜４
としては、ＳｒＴｉＯ3薄膜（以下ＳＴＯ薄膜と記載す
る）を形成したものと（Ｂａ，Ｓｒ）ＴｉＯ3薄膜（以
下ＢＳＴ薄膜と記載する）を形成したものとの２種類の
サンプルを作製した。このときの成膜条件は、スパッタ
ガスとしてＯ2ガスを用い、スパッタガス圧２Ｐａ、Ｒ
Ｆパワー密度４．５Ｗ／ｃｍ2、基板温度３８０℃の条
件で、膜厚３００ｎｍの誘電体薄膜４を成膜した。ただ
し、ＳＴＯ薄膜成膜時にはスパッタターゲットとしてＳ
ｒＴｉＯ3粉体を焼結したものを用い、ＢＳＴ薄膜成膜
時にはスパッタターゲットとして（Ｂａ0.7Ｓｒ0.3）Ｔ
ｉＯ3粉体を焼結したものを用いた。
【００２０】その後、本実施形態による誘電体薄膜キャ
パシタの上部電極層５として、上記のそれぞれのサンプ
ルの誘電体薄膜４上に、膜厚１００ｎｍのＴａＮ薄膜
を、上記ＴａＮ下部電極層３と同様の成膜条件で形成し
た。このときのＴａＮ上部電極層５の形状は、後述の電
気特性を測定するためのものであるので、直径１００μ
ｍの円形とした。
パシタの上部電極層５として、上記のそれぞれのサンプ
ルの誘電体薄膜４上に、膜厚１００ｎｍのＴａＮ薄膜
を、上記ＴａＮ下部電極層３と同様の成膜条件で形成し
た。このときのＴａＮ上部電極層５の形状は、後述の電
気特性を測定するためのものであるので、直径１００μ
ｍの円形とした。
【００２１】上記のようにして作製した誘電体薄膜キャ
パシタの２種類のサンプルについて、それぞれのＴａＮ
上部電極層５とＴａＮ下部電極層３との間に１０Ｖの直
流電圧６を印加した状態で、温度を２００℃に保持して
（高温通電試験）、それぞれのサンプルのリーク電流の
時間変化を測定した。その結果について、誘電体薄膜４
がＳＴＯ薄膜のサンプルのリーク電流密度の時間変化を
図２に、誘電体薄膜４がＢＳＴ薄膜のサンプルのリーク
電流密度の時間変化を図３にそれぞれ示す。
パシタの２種類のサンプルについて、それぞれのＴａＮ
上部電極層５とＴａＮ下部電極層３との間に１０Ｖの直
流電圧６を印加した状態で、温度を２００℃に保持して
（高温通電試験）、それぞれのサンプルのリーク電流の
時間変化を測定した。その結果について、誘電体薄膜４
がＳＴＯ薄膜のサンプルのリーク電流密度の時間変化を
図２に、誘電体薄膜４がＢＳＴ薄膜のサンプルのリーク
電流密度の時間変化を図３にそれぞれ示す。
【００２２】図２及び図３に示すように、いずれの誘電
体薄膜キャパシタにおいても、高温通電試験開始後に１
０００時間を経過しても、リーク電流密度の増大は１０
％以下と、非常に優れた特性が得られた。
体薄膜キャパシタにおいても、高温通電試験開始後に１
０００時間を経過しても、リーク電流密度の増大は１０
％以下と、非常に優れた特性が得られた。
【００２３】また、本実施形態の２種類の誘電体薄膜キ
ャパシタについて、それぞれの比誘電率を測定した結
果、誘電体薄膜４がＳＴＯ薄膜のものでは１４０、誘電
体薄膜４がＢＳＴ薄膜のものでは１６０であった。
ャパシタについて、それぞれの比誘電率を測定した結
果、誘電体薄膜４がＳＴＯ薄膜のものでは１４０、誘電
体薄膜４がＢＳＴ薄膜のものでは１６０であった。
【００２４】〔比較例〕上記第１の実施形態に対する比
較のため、従来の電極材料であるＰｔを上部電極及び下
部電極のいずれにも用いた誘電体薄膜キャパシタを作製
した。その概略構造は、図４の断面図に示すように、ｎ
型シリコン基板１１上に、シリコン熱酸化膜１２、Ｔｉ
接着層１３、Ｐｔ下部電極層１４、誘電体薄膜１５、Ｐ
ｔ上部電極層１６が、それぞれ順次形成されているもの
である。
較のため、従来の電極材料であるＰｔを上部電極及び下
部電極のいずれにも用いた誘電体薄膜キャパシタを作製
した。その概略構造は、図４の断面図に示すように、ｎ
型シリコン基板１１上に、シリコン熱酸化膜１２、Ｔｉ
接着層１３、Ｐｔ下部電極層１４、誘電体薄膜１５、Ｐ
ｔ上部電極層１６が、それぞれ順次形成されているもの
である。
【００２５】この比較例の誘電体薄膜キャパシタの作製
は、まず、ｎ型シリコン基板１１の表面に膜厚２００ｎ
ｍのシリコン熱酸化膜１２を形成した。そして、このシ
リコン熱酸化膜１２上に、ＤＣスパッタ法を用いて、Ｐ
ｔ下部電極層１４の接着層１３としてＴｉ薄膜を、スパ
ッタガスにＡｒガスを用い、スパッタガス圧１Ｐａ、Ｄ
Ｃパワー密度４．５Ｗ／ｃｍ2、基板温度２００℃の成
膜条件で、膜厚３０ｎｍで形成した。次に、このＴｉ接
着層１３の上に、Ｐｔ下部電極層１４をＴｉ接着層１３
と同様の成膜条件で、膜厚１００ｎｍで形成した。
は、まず、ｎ型シリコン基板１１の表面に膜厚２００ｎ
ｍのシリコン熱酸化膜１２を形成した。そして、このシ
リコン熱酸化膜１２上に、ＤＣスパッタ法を用いて、Ｐ
ｔ下部電極層１４の接着層１３としてＴｉ薄膜を、スパ
ッタガスにＡｒガスを用い、スパッタガス圧１Ｐａ、Ｄ
Ｃパワー密度４．５Ｗ／ｃｍ2、基板温度２００℃の成
膜条件で、膜厚３０ｎｍで形成した。次に、このＴｉ接
着層１３の上に、Ｐｔ下部電極層１４をＴｉ接着層１３
と同様の成膜条件で、膜厚１００ｎｍで形成した。
【００２６】さらに、このＰｔ下部電極層１４の上に、
誘電体薄膜１５を形成した。誘電体薄膜１５としては、
上記第１の実施形態と同様、ＳＴＯ薄膜を用いたサンプ
ルとＢＴＳ薄膜を用いたサンプルの２種類を、上記第１
の実施形態と同様の成膜条件で形成した。最後に、この
誘電体薄膜１５の上に、電子ビーム蒸着法を用いて、直
径１００μｍで膜厚１００ｎｍのＰｔ上部電極層を形成
した。
誘電体薄膜１５を形成した。誘電体薄膜１５としては、
上記第１の実施形態と同様、ＳＴＯ薄膜を用いたサンプ
ルとＢＴＳ薄膜を用いたサンプルの２種類を、上記第１
の実施形態と同様の成膜条件で形成した。最後に、この
誘電体薄膜１５の上に、電子ビーム蒸着法を用いて、直
径１００μｍで膜厚１００ｎｍのＰｔ上部電極層を形成
した。
【００２７】このようにして作製した比較例の誘電体薄
膜キャパシタについて、Ｐｔ上部電極層１６とＰｔ下部
電極層１４との間に、上記第１の実施形態と同様に、１
０Ｖの直流電圧１７を印加した状態で、温度を２００℃
に保持して（高温通電試験）、それぞれのサンプルのリ
ーク電流の時間変化を測定した。その結果、誘電体薄膜
１５がＳＴＯ薄膜のサンプル及びＢＳＴ薄膜のサンプル
のいずれも、高温通電試験開始後１０分程度で、リーク
電流密度が１桁以上増大した。
膜キャパシタについて、Ｐｔ上部電極層１６とＰｔ下部
電極層１４との間に、上記第１の実施形態と同様に、１
０Ｖの直流電圧１７を印加した状態で、温度を２００℃
に保持して（高温通電試験）、それぞれのサンプルのリ
ーク電流の時間変化を測定した。その結果、誘電体薄膜
１５がＳＴＯ薄膜のサンプル及びＢＳＴ薄膜のサンプル
のいずれも、高温通電試験開始後１０分程度で、リーク
電流密度が１桁以上増大した。
【００２８】また、比較例の２種類の誘電体薄膜キャパ
シタについて、それぞれの比誘電率を測定した結果、誘
電体薄膜１５がＳＴＯ薄膜のものでは１４２、誘電体薄
膜１５がＢＳＴ薄膜のものでは１６３と、上記第１の実
施形態とほぼ同等の値であった。
シタについて、それぞれの比誘電率を測定した結果、誘
電体薄膜１５がＳＴＯ薄膜のものでは１４２、誘電体薄
膜１５がＢＳＴ薄膜のものでは１６３と、上記第１の実
施形態とほぼ同等の値であった。
【００２９】〔第２の実施形態〕第２の実施形態では、
上記第１の実施形態で下部電極層にＴａＮ層単層を用い
たが、配線抵抗を下げるために、下部電極層としてＴａ
Ｎ／Ｔａの積層構造を採用したものである。その概略構
造は、図５の断面図に示すように、ｎ型シリコン基板２
１上に、シリコン熱酸化膜２２、Ｔａ薄膜層２３及びＴ
ａＮ薄膜層２４から成る下部電極層２５、誘電体薄膜２
６、ＴａＮ上部電極層２７が、それぞれ順次形成されて
いるものである。
上記第１の実施形態で下部電極層にＴａＮ層単層を用い
たが、配線抵抗を下げるために、下部電極層としてＴａ
Ｎ／Ｔａの積層構造を採用したものである。その概略構
造は、図５の断面図に示すように、ｎ型シリコン基板２
１上に、シリコン熱酸化膜２２、Ｔａ薄膜層２３及びＴ
ａＮ薄膜層２４から成る下部電極層２５、誘電体薄膜２
６、ＴａＮ上部電極層２７が、それぞれ順次形成されて
いるものである。
【００３０】第２の実施形態の誘電体薄膜キャパシタの
作製は、上記第１の実施形態と同様にして、ｎ型シリコ
ン基板２１上にシリコン熱酸化膜２２を形成した後、Ｒ
Ｆスパッタ法を用いて、スパッタターゲットとしてＴａ
を用い、スパッタガスにＡｒとＮ2との混合ガス（Ａ
ｒ：Ｎ2＝１００：１）を用い、スパッタガス圧０．７
Ｐａ、ＲＦパワー密度４．５Ｗ／ｃｍ2、基板温度２０
０℃の成膜条件で、膜厚３０ｎｍのＴａ薄膜層２３を形
成した。これ以降は、上記第１の実施形態と同様にし
て、ＴａＮ薄膜層２４、誘電体薄膜２６、ＴａＮ上部電
極層２７のそれぞれを順次形成した。
作製は、上記第１の実施形態と同様にして、ｎ型シリコ
ン基板２１上にシリコン熱酸化膜２２を形成した後、Ｒ
Ｆスパッタ法を用いて、スパッタターゲットとしてＴａ
を用い、スパッタガスにＡｒとＮ2との混合ガス（Ａ
ｒ：Ｎ2＝１００：１）を用い、スパッタガス圧０．７
Ｐａ、ＲＦパワー密度４．５Ｗ／ｃｍ2、基板温度２０
０℃の成膜条件で、膜厚３０ｎｍのＴａ薄膜層２３を形
成した。これ以降は、上記第１の実施形態と同様にし
て、ＴａＮ薄膜層２４、誘電体薄膜２６、ＴａＮ上部電
極層２７のそれぞれを順次形成した。
【００３１】上記のようにして作製した誘電体薄膜キャ
パシタの２種類のサンプル（誘電体薄膜２６がＳＴＯ薄
膜又はＢＴＳ薄膜）について、それぞれのＴａＮ上部電
極層２６とＴａ薄膜層２３及びＴａＮ薄膜層２４から成
る下部電極層２５との間に１０Ｖの直流電圧２８を印加
した状態で、温度を２００℃に保持して（高温通電試
験）、それぞれのサンプルのリーク電流の時間変化を測
定した。その結果について、誘電体薄膜２６がＳＴＯ薄
膜のサンプルのリーク電流密度の時間変化を図６に、誘
電体薄膜２６がＢＳＴ薄膜のサンプルのリーク電流密度
の時間変化を図７にそれぞれ示す。
パシタの２種類のサンプル（誘電体薄膜２６がＳＴＯ薄
膜又はＢＴＳ薄膜）について、それぞれのＴａＮ上部電
極層２６とＴａ薄膜層２３及びＴａＮ薄膜層２４から成
る下部電極層２５との間に１０Ｖの直流電圧２８を印加
した状態で、温度を２００℃に保持して（高温通電試
験）、それぞれのサンプルのリーク電流の時間変化を測
定した。その結果について、誘電体薄膜２６がＳＴＯ薄
膜のサンプルのリーク電流密度の時間変化を図６に、誘
電体薄膜２６がＢＳＴ薄膜のサンプルのリーク電流密度
の時間変化を図７にそれぞれ示す。
【００３２】図６及び図７に示すように、いずれの誘電
体薄膜キャパシタにおいても、高温通電試験開始後に１
０００時間を経過しても、リーク電流密度の増大は１０
％以下と、非常に優れた特性が得られた。
体薄膜キャパシタにおいても、高温通電試験開始後に１
０００時間を経過しても、リーク電流密度の増大は１０
％以下と、非常に優れた特性が得られた。
【００３３】また、本実施形態の２種類の誘電体薄膜キ
ャパシタについて、それぞれの比誘電率を測定した結
果、誘電体薄膜２６がＳＴＯ薄膜のものでは１４０、誘
電体薄膜２６がＢＳＴ薄膜のものでは１６０であった。
ャパシタについて、それぞれの比誘電率を測定した結
果、誘電体薄膜２６がＳＴＯ薄膜のものでは１４０、誘
電体薄膜２６がＢＳＴ薄膜のものでは１６０であった。
【００３４】〔第３の実施形態〕第３の実施形態では、
基板としてガラス基板を用いた場合、下部電極層のガラ
ス基板の密着性の向上と下部基板層の低抵抗化のため
に、下部電極層としてＴａＮ／Ｔａ／ＴａＮの積層構造
を採用したものである。その概略構造は、図８の断面図
に示すように、ガラス基板３１上に、ＴａＮ薄膜層３２
とＴａ薄膜層３３とＴａＮ薄膜層３４とから成る下部電
極層３５、誘電体薄膜３６、ＴａＮ上部電極層３７が、
それぞれ順次形成されているものである。
基板としてガラス基板を用いた場合、下部電極層のガラ
ス基板の密着性の向上と下部基板層の低抵抗化のため
に、下部電極層としてＴａＮ／Ｔａ／ＴａＮの積層構造
を採用したものである。その概略構造は、図８の断面図
に示すように、ガラス基板３１上に、ＴａＮ薄膜層３２
とＴａ薄膜層３３とＴａＮ薄膜層３４とから成る下部電
極層３５、誘電体薄膜３６、ＴａＮ上部電極層３７が、
それぞれ順次形成されているものである。
【００３５】第３の実施形態の誘電体薄膜キャパシタの
作製は、ガラス基板３１上に、上記第１の実施形態のＴ
ａＮ下部電極層３の成膜条件と同様にしてＴａＮ薄膜層
３２を形成した。これ以降は、上記第１の実施形態と同
様にして、Ｔａ薄膜層３３、ＴａＮ薄膜層３４、誘電体
薄膜３６、ＴａＮ上部電極層３７のそれぞれを順次形成
した。
作製は、ガラス基板３１上に、上記第１の実施形態のＴ
ａＮ下部電極層３の成膜条件と同様にしてＴａＮ薄膜層
３２を形成した。これ以降は、上記第１の実施形態と同
様にして、Ｔａ薄膜層３３、ＴａＮ薄膜層３４、誘電体
薄膜３６、ＴａＮ上部電極層３７のそれぞれを順次形成
した。
【００３６】上記のようにして作製した誘電体薄膜キャ
パシタの２種類のサンプル（誘電体薄膜３６がＳＴＯ薄
膜又はＢＴＳ薄膜）について、それぞれのＴａＮ上部電
極層３７−下部電極層３６（ＴａＮ薄膜層３２とＴａ薄
膜層３３とＴａＮ薄膜層３４とから成る）間に１０Ｖの
直流電圧３８を印加した状態で、温度を２００℃に保持
して（高温通電試験）、それぞれのサンプルのリーク電
流の時間変化を測定した。その結果について、誘電体薄
膜３６がＳＴＯ薄膜のサンプルのリーク電流密度の時間
変化を図９に、誘電体薄膜３６がＢＳＴ薄膜のサンプル
のリーク電流密度の時間変化を図１０にそれぞれ示す。
パシタの２種類のサンプル（誘電体薄膜３６がＳＴＯ薄
膜又はＢＴＳ薄膜）について、それぞれのＴａＮ上部電
極層３７−下部電極層３６（ＴａＮ薄膜層３２とＴａ薄
膜層３３とＴａＮ薄膜層３４とから成る）間に１０Ｖの
直流電圧３８を印加した状態で、温度を２００℃に保持
して（高温通電試験）、それぞれのサンプルのリーク電
流の時間変化を測定した。その結果について、誘電体薄
膜３６がＳＴＯ薄膜のサンプルのリーク電流密度の時間
変化を図９に、誘電体薄膜３６がＢＳＴ薄膜のサンプル
のリーク電流密度の時間変化を図１０にそれぞれ示す。
【００３７】図９及び図１０に示すように、いずれの誘
電体薄膜キャパシタにおいても、高温通電試験開始後に
１０００時間を経過しても、リーク電流密度の増大は１
０％以下と、非常に優れた特性が得られた。
電体薄膜キャパシタにおいても、高温通電試験開始後に
１０００時間を経過しても、リーク電流密度の増大は１
０％以下と、非常に優れた特性が得られた。
【００３８】また、本実施形態の２種類の誘電体薄膜キ
ャパシタについて、それぞれの比誘電率を測定した結
果、誘電体薄膜３６がＳＴＯ薄膜のものでは１４０、誘
電体薄膜３６がＢＳＴ薄膜のものでは１６０であった。
ャパシタについて、それぞれの比誘電率を測定した結
果、誘電体薄膜３６がＳＴＯ薄膜のものでは１４０、誘
電体薄膜３６がＢＳＴ薄膜のものでは１６０であった。
【００３９】なお、上記第１〜３の実施形態では、Ｔａ
Ｎ薄膜の成膜方法として、ＲＦスパッタ法を用いたが、
本発明はこれに限定されるものではなく、Ｔａを蒸発源
としＮ2ガスを用いた反応性電子ビーム蒸着法など、他
の成膜方法を用いても良いものである。
Ｎ薄膜の成膜方法として、ＲＦスパッタ法を用いたが、
本発明はこれに限定されるものではなく、Ｔａを蒸発源
としＮ2ガスを用いた反応性電子ビーム蒸着法など、他
の成膜方法を用いても良いものである。
【００４０】
【発明の効果】以上のように、本発明の誘電体薄膜キャ
パシタによれば、直流電圧印加で１０００時間以上高温
動作しても絶縁性がほとんど劣化しない誘電体薄膜キャ
パシタ素子を得ることができるので、信頼性に優れたＩ
Ｃ用薄膜キャパシタを実現することが可能となる。
パシタによれば、直流電圧印加で１０００時間以上高温
動作しても絶縁性がほとんど劣化しない誘電体薄膜キャ
パシタ素子を得ることができるので、信頼性に優れたＩ
Ｃ用薄膜キャパシタを実現することが可能となる。
【図１】本発明の第１の実施形態の誘電体薄膜キャパシ
タの概略構造を示す断面図である。
タの概略構造を示す断面図である。
【図２】第１の実施形態の高温通電試験におけるリーク
電流密度の時間変化を示す図である。
電流密度の時間変化を示す図である。
【図３】第１の実施形態の高温通電試験におけるリーク
電流密度の時間変化を示す図である。
電流密度の時間変化を示す図である。
【図４】比較例の誘電体薄膜キャパシタの概略構造を示
す断面図である。
す断面図である。
【図５】第２の実施形態の誘電体薄膜キャパシタの概略
構造を示す断面図である。
構造を示す断面図である。
【図６】第２の実施形態の高温通電試験におけるリーク
電流密度の時間変化を示す図である。
電流密度の時間変化を示す図である。
【図７】第２の実施形態の高温通電試験におけるリーク
電流密度の時間変化を示す図である。
電流密度の時間変化を示す図である。
【図８】第３の実施形態の誘電体薄膜キャパシタの概略
構造を示す断面図である。
構造を示す断面図である。
【図９】第３の実施形態の高温通電試験におけるリーク
電流密度の時間変化を示す図である。
電流密度の時間変化を示す図である。
【図１０】第３の実施形態の高温通電試験におけるリー
ク電流密度の時間変化を示す図である。
ク電流密度の時間変化を示す図である。
１，２１ ｎ型シリコン基板 ２，２２ シリコン熱酸化膜 ３ ＴａＮ下部電極層 ４，２６，３６ 誘電体薄膜層 ５，２７，３７ ＴａＮ上部電極層 ２３，３３ Ｔａ薄膜層 ２４，３２，３４ ＴａＮ薄膜層 ２５，３５ 下部電極層 ３１ ガラス基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (5)
- 【請求項１】 基板上に下部電極と誘電体薄膜と上部電
極とが順次配置されて構成される誘電体薄膜キャパシタ
において、 前記下部電極及び前記上部電極のぞれぞれが前記誘電体
薄膜と接する部分に窒化タンタル層を含むことを特徴と
する誘電体薄膜キャパシタ。 - 【請求項２】 前記下部電極は窒化タンタル層及びタン
タル層の積層膜から成ることを特徴とする請求項１に記
載の誘電体薄膜キャパシタ。 - 【請求項３】 前記下部電極は窒化タンタル層とタンタ
ル層と窒化タンタル層とが順次配置された積層膜から成
ることを特徴とする請求項１に記載の誘電体薄膜キャパ
シタ。 - 【請求項４】 前記誘電体薄膜はＳｒＴｉＯ3から成る
ことを特徴とする請求項１、２、又は３に記載の誘電体
薄膜キャパシタ。 - 【請求項５】 前記誘電体薄膜は（Ｂａ，Ｓｒ）ＴｉＯ
3から成ることを特徴とする請求項１、２、又は３に記
載の誘電体薄膜キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9008140A JPH10209386A (ja) | 1997-01-21 | 1997-01-21 | 誘電体薄膜キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9008140A JPH10209386A (ja) | 1997-01-21 | 1997-01-21 | 誘電体薄膜キャパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209386A true JPH10209386A (ja) | 1998-08-07 |
Family
ID=11685003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9008140A Pending JPH10209386A (ja) | 1997-01-21 | 1997-01-21 | 誘電体薄膜キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209386A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505043B1 (ko) * | 2002-05-25 | 2005-07-29 | 삼성전자주식회사 | 커패시터 형성 방법 |
-
1997
- 1997-01-21 JP JP9008140A patent/JPH10209386A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505043B1 (ko) * | 2002-05-25 | 2005-07-29 | 삼성전자주식회사 | 커패시터 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923056A (en) | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials | |
| US5907470A (en) | Dielectric thin film capacitor element | |
| US6873517B2 (en) | Ferroelectric capacitor | |
| US11469043B2 (en) | Electronic device comprising conductive material and ferroelectric material | |
| EP1039525A1 (en) | Dielectric element and manufacturing method therefor | |
| JP2013093589A (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| JPS6349907B2 (ja) | ||
| KR100275121B1 (ko) | 강유전체 캐패시터 제조방법 | |
| JP3135483B2 (ja) | 半導体装置およびその製造方法 | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| KR100807518B1 (ko) | 온도 보상형 강유전성 커패시터 장치 및 그 제조 | |
| Chen et al. | Leakage and interface engineering in titanate thin films for non-volatile ferroelectric memory and ulsi drams | |
| KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JPH10209386A (ja) | 誘電体薄膜キャパシタ | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH09331035A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JPH10242393A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| KR100224656B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| JP2001189422A (ja) | 薄膜キャパシタの製造方法 | |
| JP3172665B2 (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| KR100335494B1 (ko) | Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법 | |
| JPH0587164B2 (ja) | ||
| JPH06112082A (ja) | 薄膜容量素子 | |
| JP4234234B2 (ja) | 薄膜の形成方法 |