JP4833650B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4833650B2
JP4833650B2 JP2005354495A JP2005354495A JP4833650B2 JP 4833650 B2 JP4833650 B2 JP 4833650B2 JP 2005354495 A JP2005354495 A JP 2005354495A JP 2005354495 A JP2005354495 A JP 2005354495A JP 4833650 B2 JP4833650 B2 JP 4833650B2
Authority
JP
Japan
Prior art keywords
conductive layer
film
lower electrode
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005354495A
Other languages
English (en)
Other versions
JP2007158222A (ja
Inventor
隆史 大塚
隆 中林
義行 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005354495A priority Critical patent/JP4833650B2/ja
Priority to CNA2006101513626A priority patent/CN1979870A/zh
Priority to US11/522,982 priority patent/US7834419B2/en
Publication of JP2007158222A publication Critical patent/JP2007158222A/ja
Application granted granted Critical
Publication of JP4833650B2 publication Critical patent/JP4833650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Description

本発明は、半導体装置及びその製造方法に関し、特に、キャパシタを有する半導体装置及びその製造方法に関する。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、ＤＲＡＭ（Dynamic Random Access Memory）などの半導体装置に、高誘電体膜を容量絶縁膜に使用したＭＩＭ（Metal-Insulator-Metal ）キャパシタを用いる技術が提案されている。
半導体装置の微細化及び高密度化を図る上で、チップ中のキャパシタ占有面積の縮小化は必須要件である。しかし、メモリ部の安定動作のためには、一定以上の容量値が必要とされる。そのため、Ｈｆ酸化物（ＨｆＯx ）又はＺｒ酸化物（ＺｒＯx ）などの高誘電体膜を容量絶縁膜に使用することによって、キャパシタ占有面積を縮小化しつつ十分な容量値を確保することが図られている。
しかしながら、従来のＨｆＯx 又はＺｒＯx などの高誘電体膜においては、下地の影響を受けて成膜直後の状態が多結晶状態となっており膜中には粒界が存在している。従って、半導体装置を動作させてキャパシタに電圧を印加すると、容量絶縁膜中に存在している粒界を通じてリーク電流が流れ、容量絶縁膜の絶縁破壊が発生しやすくなるという問題がある。
そこで、下部電極上にＡｌ酸化物（ＡｌＯx ）を成膜し、その上に高誘電体膜（例えばＨｆＯx ）を成膜することによってＭＩＭキャパシタにおけるリーク電流を抑制する技術が提案されている（特許文献１参照）。
以下、ＡｌＯx 膜とＨｆＯx 膜とからなる積層膜を容量絶縁膜に用いた従来のＭＩＭキャパシタの製造方法について説明する。
図７（ａ）〜（ｆ）は、従来のＭＩＭキャパシタの製造方法の各工程を示す断面図である。
まず、図７（ａ）に示す工程で、シリコン基板６０の上に第１の層間絶縁膜６１を成膜した後、第１の層間絶縁膜６１を貫通する第１のホール６２を形成する。そして、第１のホール６２に導体プラグ６３を形成した後に、第１の層間絶縁膜６１の上及び導体プラグ６３の上に第２の層間絶縁膜６４を成膜する。その後、第２の層間絶縁膜６４を貫通して導体プラグ６３に到達する第２のホール６５を形成する。
次に、図７（ｂ）に示す工程で、第２のホール６５の底面上及び壁面上から、第２のホール６５の外部における第２の層間絶縁膜６４の上に亘って、下部電極材料膜６６Ａを成膜する。
次に、図７（ｃ）に示す工程で、第２のホール６５の外部において第２の層間絶縁膜６４の上に形成されている下部電極材料膜６６Ａを除去する。これにより、第２のホール６５内に、３次元構造を有する下部電極６６が形成される。
次に、図７（ｄ）に示す工程で、ＡＬＤ（Atomic Layer Deposition ）法により、下部電極６６の上にＡｌＯx 膜６７を成膜する。
図８は、ＡＬＤ法によるＡｌＯx 膜の成膜工程と後述するＡＬＤ法によるＨｆＯx 膜の成膜工程とにおける反応ガスの導入シーケンスを示している。
図８に示すように、まず、チャンバー内に雰囲気ガス（Ｎ2 ）を導入した後、シリコン基板（ウェハ）６０を昇温する。そして、Ａｌ供給源であるＴＭＡ（トリメチルアルミニウム）ガスをパルス状にチャンバー内に導入して、第２の層間絶縁膜６４表面及び下部電極６６表面にＴＭＡ又はその活性種を化学吸着させる。次に、ＴＭＡガスを遮断した後、パージガス（Ｎ2 ）をパルス状にチャンバー内に導入することにより、チャンバー内に残留しているＴＭＡガスを除去する。次に、パージガスを遮断した後、オゾン（Ｏ3 ）ガスをチャンバー内にパルス状に導入する。このとき、当該オゾンガスと、第２の層間絶縁膜６４表面及び下部電極６６表面に吸着している上記ＴＭＡ又はその活性種とが熱反応して１原子層分のＡｌＯx が形成される。その後、再びパージガスをパルス状にチャンバー内に導入して、チャンバー内に残留しているオゾンガスを除去する。上記のような１原子層分のＡｌＯx を成膜するシーケンスを複数回繰り返すことによって、第２の層間絶縁膜６４表面及び下部電極６６表面に、所望の膜厚を有するＡｌＯx 膜６７を形成することができる。
次に、図７（ｅ）に示す工程で、ＡＬＤ法によりＡｌＯx 膜６７の上に容量絶縁膜となるＨｆＯx 膜６８を成膜する。
具体的には、図８に示すように、まず、Ｈｆ供給源であるＴＥＭＡ−Ｈｆ（テトラエチルメチルアミノハフニウム）ガスをパルス状にチャンバー内に導入して、ＡｌＯx 膜６７表面にＴＥＭＡ−Ｈｆ又はその活性種を化学吸着させる。次に、ＴＥＭＡ−Ｈｆガスを遮断した後、パージガスをパルス状にチャンバー内に導入することにより、チャンバー内に残留しているＴＥＭＡ−Ｈｆガスを除去する。次に、パージガスを遮断して、オゾンガスをパルス状にチャンバー内に導入する。このとき、当該オゾンガスと、ＡｌＯx 膜６７表面に吸着している上記ＴＥＭＡ−Ｈｆ又はその活性種とが熱反応して、１原子層分のＨｆＯx が形成される。その後、再びパージガスをパルス状にチャンバー内に導入することにより、チャンバー内に残留しているオゾンガスを除去する。上記のような１原子層分のＨｆＯx を成膜するシーケンスを複数回繰り返すことによって、ＡｌＯx 膜６７上に、所望の膜厚を有するＨｆＯx 膜６８を形成することができる。
次に、図７（ｆ）に示す工程で、ＨｆＯx 膜６８上に、窒化チタン膜等の上部電極材料膜６９を成膜した後、当該上部電極材料膜６９を所望の形状に加工することによって上部電極を形成する。
以上の工程を経て、ＡｌＯx 膜６７とＨｆＯx 膜６８との積層膜からなる容量絶縁膜をシリコン基板６０上に有するＭＩＭキャパシタが形成される。
特開２００２−２２２９３４号公報
今後、キャパシタ占有面積の縮小化がさらに進行すると、容量値確保のために容量絶縁膜の薄膜化を行う必要がある。しかし、ＨｆＯx 又はＺｒＯx と比べて比誘電率がＡｌＯx 膜とＨｆＯx 膜との積層膜からなる容量絶縁膜を有する前述の従来のＭＩＭキャパシタでは、容量絶縁膜の薄膜化によって所望の容量値を確保することが困難になる。
例えば、Ａｌ2 Ｏ3 の比誘電率は約９であり、ＨｆＯ2 の比誘電率は約２０であるため、ＡｌＯx 膜とＨｆＯx 膜との積層膜からなる容量絶縁膜では、実用的な比誘電率の範囲が１２〜１６程度となる。このため、ＡｌＯx 膜とＨｆＯx 膜との積層膜からなる容量絶縁膜において、単層のＨｆＯx 膜と同等の容量値を確保するためには、単層のＨｆＯx 膜の膜厚に比べて、ＡｌＯx 膜とＨｆＯx 膜との積層膜の膜厚を３／４以下の薄さにする必要がある。
しかしながら、ＡｌＯx 膜とＨｆＯx 膜との積層膜の膜厚を薄くしていくと、Ｔｅｑ（Thickness Equivalent：酸化膜換算膜厚）＝１．２ｎｍ程度でトンネル効果によってＭＩＭキャパシタのリーク電流が増大するという問題が生じる。そのため、ＡｌＯx 膜とＨｆＯx 膜との積層膜を容量絶縁膜に用いた従来のＭＩＭキャパシタでは、Ｔｅｑ＝１．２ｎｍ以下の容量値を確保することは非常に困難である。
前記に鑑み、本発明は、リーク電流を抑制でき且つ高い比誘電率を維持できるＭＩＭキャパシタを備えた半導体装置及びその製造方法を提供することを目的とする。
前記の目的を達成するために、本願発明者らは、従来のＭＩＭキャパシタにおいてＴｅｑ＝１．２ｎｍ程度でリーク電流が増大する原因を検討した結果、以下のような知見を得た。
すなわち、従来のＭＩＭキャパシタ製造方法では、容量絶縁膜に接する下部電極の上層に対してプラズマ処理が行われている。この場合、複数（数万個程度）のキャパシタのうちの一部のキャパシタの下部電極において部分的に結晶化が生じ、この結晶化された下部電極上に形成された容量絶縁膜も部分的に結晶化されてしまい、その結果、リーク電流が増大してしまう。言い換えれば、従来のキャパシタにおける多くの下部電極の上層は結晶質となっている。
そこで、本願発明者らは、下部電極の形成において容量絶縁膜と接する下部電極上層に対してはプラズマ処理を行わないことによって、下部電極上層を非晶質状態に保持し、それにより容量絶縁膜を形成した際に容量絶縁膜が下地の結晶性を引き継ぐ事態を回避するという着想を得た。このようにすると、容量絶縁膜を非晶質状態に保持できるので、容量絶縁膜の結晶化に起因するリーク電流を低減することができる。
尚、電極材料を非晶質状態に保持すると、当該電極材料の少なくとも一部分が結晶化されている場合と比べて、抵抗率が高くなってしまう。従って、下部電極上層を非晶質状態に保持する場合、下部電極全体としての高抵抗化を防止するために、下部電極の上層以外の他の部分については少なくとも部分的に結晶化させること、つまり下部電極の上層以外の他の部分の抵抗率を下部電極上層の抵抗率よりも低くすることが好ましい。
本発明は、以上の知見に基づくものであって、具体的には、本発明に係る半導体装置は、基板上に下部電極、容量絶縁膜及び上部電極を順次積層して形成したキャパシタを備えた半導体装置であって、前記下部電極は、第１の導電層と、前記第１の導電層上に形成され且つ前記第１の導電層よりも抵抗率が高い第２の導電層とを有し、前記容量絶縁膜は、前記下部電極における前記第２の導電層に接して形成されている。
本発明の半導体装置において、前記容量絶縁膜は絶縁性の金属酸化物、例えばＨｆ酸化物又はＺｒ酸化物からなることが好ましい。
本発明の半導体装置において、前記容量絶縁膜は非晶質であることが好ましい。
本発明の半導体装置において、前記第２の導電層は、金属、金属酸化物及び金属窒化物のうちのいずれか１つからなることが好ましい。
本発明の半導体装置において、前記下部電極における前記第２の導電層は非晶質であることが好ましい。
本発明の半導体装置において、前記下部電極における前記第２の導電層は、ＭＯＣＶＤ法によって形成された導電膜であり、プラズマ処理による低抵抗化が行われていないことが好ましい。
本発明の半導体装置において、前記下部電極における前記第１の導電層は、ＭＯＣＶＤ法によって形成された導電膜であり、プラズマ処理による低抵抗化が行われていることが好ましい。
本発明の半導体装置において、前記下部電極における前記第１の導電層は、ＡＬＤ法によって形成された導電膜であることが好ましい。
本発明の半導体装置において、前記下部電極における前記第１の導電層及び前記第２の導電層はいずれも窒化チタン膜であってもよい。
本発明の半導体装置において、前記下部電極における前記第１の導電層及び前記第２の導電層はいずれも窒化タンタル膜であってもよい。
本発明に係る半導体装置の製造方法は、基板上に下部電極、容量絶縁膜及び上部電極を順次積層して形成したキャパシタを備えた半導体装置の製造方法であって、前記基板上に、前記下部電極の一部となる第１の導電層を形成する工程（ａ）と、前記第１の導電層上に、前記下部電極の一部となり且つ前記第１の導電層よりも抵抗率が高い第２の導電層を形成する工程（ｂ）と、前記第２の導電層上に前記第２の導電層と接するように前記容量絶縁膜を形成する工程（ｃ）とを備えている。
本発明の半導体装置の製造方法において、前記工程（ａ）では、ＭＯＣＶＤ法を用いて前記第１の導電層を形成した後、前記第１の導電層に対して、水素イオンと窒素イオンとを含むプラズマによる処理を行って、前記第１の導電層の低抵抗化を行い、前記工程（ｂ）では、ＭＯＣＶＤ法を用いて前記第２の導電層を形成した後、前記第２の導電層に対してプラズマ処理を行わないことが好ましい。
本発明の半導体装置の製造方法において、前記工程（ａ）では、ＡＬＤ法を用いて前記第１の導電層を形成し、前記工程（ｂ）では、ＣＶＤ法を用いて前記第２の導電層を形成することが好ましい。
本発明の半導体装置の製造方法において、前記容量絶縁膜は絶縁性の金属酸化物からなることが好ましい。
本発明の半導体装置の製造方法において、前記容量絶縁膜は非晶質であることが好ましい。
本発明の半導体装置の製造方法において、前記下部電極における前記第２の導電層は、金属、金属酸化物及び金属窒化物のうちのいずれか１つからなることが好ましい。
本発明の半導体装置の製造方法において、前記下部電極における前記第２の導電層は非晶質であることが好ましい。
本発明によると、下部電極のうち容量絶縁膜に接する第２の導電層が非晶質であるため、当該第２の導電層上に形成される容量絶縁膜も結晶成長することなく非晶質として形成される。これにより、容量絶縁膜の結晶化に起因するリーク電流を抑制することができる。また、容量絶縁膜の結晶化を防止できるため、比誘電率の高い高誘電体膜のみによって容量絶縁膜を構成することができるので、容量値を確保しながら容量絶縁膜の物理的厚さをある程度保つことができ、それによってトンネル効果に起因するリーク電流を抑制することができる。
（第１の実施形態)
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｆ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１（ａ）に示す工程で、例えばシリコンからなる半導体基板１０の上に、例えば厚さ３００ｎｍの第１の層間絶縁膜１１を堆積する。その後、第１の層間絶縁膜１１を貫通して半導体基板１０に到達する例えば口径１５０ｎｍの第１のホール１２を開口した後、第１のホール１２内に例えばタングステン、チタン又は窒化チタン等の導体材料を埋め込むことにより、導体プラグ１３を形成する。その後、第１の層間絶縁膜１１の上に、例えば厚さ５００ｎｍの第２の層間絶縁膜１４を堆積した後、第２の層間絶縁膜１４を貫通して導体プラグ１３に到達する例えば口径４００ｎｍの第２のホール１５を形成する。
次に、図１（ｂ）に示す工程で、第２のホール１５の底面上及び壁面上から、第２のホール１５の外部における第２の層間絶縁膜１４の上に亘って、窒化チタン膜１６Ａを堆積する。このとき、窒化チタン膜１６Ａを、例えば有機金属化学気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition ）法を用いて形成する。
ここで、ＭＯＣＶＤ法により窒化チタン膜１６Ａ及び後述する窒化チタン膜１６Ｂ（下部電極最表面層）を成膜する際のシーケンスについて、図２を用いて詳細に説明する。
図２に示すように、まず、半導体基板１０をチャンバー内に挿入した後、半導体基板１０を例えば３５０〜４００℃に昇温する。このとき、チャンバー内のガス圧力を例えば５０〜３００Ｐａ程度に設定する。次に、ＴｉＮ（窒化チタン）原料ガスであるＴＤＭＡＴ（テトラジメチルアミノチタン）ガスと窒素（Ｎ2 ）ガスとをそれぞれパルス状にチャンバー内に同時に導入する。これにより、半導体基板１０上にてＴＤＭＡＴが熱分解され、第２のホール１５の底面上及び壁面上から、第２のホール１５の外部における第２の層間絶縁膜１４の上に亘って、例えば厚さ５ｎｍの窒化チタン膜が堆積される。このとき、ＴＤＭＡＴの熱分解によって堆積された窒化チタン膜は、半導体基板１０から脱離していないＴＤＭＡＴの構成元素である炭素（Ｃ）を多く含有しているため、ＴｉとＮとの結合ができていない部分が膜中に多く存在する。このため、ＴＤＭＡＴの熱分解のみによって形成された窒化チタン膜は、その抵抗率が約７００μΩ・ｃｍ程度と高く、非晶質膜になっている。このような非晶質で高抵抗の窒化チタン膜を高速ＤＲＡＭの下部電極として採用するためには、窒化チタン膜の低抵抗化を図る必要がある。
そこで、本実施形態では、ＴＤＭＡＴの熱分解によって堆積した窒化チタン膜に対して、プラズマ処理を施して低抵抗化を図る。具体的には、窒化チタン膜の形成後、図２に示すように、ＴＤＭＡＴガス及び窒素ガスを遮断してチャンバー内に残留するＴＤＭＡＴガスを除去する。その後、水素（Ｈ2 ）ガス及び窒素（Ｎ2 ）ガスをそれぞれパルス状にチャンバー内に同時に導入すると共にプラズマ発生装置の出力を増大させて、チャンバー内に水素と窒素との混合プラズマを発生させる。この混合プラズマ中に半導体基板１０が曝されることにより、プラズマ中の水素イオンと窒化チタン膜中の炭素（Ｃ）とが結合して有機系生成物が形成される。そして、当該有機系生成物が窒化チタン膜から脱離することによって、窒化チタン膜中から炭素（Ｃ）が除去される。さらに、プラズマ中の窒素イオンが窒化チタン膜中のＴｉと結合することによって、窒化チタン膜の一部分が結晶化される。これにより、窒化チタン膜の抵抗率が約２００μΩ・ｃｍに減少する。
上述のような、「ＴＤＭＡＴの熱分解を用いて窒化チタン膜を堆積した後、窒化チタン膜に対して水素と窒素との混合プラズマによる処理を行う」一連の処理工程により、部分的に結晶化している窒化チタン膜が厚さ５ｎｍ程度で形成される。本実施形態では、同様の一連の処理工程をさらに２回行うことによって、厚さ１５ｎｍ程度の窒化チタン膜１６Ａを形成する。すなわち、当該窒化チタン膜１６Ａは、厚さ５ｎｍの窒化チタン膜が３層積層されたものであり、各層に対してプラズマ処理が行なわれており、それによって低抵抗化が図られている。すなわち、窒化チタン膜１６Ａは、プラズマ処理により部分的に結晶化されている。
次に、図１（ｃ）に示す工程で、成膜後にプラズマ処理を施した窒化チタン膜１６Ａの上に、例えばＭＯＣＶＤ法により窒化チタン膜１６Ｂを形成する。この窒化チタン膜１６Ｂ（下部電極最表面層）の成膜シーケンスは図２に示す通りである。すなわち、ＴＤＭＡＴガスと窒素ガスとをそれぞれパルス状にチャンバー内に同時に導入して、ＴＤＭＡＴの熱分解によって厚さ５ｎｍ程度の非晶質の窒化チタン膜１６Ｂを堆積する。その後、ＴＤＭＡＴガス及び窒素ガスを遮断して、チャンバー内に残留するＴＤＭＡＴガスを除去する。ここでは、窒化チタン膜１６Ａとは異なり、非晶質の窒化チタン膜１６Ｂに対しては、低抵抗化を図るためのプラズマ処理は施さず、窒化チタン膜１６ｂを非晶質状態のまま保持する。尚、上述したように、非晶質の窒化チタン膜については、その抵抗率が約７００μΩ・ｃｍと高いため、下部電極として採用できないという問題がある。しかしながら、本実施形態においては、下部電極全体が、７００μΩ・ｃｍという高い抵抗率を持つ非晶質の窒化チタン膜のみから構成されているのではなく、図１（ｃ）に示すように、プラズマ処理により低抵抗化された窒化チタン膜１６Ａ上に非晶質の窒化チタン膜１６Ｂを形成した積層膜構造（抵抗率が約２５０μΩ・ｃｍと低い）を下部電極として採用するため、問題はない。
次に、図１（ｄ）に示す工程で、窒化チタン膜１６Ｂが形成された第２のホール１５内をレジスト（図示省略）によって埋めて、第２のホール１５内の窒化チタン膜１６Ａ及び１６Ｂを保護する。続いて、当該レジストをマスクとして全面エッチバック処理を行うことにより、第２のホール１５の外部において第２の層間絶縁膜１４の上に形成されている窒化チタン膜１６Ａ及び１６Ｂを除去する。これにより、第２のホール１５内に、プラズマ処理により低抵抗化された窒化チタン膜１６Ａとプラズマ処理が施されていない非晶質状態の窒化チタン膜１６Ｂとの積層膜からなる下部電極１６を形成する。窒化チタン膜１６Ｂの抵抗率は窒化チタン膜１６Ａと比べて高いが、窒化チタン膜１６Ｂと窒化チタン膜１６Ａとの積層構造によって下部電極１６の全体としての低抵抗化が図られている。
次に、図１（ｅ）に示す工程で、下部電極１６表面及び第２の層間絶縁膜１４表面にＨｆＯx 膜からなる容量絶縁膜１７を堆積する。この容量絶縁膜１７の形成には、原子層成長 （ＡＬＤ）法を用いる。
図３は、本実施形態のＡＬＤ法によるＨｆＯx 膜の成膜工程における反応ガスの導入シーケンスを示している。
具体的には、図３に示すように、まず、チャンバー内に雰囲気ガス（例えば窒素（Ｎ2 ）ガス）を導入した後、半導体基板１０を例えば２００〜４００℃に昇温する。このとき、チャンバー内のガス圧力を例えば１００Ｐａ程度に設定する。尚、雰囲気ガスとしては、窒素ガス以外にも、アルゴン等の不活性ガスを用いることができる。次に、Ｈｆ供給源であるＴＥＭＡ−Ｈｆ（テトラエチルメチルアミノハフニウム）ガスをパルス状にチャンバー内に導入して、第２の層間絶縁膜１４表面及び下部電極１６表面にＴＥＭＡ−Ｈｆ又はその活性種を化学吸着させる。次に、ＴＥＭＡ−Ｈｆガスを遮断した後、パージガスをパルス状にチャンバー内に導入することにより、チャンバー内に残留しているＴＥＭＡ−Ｈｆガスを除去する。ここで、パージガスとしては、例えば窒素ガス、アルゴンガス又はヘリウムガス等を用いることができる。次に、パージガスを遮断した後、オゾン（Ｏ3 ）ガスをパルス状にチャンバー内に導入する。このとき、当該オゾンガスと、第２の層間絶縁膜１４表面及び下部電極１６表面に吸着している上記ＴＥＭＡ−Ｈｆ又はその活性種とが熱反応して、１原子層分のＨｆＯx が形成される。その後、再びパージガスをパルス状にチャンバー内に導入して、チャンバー内に残留しているオゾンガスを除去する。本実施形態では、以上に説明したＨｆＯx 成膜シーケンスを１サイクルとして例えばこれを４０回繰り返すことによって、厚さ６ｎｍ程度の非晶質のＨｆＯx 膜からなる容量絶縁膜１７を形成することができる。その後、容量絶縁膜１７に対して、プラズマ酸化処理を行うことにより、容量絶縁膜１７中の酸素欠損部分に酸素を供給して膜質の安定化を図る。
次に、図１（ｆ）に示すように、容量絶縁膜１７の表面上に、例えば窒化チタン膜等からなる厚さ５０ｎｍ程度の上部電極材料膜１８を形成した後、図示は省略しているが、当該上部電極材料膜１８を所望の形状に加工することによって上部電極を形成する。
以上のような工程を経て、プラズマ処理により低抵抗された窒化チタン膜１６Ａとプラズマ処理していない非晶質の窒化チタン膜１６Ｂとの積層膜からなる下部電極１６と、該下部電極１６上に形成された非晶質の容量絶縁膜１７と、該容量絶縁膜１７上に形成された上部電極とからなる本実施形態のＭＩＭキャパシタを半導体基板１０上に形成することができる。
図４は、本実施形態のＭＩＭキャパシタにおけるＩ−Ｖ特性を示した図である。図４において、破線は本実施形態のＭＩＭキャパシタを示し、実線は従来のＭＩＭキャパシタを示し、横軸は印加電圧を示し、縦軸はキャパシタのリーク電流を示している。図４に示すように、本実施形態のＭＩＭキャパシタによると、従来のＭＩＭキャパシタと比べて、リーク電流を低減することができる。以下、その理由について説明する。
本実施形態のＭＩＭキャパシタは、前述のように、プラズマ処理により低抵抗された窒化チタン膜とプラズマ処理していない非晶質の窒化チタン膜との積層膜からなる下部電極と、該下部電極上に形成した厚さ６ｎｍ程度のＨｆＯx 膜からなる容量絶縁膜と、該容量絶縁膜上に形成した上部電極とから構成されている。
一方、従来のＭＩＭキャパシタは、プラズマ処理により低抵抗化され且つ部分的に結晶化された窒化チタン膜からなる下部電極と、該下部電極上に形成した厚さ６ｎｍ程度のＨｆＯx 膜からなる容量絶縁膜と、該容量絶縁膜上に形成した上部電極とから構成されている。また、従来のＭＩＭキャパシタでは、プラズマ処理を施した窒化チタン膜からなる下部電極の表面に直接ＨｆＯx を成膜する。ここで、下部電極となる窒化チタン膜は、プラズマ処理によって部分的に結晶化されている。このため、部分的に結晶化している窒化チタン膜上に直接形成したＨｆＯx は、下地の窒化チタンの結晶性を引き継いで結晶成長するので、ＨｆＯx 膜は部分的に多結晶化することになる。このように、従来のＭＩＭキャパシタでは、容量絶縁膜となるＨｆＯx 膜が部分的に多結晶化していることに起因してリーク電流が増大していた。
これに対して、本実施形態のＭＩＭキャパシタにおいては、下部電極のうち容量絶縁膜に接する上層領域には、プラズマ処理が施されていない非晶質状態の窒化チタン膜が形成されており、当該非晶質状態の窒化チタン膜上に容量絶縁膜となるＨｆＯx 膜が形成される。このため、非晶質状態の窒化チタン膜上に形成したＨｆＯx 膜は、下地の窒化チタン膜が非晶質のために結晶成長することがなく、非晶質膜として形成される。このように、本実施形態のＭＩＭキャパシタでは、容量絶縁膜となるＨｆＯx 膜が確実に非晶質膜となるため、容量絶縁膜の結晶化に起因するリーク電流が抑制されるので、従来のＭＩＭキャパシタに比べてリーク電流を低減することができる。
以上に説明したように本実施形態によると、下部電極１６の上層として非晶質の窒化チタン膜１６Ｂを形成し、当該非晶質の窒化チタン膜１６Ｂ上に例えばＡＬＤ法によってＨｆＯx 膜を形成することにより、下地の結晶性を引き継ぐことなく非晶質のＨｆＯx 膜からなる容量絶縁膜１７を形成することができる。これにより、容量絶縁膜１７が高い比誘電率を有し且つ結晶粒界を伝導するリーク電流の抑制が図れるＭＩＭキャパシタを得ることができる。また、容量絶縁膜１７の結晶化を防止できるため、比誘電率の高い高誘電体膜であるＨｆＯx 膜のみによって容量絶縁膜１７を構成することができるので、容量値を確保しながら容量絶縁膜１７の物理的厚さをある程度保つことができ、それによってトンネル効果に起因するリーク電流を抑制することができる。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。第２の実施形態が第１の実施形態と異なっている点は、下部電極として、ＡＬＤ法により形成されたＴａＮ膜を用いていることである。
図５（ａ）〜（ｆ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図５（ａ）に示す工程で、シリコンからなる半導体基板１０の上に、例えば厚さ３００ｎｍの第１の層間絶縁膜１１を堆積する。その後、第１の層間絶縁膜１１を貫通して半導体基板１０に到達する例えば口径１５０ｎｍの第１のホール１２を開口した後、第１のホール１２内に例えばタングステン、チタン又は窒化チタン等の導体材料を埋め込むことにより、導体プラグ１３を形成する。その後、第１の層間絶縁膜１１の上に、例えば厚さ５００ｎｍの第２の層間絶縁膜１４を堆積した後、第２の層間絶縁膜１４を貫通して導体プラグ１３に到達する例えば口径４００ｎｍの第２のホール１５を形成する。
次に、図５（ｂ）に示す工程で、第２のホール１５の底面上及び壁面上から、第２のホール１５の外部における第２の層間絶縁膜１４の上に亘って、窒化タンタル膜２６Ａを堆積する。このとき、窒化タンタル膜２６Ａを、例えばチャンバー（反応室）内に反応ガスをパルス状にしかも断続的に導入しながらＡＬＤ法を用いて形成する。
ここで、ＡＬＤ法により窒化タンタル膜２６Ａを成膜する際のシーケンスについて、図６を用いて詳細に説明する。尚、図６には、後述するＭＯＣＶＤ法により窒化タンタル膜２６Ｂを成膜する際のシーケンスも合わせて示している。
図６に示すように、まず、チャンバー内に雰囲気ガス（Ｎ2 ）を導入した後、半導体基板１０をチャンバー内に挿入し、半導体基板１０を例えば３００〜４００℃に昇温する。このとき、チャンバー内のガス圧力を例えば５０〜３００Ｐａ程度に設定する。次に、Ｔａ（タンタル）原料ガスであるＰＤＭＡＴ（ペンタジメチルアミノタンタル）ガスをパルス状にチャンバー内に導入する。これにより、半導体基板１０上にてＰＤＭＡＴが熱分解され、第２のホール１５の底面上及び壁面上から、第２のホール１５の外部における第２の層間絶縁膜１４表面の上に亘って、ＰＤＭＡＴ及びその活性種が化学吸着される。次に、ＰＤＭＡＴガスを遮断した後、パージガスをパルス状にチャンバー内に導入することにより、チャンバー内に残留しているＰＤＭＡＴガスを除去する。ここで、パージガスとしては、例えば窒素ガス、アルゴンガス又はヘリウムガス等を用いることができる。次に、パージガスを遮断した後、アンモニア（ＮＨ3 ）ガスをパルス状にチャンバー内に導入する。このとき、ＮＨ3 ガスと、第２のホール１５の底面及び壁面を含む第２の層間絶縁膜１４表面に吸着している上記ＰＤＭＡＴ又はその活性種とが熱反応して、１原子層分のＴａＮが形成される。その後、再びパージガスをパルス状にチャンバー内に導入して、チャンバー内に残留しているＮＨ3 ガスを除去する。本実施形態では、以上に説明したＴａＮ成膜シーケンスを１サイクルとして例えばこれを８０回繰り返すことによって、厚さ１５ｎｍ程度の窒化タンタル膜２６Ａを形成する。上記ＡＬＤ法においては、ＮＨ3 ガスとＰＤＭＡＴ又はその活性種とが熱反応する際に、窒化タンタル膜中の炭素（Ｃ）の除去が効率的に行われる。このため、ＡＬＤ法により成膜した窒化タンタル膜２６Ａの抵抗率は約３５０μΩ・ｃｍと低くなるので、プラズマ処理等を行わなくても窒化タンタル膜２６Ａをそのまま下部電極として採用することができる。
次に、図５（ｃ）に示す工程で、ＡＬＤ法により形成した窒化タンタル膜２６Ａの上に、ＭＯＣＶＤ法により窒化タンタル膜２６Ｂを形成する。この窒化タンタル膜２６Ｂを成膜する際のシーケンスは図６に示す通りである。すなわち、ＰＤＭＡＴガスをチャンバー内に導入して、ＰＤＭＡＴの熱分解によって厚さ５ｎｍ程度の非晶質の窒化タンタル膜２６Ｂを堆積する。このとき、非晶質の窒化タンタル膜の抵抗率は１０００μΩ・ｃｍと高いので、非晶質の窒化タンタル膜のみによって下部電極を構成することはできない。しかし、本実施形態においては、図５（ｃ）に示すように、ＡＬＤ法により形成した低抵抗な窒化タンタル膜２６Ａ上に非晶質の窒化タンタル膜２６Ｂを形成した積層膜構造（抵抗率が約４２０μΩ・ｃｍと低い）を下部電極として採用するため、問題はない。
次に、図５（ｄ）に示す工程で、窒化タンタル膜２６Ｂが形成された第２のホール１５内をレジスト（図示省略）によって埋めて、第２のホール１５内の窒化タンタル膜２６Ａ及び２６Ｂを保護する。続いて、当該レジストをマスクとして全面エッチバック処理を行うことにより、第２のホール１５の外部において第２の層間絶縁膜１４の上に形成されている窒化タンタル膜２６Ａ及び２６Ｂを除去する。これにより、第２のホール１５内に、ＡＬＤ法によって形成した窒化タンタル膜２６ＡとＭＯＣＶＤ法によって形成した窒化タンタル膜２６Ｂとの積層膜からなる下部電極２６を形成する。このとき、非晶質状態の窒化タンタル膜２６Ｂの抵抗率は窒化タンタル膜２６Ａと比べて高いが、窒化タンタル膜２６Ｂと窒化タンタル膜２６Ａとの積層膜構造によって下部電極２６の全体としての低抵抗化が図られている。
次に、図５（ｅ）に示す工程で、下部電極２６表面及び第２の層間絶縁膜１４表面に、例えば第１の実施形態（図１（ｅ）に示す工程）と同様にＡＬＤ法によって、厚さ６ｎｍ程度のＨｆＯx 膜からなる容量絶縁膜１７を形成する。その後、容量絶縁膜１７に対して、プラズマ酸化処理を行うことにより、容量絶縁膜１７中の酸素欠損部分に酸素を供給して膜質の安定化を図る。
次に、図５（ｆ）に示すように、容量絶縁膜１７の表面上に、例えば窒化チタン膜等からなる厚さ５０ｎｍ程度の上部電極材料膜１８を形成した後、図示は省略しているが、当該上部電極材料膜１８を所望の形状に加工することによって上部電極を形成する。
以上のような工程を経て、ＡＬＤ法により形成した低抵抗の窒化タンタル膜２６ＡとＭＯＣＶＤ法により形成した非晶質の窒化タンタル膜２６Ｂとの積層膜からなる下部電極２６と、該下部電極２６上に形成された非晶質の容量絶縁膜１７と、該容量絶縁膜１７上に形成された上部電極とからなる本実施形態のＭＩＭキャパシタを半導体基板１０上に形成することができる。
第２の実施形態によれば、第１の実施形態と同様に、容量絶縁膜１７となるＨｆＯx 膜の結晶化を抑制できるため、従来のＭＩＭキャパシタと比べてリーク電流を低減することができる。すなわち、第２の実施形態のＭＩＭキャパシタにおいては、ＡＬＤ法により形成した窒化タンタル膜２６ＡとＭＯＣＶＤ法により形成した非晶質の窒化タンタル膜２６Ｂとを順次積層してなる下部電極２６上にＨｆＯx を成膜する。ここで、下部電極２６の上層としてＭＯＣＶＤ法により形成されている窒化タンタル膜２６Ｂは非晶質になっている。このため、非晶質状態の窒化タンタル膜２６Ｂ上に形成したＨｆＯx は、下地の窒化タンタル膜２６Ｂが非晶質であるために結晶成長することがなく、非晶質膜として形成される。これにより、容量絶縁膜１７が高い比誘電率を有し且つ結晶粒界を伝導するキャパシタリーク電流の抑制が図れるＭＩＭキャパシタを得ることができる。また、容量絶縁膜１７の結晶化を防止できるため、比誘電率の高い高誘電体膜であるＨｆＯx 膜のみによって容量絶縁膜１７を構成することができるので、容量値を確保しながら容量絶縁膜１７の物理的厚さをある程度保つことができ、それによってトンネル効果に起因するリーク電流を抑制することができる。
尚、第２の実施形態において下部電極２６として用いているＴａＮ（窒化タンタル）は、Ｃｕ（銅）配線のバリアメタルとして広く利用されている材料である。そのため、本実施形態で示したＤＲＡＭなどのメモリ用途のＭＩＭキャパシタのみならず、Ｃｕ配線上に形成されるアナログ回路用途のＭＩＭキャパシタに対しても、本実施形態の下部電極２６を適用することができる。
また、第１又は第２の実施形態において、基板上の絶縁膜に設けられた凹部に形成されたＭＩＭキャパシタを対象としたが、これに代えて、他のタイプのＭＩＭキャパシタを対象としてもよい。
また、第１又は第２の実施形態において、下部電極として窒化チタン膜又は窒化タンタル膜を用いたが、これに限らず、下部電極は金属、金属酸化物及び金属窒化物のうちのいずれか１つから構成されていてもよい。具体的には、下部電極はＴｉＮ、ＴａＮ、Ｔｉ、Ａｌ、Ｗ、ＷＮ、Ｐｔ、Ｉｒ及びＲｕ等のうちの少なくとも１つから構成されていてもよい。また、第１又は第２の実施形態において、下部電極の上層部分と他の部分とに同じ導電材料を用いたが、互いに異なる材料を用いてもよい。
また、第１又は第２の実施形態において、容量絶縁膜としてＨｆＯx からなる高誘電体膜を用いたが、これに限らず、容量絶縁膜はＨｆ酸化物又はＺｒ酸化物等の絶縁性の金属酸化物から構成されていてもよい。具体的には、容量絶縁膜は、ＨｆＯx 、ＴａＯx 、ＡｌＯx 、ＺｒＯx 、ＳＴＯ（ＳｒＴｉＯx ）、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯx ）、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏx ）等の金属酸化物のうちの少なくとも１つ又は２つ以上を含有していてもよい。
本発明は、高誘電体膜からなる容量絶縁膜を有するＭＩＭキャパシタを備えた半導体装置及びその製造方法に有用である。
図１（ａ）〜（ｆ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２は、本発明の第１の実施形態に係る半導体装置の製造方法のうち、ＭＯＣＶＤ法によるＴｉＮ膜の成膜工程における反応ガスの導入のシーケンスを示す図である。 図３は、本発明の第１の実施形態に係る半導体装置の製造方法のうち、ＡＬＤ法によるＨｆＯx 膜の成膜工程における反応ガスの導入のシーケンスを示す図である。 図４は、本発明のＭＩＭキャパシタ及び従来のＭＩＭキャパシタのそれぞれにおける印加電圧とリーク電流との相関関係を示すＩ−Ｖ特性図である。 図５（ａ）〜（ｆ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図６は、本発明の第２の実施形態に係る半導体装置の製造方法のうち、ＡＬＤ法によるＴａＮ膜の成膜工程及びＭＯＣＶＤ法によるＴａＮ膜の成膜工程のそれぞれにおける反応ガスの導入のシーケンスを示す図である。 図７（ａ）〜（ｆ）は、従来のＭＩＭキャパシタの製造方法の各工程を示す断面図である。 図８は、従来のＭＩＭキャパシタの製造方法のうち、ＡＬＤ法によるＡｌＯx 膜の成膜工程及びＡＬＤ法によるＨｆＯx 膜の成膜工程のそれぞれにおける反応ガスの導入のシーケンスを示す図である。
符号の説明
１０ 半導体基板
１１ 第１の層間絶縁膜
１２ 第１のホール
１３ 導体プラグ
１４ 第２の層間絶縁膜
１５ 第２のホール
１６ 下部電極
１６Ａ 窒化チタン膜
１６Ｂ 窒化チタン膜
１７ 容量絶縁膜
１８ 上部電極材料膜
２６ 下部電極
２６Ａ 窒化タンタル膜
２６Ｂ 窒化タンタル膜

Claims (11)

  1. 基板上に下部電極、容量絶縁膜及び上部電極を順次積層して形成したキャパシタを備えた半導体装置であって、
    前記下部電極は、第１の導電層と、前記第１の導電層上に形成され且つ前記第１の導電層よりも抵抗率が高い第２の導電層とを有し、
    前記容量絶縁膜は、Ｈｆ酸化物からなり且つ前記下部電極における前記第２の導電層に接して形成され、
    前記下部電極における前記第１の導電層は、プラズマ処理による低抵抗化が行われており、
    前記下部電極における前記第２の導電層は、非晶質であり且つプラズマ処理による低抵抗化が行われておらず、
    前記下部電極における前記第１の導電層及び前記第２の導電層は、同じ導電材料からなり、
    前記導電材料は窒化チタン又は窒化タンタルであることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記容量絶縁膜は非晶質であることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記下部電極における前記第１の導電層及び前記第２の導電層はいずれも窒化チタン膜であることを特徴とする半導体装置。
  4. 請求項１又は２に記載の半導体装置において、
    前記下部電極における前記第１の導電層及び前記第２の導電層はいずれも窒化タンタル膜であることを特徴とする半導体装置。
  5. 請求項１〜４のうちのいずれか１項に記載の半導体装置において、
    前記下部電極における前記第１の導電層及び前記第２の導電層は、ＭＯＣＶＤ法によって形成されていることを特徴とする半導体装置。
  6. 基板上に下部電極、容量絶縁膜及び上部電極を順次積層して形成したキャパシタを備えた半導体装置の製造方法であって、
    前記基板上に、前記下部電極の一部となる第１の導電層を形成する工程（ａ）と、
    前記第１の導電層上に、前記下部電極の一部となり且つ前記第１の導電層よりも抵抗率が高い非晶質の第２の導電層を形成する工程（ｂ）と、
    前記第２の導電層上に前記第２の導電層と接するように、Ｈｆ酸化物からなる前記容量絶縁膜を形成する工程（ｃ）とを備え、
    前記工程（ａ）では、前記第１の導電層を形成した後、前記第１の導電層に対して、水素イオンと窒素イオンとを含むプラズマによる処理を行って、前記第１の導電層の低抵抗化を行い、
    前記工程（ｂ）では、前記第２の導電層を形成した後、前記第２の導電層に対してプラズマ処理を行わず、
    前記下部電極における前記第１の導電層及び前記第２の導電層は、同じ導電材料からなり、
    前記導電材料は窒化チタン又は窒化タンタルであることを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記容量絶縁膜はＡＬＤ法によって形成されることを特徴とする半導体装置の製造方法。
  8. 請求項６又は７に記載の半導体装置の製造方法において、
    前記容量絶縁膜は、少なくともテトラエチルメチルアミノハフニウムガスとオゾンガスとを用いて形成されることを特徴とする半導体装置の製造方法。
  9. 請求項６〜８のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記下部電極における前記第１の導電層及び前記第２の導電層はいずれも、少なくともテトラジメチルアミノチタンガスと窒素ガスとを用いて形成された窒化チタンからなることを特徴とする半導体装置の製造方法。
  10. 請求項６〜８のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記下部電極における前記第１の導電層及び前記第２の導電層はいずれも、少なくともペンタジメチルアミノタンタルガスを用いて形成された窒化タンタルからなることを特徴とする半導体装置の製造方法。
  11. 請求項６〜１０のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ａ）では、ＭＯＣＶＤ法を用いて前記第１の導電層を形成し、
    前記工程（ｂ）では、ＭＯＣＶＤ法を用いて前記第２の導電層を形成することを特徴とする半導体装置の製造方法。
JP2005354495A 2005-12-08 2005-12-08 半導体装置及びその製造方法 Active JP4833650B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005354495A JP4833650B2 (ja) 2005-12-08 2005-12-08 半導体装置及びその製造方法
CNA2006101513626A CN1979870A (zh) 2005-12-08 2006-09-07 半导体装置及其制造方法
US11/522,982 US7834419B2 (en) 2005-12-08 2006-09-19 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005354495A JP4833650B2 (ja) 2005-12-08 2005-12-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007158222A JP2007158222A (ja) 2007-06-21
JP4833650B2 true JP4833650B2 (ja) 2011-12-07

Family

ID=38130961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005354495A Active JP4833650B2 (ja) 2005-12-08 2005-12-08 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7834419B2 (ja)
JP (1) JP4833650B2 (ja)
CN (1) CN1979870A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830581B1 (ko) * 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
US8368175B2 (en) 2008-03-28 2013-02-05 Nec Corporation Capacitor, semiconductor device having the same, and method of producing them
JP2010003742A (ja) * 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置、及び薄膜キャパシタの製造方法
JP2011146507A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP5576719B2 (ja) 2010-06-10 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
JP2013021012A (ja) 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置の製造方法
US20140306172A1 (en) * 2013-04-12 2014-10-16 Sony Corporation Integrated circuit system with non-volatile memory and method of manufacture thereof
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
JP2014239255A (ja) * 2014-08-22 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US20180138263A1 (en) * 2016-11-14 2018-05-17 United Microelectronics Corp. Semiconductor structure and method for forming the same
CN113394341A (zh) * 2020-03-13 2021-09-14 联华电子股份有限公司 金属-绝缘层-金属电容器及其制作方法
CN112164697B (zh) * 2020-09-28 2021-12-17 长江存储科技有限责任公司 一种半导体器件的制备方法、半导体结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA919529A (en) * 1969-03-19 1973-01-23 R. P. J. F. M. C. Schoumaker Henry Installation de plasma
JPH01222469A (ja) * 1988-03-01 1989-09-05 Fujitsu Ltd 半導体記憶装置とその製造方法
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6087259A (en) * 1996-06-24 2000-07-11 Hyundai Electronics Industries Co., Ltd. Method for forming bit lines of semiconductor devices
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
TW463289B (en) * 1997-06-27 2001-11-11 Taiwan Semiconductor Mfg Method for forming annular capacitor of memory
JPH11214646A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
TW396502B (en) * 1998-10-27 2000-07-01 Prec Instr Devl Ctr Nsc Execut capacitor containing amorphous and poly-crystalline ferroelectric films, its fabrication, and method for forming the amorphous ferroelectric film
KR100293713B1 (ko) * 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
US6750500B1 (en) * 1999-01-05 2004-06-15 Micron Technology, Inc. Capacitor electrode for integrating high K materials
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
TW429543B (en) * 1999-12-06 2001-04-11 Taiwan Semiconductor Mfg Manufacturing method of crown type capacitor
US6747353B2 (en) * 2000-11-27 2004-06-08 Texas Instruments Incorporated Barrier layer for copper metallization in integrated circuit fabrication
KR100355239B1 (ko) * 2000-12-26 2002-10-11 삼성전자 주식회사 실린더형 커패시터를 갖는 반도체 메모리 소자 및 그제조방법
JP2002222934A (ja) 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
US7700454B2 (en) * 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US7091131B2 (en) * 2002-03-21 2006-08-15 Micron Technology, Inc. Method of forming integrated circuit structures in silicone ladder polymer
CN1639868A (zh) * 2002-04-09 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
DE10392519T5 (de) * 2002-04-19 2005-08-04 Mattson Technology Inc., Fremont System zur Abscheidung eines Films auf einem Substrat unter Verwendung eines Gas-Precursors mit niedrigem Dampfdruck
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
JP4230243B2 (ja) * 2003-02-20 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
KR100533974B1 (ko) * 2003-06-30 2005-12-07 주식회사 하이닉스반도체 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
US7196006B2 (en) * 2004-04-13 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method for microelectronic device
KR100599091B1 (ko) * 2004-10-06 2006-07-12 삼성전자주식회사 캐패시터 제조 방법

Also Published As

Publication number Publication date
JP2007158222A (ja) 2007-06-21
CN1979870A (zh) 2007-06-13
US20070131997A1 (en) 2007-06-14
US7834419B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
JP4833650B2 (ja) 半導体装置及びその製造方法
US9214467B2 (en) Method for fabricating capacitor
US6849505B2 (en) Semiconductor device and method for fabricating the same
JP4596756B2 (ja) 誘電膜蒸着方法
US6825129B2 (en) Method for manufacturing memory device
US20090273882A1 (en) Capacitor and method for fabricating the same
US20070066012A1 (en) Semiconductor device and method for fabricating the same
JP2011034995A (ja) 半導体装置の製造方法及び半導体装置
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
US6486022B2 (en) Method of fabricating capacitors
JP2005150228A (ja) 半導体装置の製造方法
US20030132474A1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR20090110908A (ko) 반도체 장치 및 그 제조방법
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
US7754563B2 (en) Nanolaminate-structure dielectric film forming method
US20030059959A1 (en) Method for fabricating capacitor
KR100677765B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100772531B1 (ko) 캐패시터의 제조 방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
JP2007081443A (ja) 半導体装置およびその製造方法
KR100454256B1 (ko) 루테늄 하부전극을 구비한 캐패시터의 제조 방법
US20030203567A1 (en) Method of fabricating capacitor with two step annealing in semiconductor device
US20230215910A1 (en) Semiconductor device and method for manufacturing the same
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR100390837B1 (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4833650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250