CN1979870A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1979870A
CN1979870A CNA2006101513626A CN200610151362A CN1979870A CN 1979870 A CN1979870 A CN 1979870A CN A2006101513626 A CNA2006101513626 A CN A2006101513626A CN 200610151362 A CN200610151362 A CN 200610151362A CN 1979870 A CN1979870 A CN 1979870A
Authority
CN
China
Prior art keywords
film
conductive layer
lower electrode
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101513626A
Other languages
English (en)
Inventor
大塚隆史
中林隆
柴田义行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1979870A publication Critical patent/CN1979870A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明的目的在于，提供一种具有可以抑制漏电流且可以维持高相对介电常数的MIM电容器的半导体装置及其制造方法。下部电极(16)中与电容绝缘膜(17)相接的上层是通过例如MOCVD法成膜的非晶质氮化钛膜(16B)。若在下部电极(16)上通过例如ALD法成膜作为电容绝缘膜(17)的HfOx膜，则由于基底是非晶质的氮化钛膜(16B)，所以，膜不会继承基底的结晶性而成膜为非晶质的电介质膜。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，尤其涉及具有电容器的半导体装置及其制造方法。
背景技术
近年来，随着半导体集成电路装置的高集成化、高功能化以及高速化，提出了一种在DRAM(Dynamic Random Access Memory)等半导体装置中，采用以高电介质膜作为电容绝缘膜而使用的MIM(Metal-Insulator-metal)电容器的技术。
为了实现半导体装置的细微化以及高密度化，缩小芯片中的电容器占有面积是必要条件。但是，为了存储部的稳定动作，需要一定量以上的电容值。为此，通过使用Hf氧化物(HfOx)或Zr氧化物(ZrOx)等的高电介质膜作为电容绝缘膜，实现了缩小电容器占有面积，同时确保足够的电容值。
但是，在以往的HfOx或ZrOx等的高电介质膜中，由于受到基底的影响，成膜之后的状态变为多结晶状态，在膜中存在晶界。因此，若使半导体装置动作并对电容器施加电压，则漏电流流过存在于电容绝缘膜中的晶界，会导致容易发生电容绝缘膜的绝缘破坏的问题。
因此，提出了一种在下部电极上成膜Al氧化物(AlOx)，并在其上成膜高电介质膜(例如HfOx)，以此来抑制MIM电容器中的漏电流的技术(参照专利文献1)。
下面，对使用由AlOx膜和HfOx膜构成的层叠膜作为电容绝缘膜的现有MIM电容器的制造方法进行说明。
图7(a)～(f)是表示现有MIM电容器的制造方法的各工序的剖面图。
首先，在图7(a)所示的工序中，当在硅基板60之上成膜第一层间绝缘膜61之后，形成贯通第一层间绝缘膜61的第一孔62。然后，当在第一孔62中形成了导体插头63之后，在第一层间绝缘膜61之上以及导体插头63之上成膜第二层间绝缘膜64。之后，贯通第二层间绝缘膜64，形成到达导体插头63的第二孔65。
接着，在图7(b)所示的工序中，从第二孔65的底面上以及壁面上，遍及第二孔65外部的第二层间绝缘膜64之上，成膜下部电极材料膜66A。
接着，在图7(c)所示的工序中，除去在第二孔65的外部形成在第二层间绝缘膜64之上的下部电极材料膜66A。由此，在第二孔65内形成具有三维结构的下部电极66。
接着，在图7(d)所示的工序中，通过ALD(原子层沉积)法，在下部电极66之上成膜AlOx膜67。
图8表示通过ALD法进行AlOx膜的成膜工序和后述的通过ALD法进行HfOx膜的成膜工序中的反应气体的导入顺序。
如图8所示，首先，当在腔室内导入氛围气气体(N2)后，使硅基板(晶片)60升温。然后，以脉冲状向腔室内导入作为Al供给源的TMA(三甲基铝)气体，使TMA或其活性种化学吸附于第二层间绝缘膜64表面以及下部电极66表面。接着，在遮断了TMA气体之后，以脉冲状向腔室内导入吹扫用的气体(N2)，除去腔室内残留的TMA气体。接着，在遮断了吹扫用的气体之后，以脉冲状向腔室内导入臭氧(O3)气体。此时，该臭氧气体和吸附于第二层间绝缘膜64表面以及下部电极66表面的上述TMA或其活性种发生热反应，形成单原子层的AlOx。之后，再次以脉冲状向腔室内导入吹扫用的气体，除去腔室内残留的臭氧气体。通过反复多次进行成膜上述那样的单原子层AlOx的顺序，可以在第二层间绝缘膜64表面以及下部电极66表面形成具有所希望膜厚的AlOx膜67。
接着，在图7(e)所示的工序中，通过ALD法在AlOx膜67之上成膜作为电容绝缘膜的HfOx膜68。
具体而言，如图8所示，首先，以脉冲状向腔室内导入作为Hf供给源的TEMA-Hf(四乙基甲基氨基铪)气体，使TEMA-Hf或其活性种化学吸附于AlOx膜67表面。接着，在遮断了TEMA-Hf气体之后，以脉冲状向腔室内导入吹扫用的气体，除去腔室内残留的TEMA-Hf气体。接着，遮断吹扫用的气体，以脉冲状向腔室内导入臭氧气体。此时，该臭氧气体和吸附于AlOx膜67表面的上述TEMA-Hf或其活性种发生热反应，形成单原子层的HfOx。之后，再次以脉冲状向腔室内导入吹扫用的气体，除去腔室内残留的臭氧气体。通过反复多次进行成膜上述那样的单原子层的HfOx的顺序，可以在AlOx膜67上形成具有所希望膜厚的HfOx膜68。
接着，在图7(f)所示的工序中，当在HfOx膜68上成膜了氮化钛膜等上部电极材料膜69之后，通过将该上部电极材料膜69加工成所希望的形状，形成上部电极。
经过以上的工序，形成了在硅基板60上具有由AlOx膜67和HfOx膜68的层叠膜构成的电容绝缘膜的MIM电容器。
专利文献1：特开2002-222934号公报
今后，若电容器占有面积的缩小化进一步发展，则为了确保电容值而需要进行电容绝缘膜的薄膜化。但是，在具有由相对介电常数比HfOx或ZrOx小的AlOx膜和HfOx膜的层叠膜构成的电容绝缘膜的所述现有MIM电容器中，难以通过电容绝缘膜的薄膜化来确保所希望的电容值。
例如，Al2O3的相对介电常数约为9，HfO2的相对介电常数约为20，所以，在由AlOx膜和HfOx膜的层叠膜构成的电容绝缘膜中，实用的相对介电常数范围是12～16左右。因此，在由AlOx膜和HfOx膜的层叠膜构成的电容绝缘膜中，为了确保与单层的HfOx膜同等的电容值，和单层的HfOx膜的膜厚相比，需要使AlOx膜和HfOx膜的层叠膜的膜厚变为3/4以下的厚度。
但是，若使AlOx膜和HfOx膜的层叠膜的膜厚变薄，则Teq(ThicknessEquivalent：氧化膜换算膜厚)＝1.2nm左右，因坑道(tunnel)效果而产生MIM电容器的漏电流增大的问题。因此，在将AlOx膜和HfOx膜的层叠膜用作电容绝缘膜的现有MIM电容器中，难以确保Teq＝1.2nm以下的电容值是。
发明内容
鉴于上述问题，本发明的目的在于，提供一种具有可以抑制漏电流且可以维持高的相对介电常数的MIM电容器的半导体装置及其制造方法。
为了达到上述目的，本发明的发明者们，对现有MIM电容器中Teq＝1.2nm左右增大了漏电流的原因进行研究，结果得到下面的见解。
即，在现有的MIM电容器制造方法中，对与电容绝缘膜相接的下部电极的上层进行了等离子体处理。该情况下，在多个(几万个左右)电容器中的一部分电容器的下部电极中，会产生部分结晶化，在该结晶化后的下部电极上形成的电容绝缘膜也被部分结晶化，结果使得漏电流增大。换言之，以往的电容器中的众多下部电极的上层成为结晶质。
因此，本发明的发明者们得出了下面的构思，即：通过在下部电极的形成过程中对与电容绝缘膜相接的下部电极上层不进行等离子体处理，来将下部电极上层保持为非晶质状态，由此，在形成电容绝缘膜时，可避免电容绝缘膜继承基底的结晶性。这样一来，由于可以将电容绝缘膜保持为非晶质状态，所以，可降低因电容绝缘膜的结晶化而引起的漏电流。
另外，若将电极材料保持为非晶质状态，则与该电极材料的至少一部分被结晶化的情况相比，电阻率变高。因此，在将下部电极的上层保持为非晶质状态时，为了防止下部电极整体的高电阻化，优选对下部电极的上层以外的其他部分至少进行一部分结晶化，即，使下部电极的上层以外的其他部分的电阻率比下部电极上层的电阻率低。
本发明是基于上述见解而实现的，具体而言，本发明所涉及的半导体装置包括，在基板上依次层叠下部电极、电容绝缘膜以及上部电极而形成的电容器，所述下部电极具有：第一导电层、形成在所述第一导电层上且电阻率比所述第一导电层高的第二导电层；所述电容绝缘膜与所述下部电极的所述第二导电层相接而形成。
在本发明的半导体装置中，优选所述电容绝缘膜由绝缘性的金属氧化物，例如Hf氧化物或Zr氧化物构成。
在本发明的半导体装置中，优选所述电容绝缘膜是非晶质。
在本发明的半导体装置中，优选所述第二导电层由金属、金属氧化物、以及金属氮化物中的任意一种构成。
在本发明的半导体装置中，优选所述下部电极的所述第二导电层是非晶质。
在本发明的半导体装置中，优选所述下部电极的所述第二导电层是通过MOCVD(有机金属化学汽相沉积)法形成的导电膜，没有进行由等离子体处理实现的低电阻化。
在本发明的半导体装置中，优选所述下部电极的所述第一导电层是通过MOCVD法形成的导电膜，进行了由等离子体处理实现的低电阻化。
在本发明的半导体装置中，优选所述下部电极的所述第一导电层是通过ALD法形成的导电膜。
在本发明的半导体装置中，优选所述下部电极的所述第一导电层以及所述第二导电层均是氮化钛膜。
在本发明的半导体装置中，优选所述下部电极的所述第一导电层以及所述第二导电层均是氮化钽膜。
本发明所涉及的半导体装置的制造方法，是具有在基板上依次层叠下部电极、电容绝缘膜以及上部电极而形成的电容器的半导体装置制造方法，包括：工序(a)，在所述基板上形成成为所述下部电极的一部分的第一导电层；工序(b)，在所述第一导电层上，形成成为所述下部电极的一部分且电阻率比所述第一导电层高的第二导电层；和工序(c)，以与所述第二导电层相接的方式在所述第二导电层上形成所述电容绝缘膜。
在本发明的半导体装置的制造方法中，优选在所述工序(a)中，使用MOCVD法形成了所述第一导电层之后，对所述第一导电层进行包含氢离子和氮离子的等离子体处理，进行所述第一导电层的低电阻化；在所述工序(b)中，使用MOCVD法形成了所述第二导电层之后，对所述第二导电层不进行等离子体处理。
在本发明的半导体装置的制造方法中，优选在所述工序(a)中，使用ALD法形成所述第一导电层；在所述工序(b)中，使用CVD(化学汽相沉积)法形成所述第二导电层。
在本发明的半导体装置的制造方法中，优选所述电容绝缘膜由绝缘性的金属氧化物构成。
在本发明的半导体装置的制造方法中，优选所述电容绝缘膜是非晶质。
在本发明的半导体装置的制造方法中，优选所述下部电极的所述第二导电层由金属、金属氧化物以及金属氮化物中的任意一种构成。
在本发明的半导体装置的制造方法中，优选所述下部电极的所述第二导电层是非晶质。
根据本发明，由于下部电极中与电容绝缘膜相接的第二导电层为非晶质，所以，在该第二导电层上形成的电容绝缘膜也不会结晶成长，而被形成为非晶质。由此，可以抑制因电容绝缘膜的结晶化而引起的漏电流。而且，由于可以防止电容绝缘膜的结晶化，所以，仅通过相对介电常数高的高电介质膜便可以构成电容绝缘膜，因此，在可以确保电容值的同时，还可以以某一程度保持电容绝缘膜的物理厚度，从而，可以抑制因坑道效果而引起的漏电流。
附图说明
图1(a)～(f)是表示本发明第一实施方式所涉及的半导体装置制造方法的各工序的剖面图。
图2是表示本发明第一实施方式所涉及的半导体装置制造方法中，通过MOCVD法进行的TiN膜的成膜工序中的反应气体导入顺序的图。
图3是表示本发明第一实施方式所涉及的半导体装置制造方法中，通过ALD法进行的HfOx膜的成膜工序中的反应气体导入顺序的图。
图4是分别表示本发明的MIM电容器和现有MIM电容器中的施加电压和漏电流之间的相关关系的I-V特性图。
图5(a)～(f)是表示本发明第二实施方式所涉及的半导体装置制造方法的各工序的剖面图。
图6是分别表示本发明第二实施方式所涉及的半导体装置制造方法中，通过ALD法进行TaN膜的成膜工序以及通过MOCVD法进行TaN膜的成膜工序中的反应气体导入顺序的图。
图7(a)～(f)是表示现有MIM电容器制造方法的各工序的剖面图。
图8是分别表示现有MIM电容器的制造方法中，通过ALD法进行AlOx膜的成膜工序以及通过ALD法进行HfOx膜的成膜工序中的反应气体导入顺序的图。
图中：10-半导体基板；11-第一层间绝缘膜；12-第一孔；13-导体插头；14-第二层间绝缘膜；15-第二孔；16-下部电极；16A-氮化钛膜；16B-氮化钽膜；17-电容绝缘膜；18-上部电极材料膜；26-下部电极；26A-氮化钽膜；26B-氮化钽膜。
具体实施方式
(第一实施方式)
下面，参照附图，对本发明第一实施方式所涉及的半导体装置的制造方法进行说明。
图1(a)～(f)是表示本发明第一实施方式所涉及的半导体装置制造方法的各工序的剖面图。
首先，在图1(a)所示的工序中，在例如由硅构成的半导体基板10上，堆积例如厚度300nm的第一层间绝缘膜11。之后，贯通第一层间绝缘膜11，形成到达半导体基板10的例如口径为150nm的第一孔12，然后，通过在第一孔12内埋入例如钨、钛或氮化钛等导体材料，形成导体插头13。之后，在第一层间绝缘膜11之上堆积了例如厚度500nm的第二层间绝缘膜14后，贯通第二层间绝缘膜14，形成到达导体插头13的例如口径为400nm的第二孔15。
接着，在图1(b)所示的工序中，从第二孔15的底面上以及壁面上，遍及第二孔15外部的第二层间绝缘膜14之上，堆积氮化钛膜16A。此时，使用例如有机金属化学汽相淀积(MOCVD：Metal Organic Chemical VaporDeposition)法来形成氮化钛膜16A。
这里，关于通过MOCVD法来成膜氮化钛膜16A以及后述的氮化钛膜16B(下部电极外表面层)时的顺序，使用图2进行详细说明。
如图2所示，首先，在将半导体基板10插入到腔室内之后，将半导体基板10升温至例如350～400℃。此时，将腔室内的气压设定为例如50～300Pa左右。接着，分别以脉冲状同时向腔室内导入作为TiN(氮化钛)原料气体的TDMAT(四(二甲氨基)钛)气体和氮气(N2)。由此，TDMAT在半导体基板10上被热分解，从第二孔15的底面上以及壁面上，遍及第二孔15外部的第二层间绝缘膜14之上，堆积了例如厚度为5nm的氮化钛膜。此时，由于通过TDMAT的热分解而堆积的氮化钛膜，含有大量没有从半导体基板10脱离的作为TDMAT构成元素的碳(C)，所以，在膜中存在多处Ti和N无法结合的部分。因此，仅通过TDMAT的热分解而形成的氮化钛膜，其电阻率较高约为700μΩ·cm左右，成为非晶质膜。为了采用这样的非晶质、高电阻的氮化钛膜作为高速DRAM的下部电极，需要实现氮化钛膜的低电阻化。
因此，在本实施方式中，对通过TDMAT的热分解而堆积的氮化钛膜实施等离子体处理，来实现低电阻化。具体而言，在形成氮化钛膜后，如图2所示，遮断TDMAT气体以及氮气，除去残留在腔室内的TDMAT气体。然后，分别以脉冲状同时向腔室内导入氢气(H2)和氮气(N2)，并且使等离子体发生装置的输出增大，在腔室内产生氢和氮的混合等离子体。通过使半导体基板10暴露于该混合等离子体中，等离子体中的氢离子和氮化钛膜中的碳(C)结合，形成有机系生成物。然后，该有机系生成物从氮化钛膜脱离，以此从氮化钛膜中除去碳(C)。进一步，通过等离子体中的氮离子与氮化钛膜中的Ti结合，来使氮化钛膜的一部分结晶化。由此，氮化钛膜的电阻率约减少为200μΩ·cm。
通过上述的“在利用TDMAT的热分解堆积氮化钛膜之后，由氢和氮的混合等离子体对氮化钛膜进行处理”的一系列处理工序，以厚度5nm左右形成了部分结晶化的氮化钛膜。在本实施方式中，通过再进行两次同样的一系列处理工序，形成厚度15nm左右的氮化钛膜16A。即，该氮化钛膜16A是通过层叠三层厚度5nm的氮化钛膜而得到的，对各层都进行了等离子体处理，由此实现了低电阻化。即，通过等离子体处理使氮化钛膜16A部分结晶化。
接着，在图1(c)所示的工序中，在成膜后实施了等离子体处理的氮化钛膜16A之上，例如通过MOCVD法形成氮化钛膜16B。该氮化钛膜16B(下部电极外表面层)的成膜顺序如图2所示。即，分别以脉冲状同时向腔室内导入TDMAT气体和氮气，通过TDMAT的热分解堆积厚度5nm左右的非晶质的氮化钛膜16B。之后，遮断TDMAT气体和氮气，除去残留在腔室内的TDMAT气体。这里，与氮化钛膜16A不同，对非晶质的氮化钛膜16B不实施用于实现低电阻化的等离子体处理，使氮化钛膜16B保持原样，为非晶质状态。另外，如上所述，关于非晶质的氮化钛膜，由于其电阻率高约700μΩ·cm，所以，存在不能用作下部电极的问题。但是，在实施方式中，下部电极整体不是仅由具有700μΩ·cm高电阻率的非晶质氮化钛膜构成，如图1(c)所示，由于采用在通过等离子体处理而被低电阻化的氮化钛膜16A上形成了非晶质氮化钛膜16B的层叠膜结构(电阻率低为约250μΩ·em)作为下部电极，所以不存在问题。
接着，在图1(d)所示的工序中，通过抗蚀剂(未图示)填埋形成有氮化钛膜16B的第二孔15内，保护第二孔15内的氮化钛膜16A和16B。接着，通过以该抗蚀剂作为掩模进行全面蚀刻处理，将在第二孔15的外部形成在第二层间绝缘膜14之上的氮化钛膜16A和16B除去。由此，在第二孔15内，形成了由通过等离子体处理而被低电阻化的氮化钛膜16A和没有实施等离子体处理的非晶质状态的氮化钛膜16B的层叠膜构成的下部电极16。虽然氮化钛膜16B的电阻率比氮化钛膜16A高，但是通过氮化钛膜16B和氮化钛膜16A的层叠膜结构作为下部电极16的整体，实现了低电阻化。
接着，在图1(e)所示的工序中，在下部电极16的表面以及第二层间绝缘膜14表面堆积由HfOx膜构成的电容绝缘膜17。为了形成该电容绝缘膜17而使用原子层成长(ALD)法。
图3表示本实施方式的通过ALD法进行HfOx膜的成膜工序中的反应气体导入顺序。
具体而言，如图3所示，首先，在向腔室内导入氛围气气体(例如氮气(N2))后，将半导体基板10升温至例如200～400℃。此时，将腔室内的气压设定为例如100Pa左右。另外，作为氛围气体，除了氮气外，还可以使用氩气等惰性气体。接着，以脉冲状向腔室内导入作为Hf供给源的TEMA-Hf(四乙基甲基氨基铪)气体，使TEMA-Hf或其活性种化学吸附于第二层间绝缘膜14表面以及下部电极16表面。接着，在遮断了TEMA-Hf气体后，以脉冲状向腔室内导入吹扫用的气体，由此除去残留在腔室内的TEMA-Hf气体。这里，作为吹扫用的气体，例如可以采用氮气、氩气或氦气等。接着，在遮断了吹扫用的气体之后，以脉冲状向腔室内导入臭氧(O3)气体。此时，该臭氧气体和吸附在第二层间绝缘膜14表面以及下部电极16表面的上述TEMA-Hf或其活性种发生热反应，形成单原子层的HfOx。之后，再次以脉冲状向腔室内导入吹扫用的气体，除去残留在腔室内的臭氧气体。在本实施方式中，将上述所说明的HfOx膜成膜顺序作为1个循环，通过反复进行该循环例如40次，可以形成厚度6nm左右的由非晶质HfOx膜构成的电容绝缘膜17。之后，对电容绝缘膜17进行等离子体氧化处理，以此向电容绝缘膜17中的氧欠缺部分供给氧，实现膜质的稳定化。
接着，如图1(f)所示，在电容绝缘膜17的表面上，形成例如由氮化钛膜等构成的厚度50nm左右的上部电极材料膜18，然后，虽然省略了图示，但是通过将该上部电极材料膜18加工成所希望的形状，而形成上部电极。
经过上述的工序，可以在半导体基板10上形成本实施方式的MIM电容器，该MIM电容器由下部电极16、形成在该下部电极16上的非晶质电容绝缘膜17、和形成在该电容绝缘膜17上的上部电极构成，所述下部电极16由通过等离子体处理而被低电阻化的氮化钛膜16A和没有进行等离子体处理的非晶质氮化钛膜16B的层叠膜构成。
图4是表示本实施方式的MIM电容器的I-V特性的图。在图4中，虚线表示本实施方式的MIM电容器，实线表示现有的MIM电容器，横轴表示施加电压，纵轴表示电容器的漏电流。如图4所示，本实施方式的MIM电容器与现有的MIM电容器相比，可以降低漏电流。下面对其理由进行说明。
如前面所述，本实施方式的MIM电容器由下部电极、电容绝缘膜和上部电极构成，所述下部电极由通过等离子处理而被低电阻化的氮化钛膜和没有进行等离子体处理的非晶质氮化钛膜的层叠膜构成，所述电容绝缘膜由形成在该下部电极上的厚度6nm左右的HfOx膜构成，所述上部电极形成在该电容绝缘膜上。
另一方面，现有的MIM电容器由下部电极、电容绝缘膜和上部电极构成，所述下部电极由通过等离子体处理而被低电阻化且部分结晶化的氮化钛膜构成，所述电容绝缘膜由形成在该下部电极上的厚度6nm左右的HfOx膜构成，所述上部电极形成在该电容绝缘膜上。并且，在现有的MIM电容器中，直接在由实施了等离子体处理的氮化钛膜构成的下部电极的表面成膜HfOx。这里，成为下部电极的氮化钛膜通过等离子体处理而被部分结晶化。因此，在部分结晶化后的氮化钛膜上直接形成的HfOx，会继承基底的氮化钛的结晶性而进行结晶成长，所以，使得HfOx膜局部多结晶化。这样，在现有的MIM电容器中，由于成为电容绝缘膜的HfOx膜局部多结晶化而导致漏电流增大。
对此，本实施方式的MIM电容器中，在下部电极中与电容绝缘膜相接的上层区域，形成有没有实施等离子体处理的非晶质状态的氮化钛膜，在该非晶质状态的氮化钛膜上形成有成为电容绝缘膜的HfOx膜。因此，在非晶质状态的氮化钛膜上形成的HfOx膜，由于基底的氮化钛膜为非晶质，所以不会结晶成长，而形成为非晶质膜。这样，在本实施方式的MIM电容器中，由于成为电容绝缘膜的HfOx膜可靠地成为非晶质膜，所以抑制了因电容绝缘膜的结晶化而引起的漏电流，与现有的MIM电容器相比，可以降低漏电流。
如以上说明所述，根据本实施方式，通过形成非晶质的氮化钛膜16B作为下部电极16的上层，并在该非晶质的氮化钛膜16B上例如通过ALD法形成HfOx膜，可以形成不继承基底的结晶性、由非晶质的HfOx膜构成的电容绝缘膜17。由此，可以得到电容绝缘膜17具有高的相对介电常数且实现了抑制在晶界中传导漏电流的MIM电容器。而且，由于可以防止电容绝缘膜17的结晶化，所以，能够仅通过相对介电常数高的高电介质膜即HfOx膜来构成电容绝缘膜17，由此，在可以确保电容值的同时，还可以以某一程度保持电容绝缘膜17的物理厚度，从而可以抑制由于坑道效果而引起的漏电流。
(第二实施方式)
下面，参照附图，对本发明第二实施方式所涉及的半导体装置的制造方法进行说明。第二实施方式与第一实施方式的不同点在于，作为下部电极，采用通过ALD法形成的TaN膜。
图5(a)～(f)是表示第二实施方式所涉及的半导体装置制造方法的各工序的剖面图。
首先，在图5(a)所示的工序中，在由硅构成的半导体基板10之上，堆积例如厚度300nm的第一层间绝缘膜11。之后，贯通第一层间绝缘膜11，形成到达半导体基板10的例如口径150nm的第一孔12，然后，通过在第一孔12内埋入例如钨、钛或氮化钛等的导体材料，形成导体插头13。之后，在第一层间绝缘膜11之上堆积例如厚度500nm的第二层间绝缘膜14后，贯通第二层间绝缘膜14，形成到达导体插头13的例如口径400nm的第二孔15。
接着，在图5(b)所示的工序中，从第二孔15的底面上以及壁面上，遍及第二孔15外部的第二层间绝缘膜14之上，堆积氮化钽膜26A。此时，例如以脉冲状且断续地向腔室(反应室)内导入反应气体、同时使用ALD法来形成氮化钽膜26。
这里，关于通过ALD法来成膜氮化钽膜26A时的顺序，使用图6进行详细说明。另外，图6还表示后述的通过MOCVD法来成膜氮化钽膜26B时的顺序。
如图6所示，首先，在向腔室内导入氛围气气体氮气(N2)之后，将半导体基板10插入到腔室内，使半导体基板10升温至例如300～400℃。此时，将腔室内的气压例如设定为50～300Pa左右。接着，以脉冲状向腔室内导入作为Ta(钽)原料气体的PDMAT(五(二甲氨基)钽)气体。由此，PDMAT在半导体基板10上被热分解，从第二孔15的底面上以及壁面上，遍及第二孔15外部的第二层间绝缘膜14表面之上，化学吸附了PDMAT以及其活性种。接着，在遮断了PDMAT气体之后，以脉冲状向腔室内导入吹扫用的气体，由此来除去残留在腔室内的PDMAT气体。这里，作为吹扫用的气体例如可以使用氮气、氩气或氦气等。接着，在遮断了吹扫用的气体之后，以脉冲状向腔室内导入氨气(NH3)。此时，氨气与吸附在包括第二孔15的底面以及壁面的第二层间绝缘膜14表面的上述PDMAT或其活性种发生热反应，形成单原子层的TaN。之后，再次以脉冲状向腔室内导入吹扫用的气体，除去残留在腔室内的NH3气体。在本实施方式中，将上述所说明的TaN成膜顺序作为1个循环例如反复进行80次，由此形成厚度15nm左右的氮化钽膜26A。在上述ALD法中，当NH3气体和PDMAT或其活性种发生热反应时，高效地除去氮化钽膜中的碳(C)。因此，通过ALD法成膜的氮化钽膜26A的电阻率较低为约350μΩ·cm，所以，即使不进行等离子体处理等，也可以采用氮化钽膜26A直接作为下部电极。
接着，在图5(c)所示的工序中，在通过ALD法形成的氮化钽膜26A之上，通过MOCVD法形成氮化钽膜26B。成膜该氮化钽膜26B时的顺序如图6所示。即，将PDMAT气体导入到腔室内，通过PDMAT的热分解，堆积厚度5nm左右的非晶质氮化钽膜26B。此时，由于非晶质氮化钽膜的电阻率高为1000μΩ·cm。所以，仅通过非晶质氮化钽膜无法构成下部电极。但是，在本实施方式中，如图5(c)所示，由于采用在通过ALD法形成的低电阻的氮化钽膜26A上形成非晶质氮化钽膜26B的层叠膜结构(电阻率低为约420μΩ·cm)作为下部电极，所以没有问题。
接着，在图5(d)所示的工序中，通过抗蚀剂(未图示)填埋形成有氮化钽膜26B的第二孔15内，来保护第二孔15内的氮化钽膜26A和26B。接着，以该抗蚀剂作为掩模进行全面蚀刻处理，从而将在第二孔15的外部形成在第二层间绝缘膜14之上的氮化钽膜26A以及26B除去。由此，在第二孔15内，形成由通过ALD法而形成的氮化钽膜26A和通过MOCVD法而形成的氮化钽膜26B的层叠膜构成的下部电极26。此时，非晶质状态的氮化钽膜26B的电阻率比氮化钽膜26A高，但是通过氮化钽膜26B和氮化钽膜26A的层叠膜结构作为下部电极26的整体，实现了低电阻化。
接着，在图5(e)所示的工序中，在下部电极26的表面以及第二层间绝缘膜14表面，例如通过与第一实施方式(图1(e)所示的工序)同样的ALD法，堆积厚度6nm左右的由HfOx膜构成的电容绝缘膜17。然后，通过对电容绝缘膜17进行等离子体氧化处理，向电容绝缘膜17中的氧欠缺部分供给氧，实现膜质的稳定化。
接着，如图5(f)所示，在电容绝缘膜17的表面上，形成例如由氮化钛膜等构成的厚度50nm左右的上部电极材料膜18之后，虽然省略了图示，但是通过将该上部电极材料膜18加工成所希望的形状，来形成上部电极。
经过以上的工序，可以在半导体基板10上形成本实施方式的MIM电容器，该MIM电容器由下部电极26、形成在该下部电极26上的非晶质电容绝缘膜17、和形成在该电容绝缘膜17上的上部电极构成，所述下部电极26由通过ALD法形成的低电阻的氮化钽膜26A和通过MOCVD法形成的非晶质氮化钽膜26B的层叠膜构成。
根据第二实施方式，与第一实施方式同样，可以抑制成为电容绝缘膜17的HfOx膜的结晶化，所以，与现有的MIM电容器相比，可以降低漏电流。即，在第二实施方式的MIM电容器中，在下部电极26上成膜HfOx膜，该下部电极是通过依次层叠由ALD法形成的氮化钽膜26A和由MOCVD法形成的非晶质氮化钽膜26B而构成的。这里，作为下部电极26的上层，通过MOCVD法形成的氮化钽膜26B为非晶质。因此，在非晶质状态的氮化钽膜26B上形成的HfOx膜，由于基底的氮化钽膜26B为非晶质，所以不结晶成长，而形成为非晶质膜。由此，可以得到电容绝缘膜17具有高的相对介电常数且实现了抑制在晶界中传导电容器漏电流的MIM电容器。另外，由于可以防止电容绝缘膜17的结晶化，所以，能够仅通过相对介电常数高的高电介质膜即HfOx膜来构成电容绝缘膜17，由此，在可以确保电容值的同时，还可以以某一程度保持电容绝缘膜17的物理厚度，从而，可以抑制由于坑道效果而引起的漏电流。
另外，在第二实施方式中作为下部电极26而使用的TaN(氮化钽)，是作为Cu(铜)布线的势垒金属而广泛被利用的材料。因此，不仅限于本实施方式所示的DRAM等存储器用途的MIM电容器，即使对于在Cu布线上形成的模拟电路用途的MIM电容器，也可以应用本实施方式的下部电极26。
而且，在第一或第二实施方式中，将在设置于基板上绝缘膜的凹部形成的MIM电容器作为对象，也可以取而代之，将其他类型的MIM电容器作为对象。
并且，在第一或第二实施方式中，使用了氮化钛膜或氮化钽膜作为下部电极，但并非仅限于此，也可以由金属、金属氧化物以及金属氮化物中的任一种来构成下部电极。具体而言，下部电极可以由TiN、TaN、Ti、Al、W、WN、Pt、Ir以及Ru等中的至少一种构成。另外，在第一或第二实施方式中，对于下部电极的上层部分和其他部分使用了相同的导电材料，但也可以使用相互不同的材料。
另外，在第一或第二实施方式中，虽然使用了由HfOx膜构成的高电介质膜作为电容绝缘膜，但并非仅限于此，也可以由Hf氧化物或Zr氧化物等绝缘性的金属氧化物来构成电容绝缘膜。具体而言，电容绝缘膜也可以含有HfOx、TaOx、AlOx、ZrOx、STO(SrTiOx)、BST((Ba，Sr)TiOx)、PZT(Pb(Zr，Ti)Ox)等金属氧化物中的至少一种或两种以上。
工业上的可利用性
本发明对于具备MIM电容器的半导体装置及其制造方法是有用的，所述MIM电容器具有由高电介质膜构成的电容绝缘膜。

Claims (18)

1.一种半导体装置，其具备在基板上依次层叠了下部电极、电容绝缘膜以及上部电极而形成的电容器，
所述下部电极具有第一导电层、和形成在所述第一导电层上且电阻率比所述第一导电层高的第二导电层；
所述电容绝缘膜与所述下部电极中的所述第二导电层相接而形成。
2.根据权利要求1所述的半导体装置，其特征在于，
所述电容绝缘膜由绝缘性金属氧化物构成。
3.根据权利要求1所述的半导体装置，其特征在于，
所述电容绝缘膜由Hf氧化物或Zr氧化物构成。
4.根据权利要求1所述的半导体装置，其特征在于，
所述电容绝缘膜是非晶质。
5.根据权利要求1所述的半导体装置，其特征在于，
所述下部电极的所述第二导电层由金属、金属氧化物以及金属氮化物中的任意一种构成。
6.根据权利要求1所述的半导体装置，其特征在于，
所述下部电极的所述第二导电层是非晶质。
7.根据权利要求1所述的半导体装置，其特征在于，
所述下部电极的所述第二导电层是通过有机金属化学汽相沉积法而形成的导电膜，没有进行由等离子体处理实现的低电阻化。
8.根据权利要求1所述的半导体装置，其特征在于，
所述下部电极的所述第一导电层是通过有机金属化学汽相沉积法而形成的导电膜，进行了由等离子体处理实现的低电阻化。
9.根据权利要求1所述的半导体装置，其特征在于，
所述下部电极的所述第一导电层是通过原子层沉积法而形成的导电膜。
10.根据权利要求1所述的半导体装置，其特征在于，
所述下部电极的所述第一导电层以及所述第二导电层均是氮化钛膜。
11.根据权利要求1所述的半导体装置，其特征在于，
所述下部电极的所述第一导电层以及所述第二导电层均是氮化钽膜。
12.一种半导体装置的制造方法，是具有在基板上依次层叠了下部电极、电容绝缘膜以及上部电极而形成的电容器的半导体装置制造方法，包括：
工序a，在所述基板上形成成为所述下部电极的一部分的第一导电层；
工序b，在所述第一导电层上，形成成为所述下部电极的一部分且电阻率比所述第一导电层高的第二导电层；和
工序c，以与所述第二导电层相接的方式在所述第二导电层上形成所述电容绝缘膜。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
在所述工序a中，使用有机金属化学汽相沉积法形成了所述第一导电层之后，基于包含氢离子和氮离子的等离子体对所述第一导电层进行处理，进行所述第一导电层的低电阻化；
在所述工序b中，使用有机金属化学汽相沉积法形成了所述第二导电层之后，对所述第二导电层不进行等离子体处理。
14.根据权利要求12所述的半导体装置的制造方法，其特征在于，
在所述工序a中，使用原子层沉积法形成所述第一导电层；
在所述工序b中，使用化学汽相沉积法形成所述第二导电层。
15.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述电容绝缘膜由绝缘性的金属氧化物构成。
16.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述电容绝缘膜是非晶质。
17.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述下部电极的所述第二导电层由金属、金属氧化物以及金属氮化物中的任意一种构成。
18.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述下部电极的所述第二导电层是非晶质。
CNA2006101513626A 2005-12-08 2006-09-07 半导体装置及其制造方法 Pending CN1979870A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005354495 2005-12-08
JP2005354495A JP4833650B2 (ja) 2005-12-08 2005-12-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1979870A true CN1979870A (zh) 2007-06-13

Family

ID=38130961

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101513626A Pending CN1979870A (zh) 2005-12-08 2006-09-07 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7834419B2 (zh)
JP (1) JP4833650B2 (zh)
CN (1) CN1979870A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103613A (zh) * 2013-04-12 2014-10-15 索尼公司 具有非易失性存储器的集成电路系统及其制造方法
TWI839969B (zh) * 2022-04-14 2024-04-21 南韓商三星電子股份有限公司 半導體裝置及其製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830581B1 (ko) * 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
JP5517918B2 (ja) * 2008-03-28 2014-06-11 ルネサスエレクトロニクス株式会社 キャパシタとそれを有する半導体装置並びにそれらの製造方法
JP2010003742A (ja) * 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置、及び薄膜キャパシタの製造方法
JP2011146507A (ja) 2010-01-14 2011-07-28 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP5576719B2 (ja) * 2010-06-10 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
JP2013021012A (ja) 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置の製造方法
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
JP2014239255A (ja) * 2014-08-22 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US20180138263A1 (en) * 2016-11-14 2018-05-17 United Microelectronics Corp. Semiconductor structure and method for forming the same
CN113394341B (zh) 2020-03-13 2024-07-26 联华电子股份有限公司 金属-绝缘层-金属电容器及其制作方法
CN112164697B (zh) * 2020-09-28 2021-12-17 长江存储科技有限责任公司 一种半导体器件的制备方法、半导体结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA919529A (en) * 1969-03-19 1973-01-23 R. P. J. F. M. C. Schoumaker Henry Installation de plasma
JPH01222469A (ja) * 1988-03-01 1989-09-05 Fujitsu Ltd 半導体記憶装置とその製造方法
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6087259A (en) * 1996-06-24 2000-07-11 Hyundai Electronics Industries Co., Ltd. Method for forming bit lines of semiconductor devices
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
TW463289B (en) * 1997-06-27 2001-11-11 Taiwan Semiconductor Mfg Method for forming annular capacitor of memory
JPH11214646A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
TW396502B (en) * 1998-10-27 2000-07-01 Prec Instr Devl Ctr Nsc Execut capacitor containing amorphous and poly-crystalline ferroelectric films, its fabrication, and method for forming the amorphous ferroelectric film
KR100293713B1 (ko) * 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
US6750500B1 (en) * 1999-01-05 2004-06-15 Micron Technology, Inc. Capacitor electrode for integrating high K materials
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
TW429543B (en) * 1999-12-06 2001-04-11 Taiwan Semiconductor Mfg Manufacturing method of crown type capacitor
US6747353B2 (en) * 2000-11-27 2004-06-08 Texas Instruments Incorporated Barrier layer for copper metallization in integrated circuit fabrication
KR100355239B1 (ko) * 2000-12-26 2002-10-11 삼성전자 주식회사 실린더형 커패시터를 갖는 반도체 메모리 소자 및 그제조방법
JP2002222934A (ja) 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
US7700454B2 (en) * 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US7091131B2 (en) * 2002-03-21 2006-08-15 Micron Technology, Inc. Method of forming integrated circuit structures in silicone ladder polymer
WO2003085740A1 (fr) * 2002-04-09 2003-10-16 Matsushita Electric Industrial Co., Ltd. Memoire non volatile et procede de fabrication
WO2003089682A1 (en) * 2002-04-19 2003-10-30 Mattson Technology, Inc. System for depositing a film onto a substrate using a low vapor pressure gas precursor
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
JP4230243B2 (ja) * 2003-02-20 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
KR100533974B1 (ko) * 2003-06-30 2005-12-07 주식회사 하이닉스반도체 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
US7196006B2 (en) * 2004-04-13 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method for microelectronic device
KR100599091B1 (ko) * 2004-10-06 2006-07-12 삼성전자주식회사 캐패시터 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103613A (zh) * 2013-04-12 2014-10-15 索尼公司 具有非易失性存储器的集成电路系统及其制造方法
CN104103613B (zh) * 2013-04-12 2017-11-24 索尼半导体解决方案公司 具有非易失性存储器的集成电路系统及其制造方法
TWI839969B (zh) * 2022-04-14 2024-04-21 南韓商三星電子股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
JP2007158222A (ja) 2007-06-21
US7834419B2 (en) 2010-11-16
US20070131997A1 (en) 2007-06-14
JP4833650B2 (ja) 2011-12-07

Similar Documents

Publication Publication Date Title
CN1979870A (zh) 半导体装置及其制造方法
JP4596756B2 (ja) 誘電膜蒸着方法
CN1790674B (zh) 具有氧化锆的电容器及其制造方法
US9214467B2 (en) Method for fabricating capacitor
US6849505B2 (en) Semiconductor device and method for fabricating the same
US20210272604A1 (en) 3-D DRAM Structure With Vertical Bit-Line
US20060183301A1 (en) Method for forming thin film
US20070066012A1 (en) Semiconductor device and method for fabricating the same
US6486022B2 (en) Method of fabricating capacitors
US7754563B2 (en) Nanolaminate-structure dielectric film forming method
US20030059959A1 (en) Method for fabricating capacitor
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
KR100804492B1 (ko) 루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법
KR100902102B1 (ko) 반도체 소자의 캐패시터 및 그의 제조방법
KR101526182B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR100653709B1 (ko) 엠아이엠 커패시터의 형성방법들 및 그에 의해 제조된엠아이엠 커패시터들
KR20080084434A (ko) Ｍⅰｍ 커패시터 및 이의 제조 방법
KR100390837B1 (ko) 캐패시터 제조 방법
US20220399435A1 (en) Semiconductor device and method for fabricating the same
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100772685B1 (ko) 캐패시터 형성 방법
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR20020053967A (ko) 캐패시터 제조 방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100384868B1 (ko) 캐패시터의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication