KR20020053967A - 캐패시터 제조 방법 - Google Patents

캐패시터 제조 방법 Download PDF

Info

Publication number
KR20020053967A
KR20020053967A KR1020000082127A KR20000082127A KR20020053967A KR 20020053967 A KR20020053967 A KR 20020053967A KR 1020000082127 A KR1020000082127 A KR 1020000082127A KR 20000082127 A KR20000082127 A KR 20000082127A KR 20020053967 A KR20020053967 A KR 20020053967A
Authority
KR
South Korea
Prior art keywords
capacitor
barrier layer
oxide
electrode
producing
Prior art date
Application number
KR1020000082127A
Other languages
English (en)
Inventor
길덕신
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000082127A priority Critical patent/KR20020053967A/ko
Publication of KR20020053967A publication Critical patent/KR20020053967A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 산화물 전극 형성 시 하부 장벽층의 산화를 방지함으로서 전기적 특성과 전극용량이 향상되며 안정적인 캐패시터 제조 방법을 제공하기 위한 것으로서, 이를 위해 본 발명은 캐패시터 제조 방법에 있어서, 소정공정이 완료된 구조물 상에 장벽층을 형성하는 제1단계; 상기 장벽층 상에 산소가 없는 아르곤 분위기에서 캐패시터의 하부전극인 산화물 전극을 형성하는 제2단계; 상기 제2단계가 완료된 결과물 상에 산소가 없는 분위기에서 열처리를 하여 상기 산화물 전극을 결정화하는 제3단계; 상기 제3단계가 완료된 결과물 상에 산화물 유전체막를 형성하는 제4단계; 및 상기 산화물 유전체막 상에 상부전극을 증착하는 제5단계를 포함하여 이루어진다.

Description

캐패시터 제조 방법{Method for forming capacitor}
본 발명은 반도체소자 제조 방법에 관한 것으로, 더욱 상세하게는 고유전막 MIM(Metal Insulator Metal) 캐패시터 제조 방법에 관한 것이다.
FeRAM(Ferroelectric Random Access Memory) 소자나 1G DRAM(Dynamic Random Access Memory)급 이상의 반도체 장치에서 집적도가 높아짐에 따라 좁은 공간에서 높은 전극용량을 갖고 누설전류의 영향이 적어 전기적 특성이 우수한 캐패시터가 필요하게 되었다. 이를 위해 BST, PZT, BLT, SBT, SBTN 등의 고유전물질인 산화물 유전체을 사용하게 되었으며, 전기적 특성이 우수한 Pt가 전극물질로 각광을 받게 되었다.
한편, Pt는 하부전극으로 이용 시 BST, PZT, BLT, SBT, SBTN 등의 페르브스카이트(Perovskite)형 산화물 유전체와는 격자상수 불일치에 따른 유전특성의 확보에 문제가 있다.
이러한 문제를 해결하기 위하여, 하부전극으로서 SrRuO3와 같은 페르브스카이트형 산화물 전극을 사용하게 된다.
도 1a 내지 도 1e는 종래기술에 따른 캐패시터 제조 방법을 보인다.
먼저 도 1a에 보이는 바와 같이, 소정 공정이 완료된 구조물(10) 상에 TiN 등을 증착하여 장벽층(11)을 형성한다.
이어서 도 1b에 도시된 바와 같이 산소(O2)와 아르곤(Ar)의 분위기에서 SrRuO3등의 산화물 전도체를 증착하여 산화물 전극(12a)을 형성한다. 그러나, 상기SrRuO3등의 산화물 전극(12a)의 산소의 공공을 채우기 위해 이용된 산소에 의해 하부의 장벽층(11)이 산화된다(11').
여기서, 상기 TiN 등의 장벽층(11)은 순수한 산소 분위기에서는 500℃ 이상의 온도에서 산화가 일어나며, 플라즈마에 의한 스퍼터링법(Sputtering)과 같은 증착 조건에서는 400℃ 이상의 온도에서 산화가 일어나는 것으로 알려져 있다.
다음으로 도 1c에 도시된 바와 같이 산소 분위기에서 열처리를 하여 결정화된 산화물 전극(12b)을 형성한다. 이때, 페로브스카이트(Perovskite) 구조인 산화물 전극(12b)의 산소 공공을 채우기 위한 산소 분위기의 열처리에 의해 상기 장벽층(11)은 산화된 부분(11')이 점차 증가하게 된다.
다음으로 도 1d에 도시된 바와 같이 상기 산화물 전극(12b) 상에 SBT 등의 산화물 유전체를 증착하여 산화물 유전체막(13)을 형성한다.
다음으로 도 1e에 도시된 바와 같이 상기 산화물 유전체막(13) 상에 상부전극(14)을 증착하여 캐패시터를 형성한다.
전술한 바와 같이 이루어지는 종래의 MIM 구조 캐패시터의 제조 방법은 다음과 같은 문제점이 있다.
산화물 전극(12b) 형성 및 열처리가 모두 산소 분위기 중에서 이루어지기 때문에 하지 층인 TiN 등의 장벽층(11)이 산화가 됨으로써 산화물 유전체막(13)의 유전율이 낮아져 캐패시터의 전극용량이 감소하게 된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 산화물 전극 형성 및 열처리 시 산소가 없는 분위기에서 공정을 진행함으로서 장벽층의 산화를 방지하여 전기적 특성과 전극용량이 향상되며 안정적인 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래기술에 따른 캐패시터 제조 공정을 나타내는 단면도,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 캐패시터의 제조 공정을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10, 20 : 전도층
11, 21 : 장벽층
11' : 산화된 장벽층
12a, 12b, 22a, 22b : 산화물 전극
13, 23 : 산화물 유전체막
14, 24 : 상부전극
상기 목적을 달성하기 위하여 본 발명은 캐패시터의 제조 방법에 있어서, 전도층 상에 장벽층을 형성하고, 소정공정이 완료된 구조물 상에 장벽층을 형성하는 제1단계; 상기 장벽층 상에 산소가 없는 아르곤 분위기에서 캐패시터의 하부전극인 산화물 전극을 형성하는 제2단계; 상기 제2단계가 완료된 결과물 상에 산소가 없는 분위기에서 열처리를 하여 상기 산화물 전극을 결정화하는 제3단계; 상기 제3단계가 완료된 결과물 상에 산화물 유전체막를 형성하는 제4단계; 및 상기 산화물 유전체막 상에 상부전극을 증착하는 제5단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도 2a 내지 도 2e를 참조하여 설명한다.
도 2a 내지 도 2e는 본 발명의 캐패시터의 제조 공정을 나타내는 단면도이다.
먼저, 도 2a에 도시된 바와 같이 소정 공정이 완료된 구조물(20) 상에 TiN, TiAlN, TiSiN, TaSiN, TaAlN, Si 분위기의 플라즈마로 처리된 TiN 또는 RuTiN 중어느 하나를 스퍼터링법 또는 화학기상증착법(Chemical Vapor Deposition; CVD)을 이용하여 증착하여 장벽층(21)을 형성한다.
여기서, 구조물(20)은 메모리 소자의 경우 통상의 플러그가 콘택된 구조물이다.
이어서, 도 2b에 도시된 바와 같이 상기 장벽층(21) 상에 산소가 포함되지 않은 아르곤 분위기에서 20℃ 내지 400℃의 낮은 온도에서 산화물 전극(22a)을 스퍼터링법, 화학기상증착법(CVD), 레이져 어블레이션법(LASER Ablation) 또는 열증착법(Thermal Evaporation) 중 어느 하나를 이용하여 증착한다. 여기서, 상기 산화물 전극(22a)은 페로브스카이트 구조의 SrRuO3, BaRuO3, (Ba,Sr)RuO3, LaNiO3또는 LaSrCoO3중 어느 하나를 이용한다.
상기 산화물 전극(22a)은 아르곤과 같은 불활성 기체의 분위기에서는 800℃까지의 고온에서도 산화가 일어나지 않기 때문에 장벽층(21)은 산화가 일어나지 않으며, 산화물 전극(22a)의 경우 산소 공공이 일어나더라도 산화물 유전체와는 달리 산소를 보충해줄 필요가 없으며 상기 산소 공공으로 인하여 오히려 전도성이 증가한다.
다음으로 도 2c에 도시된 바와 같이 산소가 없는 질소 또는 이르곤의 분위기에서 500℃ 내지 800℃의 온도를 유지하며 열처리하여 결정화된 산화물 전극(22b)을 형성한다. 여기서, 상기 열처리 공정은 급속열처리(Rapid Thermal Process; RTP) 또는 로열처리법(Furnace Annealling)을 이용한다.
이와 같이, 산소가 없는 분위기에서 열처리 공정을 실시함으로써 장벽층(21)은 산화가 일어나지 않는다.
다음으로 도 2d에 도시된 바와 같이 상기 산화물 전극(22b) 상에 산화물 유전체막(23)을 스퍼터링법, 화학기상증착법, 레이져 어블레이션법 또는 열증착법 중 어느 하나를 이용하여 증착한다. 여기서, 산화물 유전체는 BST, PZT, SBT 또는 BLT 중 어느 하나의 것을 이용한다.
다음으로 도 2e에 도시된 바와 같이 산화물 유전체막(23) 상에 Pt, Ir 또는 Ru 중의 어느 하나의 금속이나 SrRuO3, BaRuO3, (Ba,Sr)RuO3, LaNiO3또는 LaSrCoO3중 어느 하나의 산화물 전극(22b)을 증착하여 상부전극(24)을 형성한다. 이때, 화학기상증착법(CVD) 또는 스퍼터링법을 이용한다.
전술한 것처럼 본 발명의 캐패시터 제조 방법은 산화물 전극의 형성 및 열처리 시 산소가 없는 분위기에서 공정을 진행함으로써 전기적 특성과 전극용량 및 안정성을 향상시킬 수 있음을 실시예를 통해 알아보았다.
이상에서 본 발명의 기술 사상을 바람직한 실시예에 따라 구체적으로 기술하였으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 캐패시터 제조 방법에 있어서, 고유전막 캐패시터의 전극용량과안정성 및 전기적 특성을 향상시킬 수 있다.

Claims (10)

  1. 캐패시터의 제조 방법에 있어서,
    소정공정이 완료된 구조물 상에 장벽층을 형성하는 제1단계;
    상기 장벽층 상에 산소가 없는 아르곤 분위기에서 캐패시터의 하부전극인 산화물 전극을 형성하는 제2단계;
    상기 제2단계가 완료된 결과물 상에 산소가 없는 분위기에서 열처리를 하여 상기 산화물 전극을 결정화하는 제3단계;
    상기 제3단계가 완료된 결과물 상에 산화물 유전체막를 형성하는 제4단계; 및
    상기 산화물 유전체막 상에 상부전극을 증착하는 제5단계
    를 포함하여 이루어짐을 특징으로 하는 캐패시터 제조 방법.
  2. 제 2 항에 있어서,
    상기 장벽층은,
    TiN, TiAlN, TiSiN, TaSiN, TaN, TaSiN, TaAlN, RuTiN 또는 Si 분위기 에서 플라즈마 처리된 TiN 중 어느 하나인 것을 특징으로 하는 캐패시터 제조 방법.
  3. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,
    상기 제2단계는,
    스퍼터링법 또는 화학기상증착법을 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
  4. 제 1 항에 있어서,
    상기 제2단계에서,
    상기 산화물 전도체는 SrRuO3, BaRuO3, (Ba,Sr)RuO3, LaNiO3또는 LaSrCoO3중 어느 하나임을 특징으로 하는 캐패시터 제조 방법.
  5. 제 1 항에 있어서,
    상기 제2단계는,
    20도 내지 400도의 저온에서 스퍼터링법, 화학기상증착법, 레이져 어블레이션법, 또는 열증착법 중 어느 하나를 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
  6. 제 1 항에 있어서,
    상기 제3단계는,
    500℃ 내지 800℃의 온도 및 질소 또는 아르곤의 분위기 하에서 실시함을 특징으로 하는 캐패시터 제조 방법.
  7. 제 6 항에 있어서,
    상기 제3단계는,
    로열처리법 또는 급속열처리 중 어느 하나를 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
  8. 제 1 항에 있어서,
    상기 제4단계는,
    BST, PZT, SBT, 또는 BLT 중 어느 하나의 산화물 유전체를 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
  9. 제 8 항에 있어서,
    제4단계는,
    스퍼터링법, 화학기상증착법, 레이져 어블레이션법 또는 열증착법 중 어느하나를 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
  10. 제 1 항에 있어서,
    상기 제6단계는,
    Pt, Ir, Ru, SrRuO3, BaRuO3, (Ba,Sr)RuO3, LaNiO3또는 LaSrCoO3중 어느 하나의 물질을 스퍼터링법 또는 화학기상증착법을 이용하여 증착하는 것을 특징으로 하는 캐패시터 제조 방법.
KR1020000082127A 2000-12-26 2000-12-26 캐패시터 제조 방법 KR20020053967A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000082127A KR20020053967A (ko) 2000-12-26 2000-12-26 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000082127A KR20020053967A (ko) 2000-12-26 2000-12-26 캐패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR20020053967A true KR20020053967A (ko) 2002-07-06

Family

ID=27686079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082127A KR20020053967A (ko) 2000-12-26 2000-12-26 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR20020053967A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105883B2 (en) * 2001-11-21 2006-09-12 Hynix Semiconductor Inc. Semiconductor device
KR100893592B1 (ko) * 2002-11-08 2009-04-17 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105883B2 (en) * 2001-11-21 2006-09-12 Hynix Semiconductor Inc. Semiconductor device
KR100893592B1 (ko) * 2002-11-08 2009-04-17 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조방법

Similar Documents

Publication Publication Date Title
US6162744A (en) Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
KR100284737B1 (ko) 고유전율의유전막을갖는반도체장치의커패시터제조방법
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
US20030059959A1 (en) Method for fabricating capacitor
KR20020053967A (ko) 캐패시터 제조 방법
KR100390837B1 (ko) 캐패시터 제조 방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR19990080412A (ko) 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
KR100533991B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100384846B1 (ko) 캐패시터의 제조 방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100687433B1 (ko) 캐패시터의 하부전극 형성 방법
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR20000043578A (ko) 캐패시터 제조방법
KR20030039893A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100472724B1 (ko) 분극특성을 향상시킨 강유전체 캐패시터 제조방법
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR19990055181A (ko) 플라즈마 처리법을 이용한 강유전막 형성 방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100325458B1 (ko) 반도체메모리소자의제조방법
KR100293722B1 (ko) 액체 유기금속 원료로 형성되는 비에스티 유전막을 갖는 캐패시터 제조 방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid